JPH0455972A

JPH0455972A - 共通バス裁定方法及びデータ処理装置

Info

Publication number: JPH0455972A
Application number: JP17081390A
Authority: JP
Inventors: Atsushi Kijima; 木嶋　淳
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1990-06-25
Filing date: 1990-06-25
Publication date: 1992-02-24

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、複数のモジュールが発生する共通バスに対す
るバス使用要求を効率的に裁定し得る共通バスの裁定方
法及びそれを実行し得るデータ処理装置に関する。

〔従来の技術〕

共通バスを共用する複数のモジュール間で共通バスを介
してデータを転送するように構成されているデータ処理
装置等においては、それぞれのモジュールが必要に応じ
て発生するバス使用要求に対していずれかのモジュール
に選択的にバス使用権を与えるようにしている。しかし
、複数のモジュールが同時にバス使用要求を発生した場
合には、複数のモジュールが発生するバス使用要求を裁
定していずれか一つののモジュールに対してのみバス使
用権を与えるようなバス裁定を行う必要がある。

上述のようなバス裁定のための手法としては、たとえば
インテル社製のマイクロブロセ・フサ８０８６用の周辺
ＬＳＩ　として用意されているバスアービタ８２８９に
採用されている以下のような３通りの手法が知られてい
る。

第１は直列固定優先順位方式と称される。たとえば、第
１１図に示す如く、複数のモジュールｌａ。

１ｂ・・・１ｎが直列接続（デイシイチエイン）されて
いる場合に、各モジュール１ａ＋　ｌｂ・・・ｉｎはそ
れぞれの上位側のモジュールからバス使用要求が発生し
ていない場合にのみバス使用権を獲得することが出来る
ように構成されている。換言すれば、バス使用権を獲得
したモジュールは自身より下位のモジュールに対してバ
ス使用要求の発生を禁止するように構成されている。

第２は並列固定優先順位方式と称される。たとえば、第
１０図に示す如く、複数のモジュール１ａ１ｂ・・・Ｉ
ｇ、　ｌｈが出力するバス使用要求は裁定回路２により
裁定される。裁定回路２は、プライオリティエンコーダ
２ａ及びプライオリティデコーダ２ｂにて構成されてお
り、各モジュールｌａ、　ｌｂ、・・・Ｉｇ、　ｌｈが
出力するバス使用要求はまずプライオリティエンコーダ
２ａに入力される。そして、複数のモジュールが同時に
バス要求を発生した場合にはプライオリティエンコーダ
２ａにおいて予め定められている優先順位に従って裁定
が行われ、プライオリティデコーダ２ｂにその結果が与
えられ、プライオリティデコーダ２ｂはその結果に従っ
て最優先順位のモジュールにバス使用許可信号を出力す
る。

第３は回転優先順位方式と称される。たとえば、上述の
並列固定優先順位方式においてプライオリティエンコー
ダ２８及びプライオリティデコーダ２ｂにて構成されて
いる裁定回路２により優先順位を決定する代わりに、優
先順位を循環的に回転させつつ各モジュールに与える。

この回転優先順位方式においては、各モジュールが発生
するバス使用要求に対して循環的にバス使用要求の発生
の有無を調べるため、各モジュールに対して平等な機会
でバス使用要求を受付けることが可能になる。

〔発明が解決しようとする課題］しかし上述のような従来の種々の共通バス裁定方法では
、以下のような種々の問題点の存在が知られている。

第１の直列固定優先順位方式では、複数のモジュールそ
れぞれについての優先順位が固定されているので、優先
順位が下位に固定されているモジュールはバス使用権を
獲得し得る可能性力１低くなる。また、デイシイチエイ
ンを構成するモジュール数に比例して裁定のために要す
る時間がバスクロックに対して無視出来ない程度の遅延
時間となる可能性がある。

第２の並列固定優先順位方式では、上述の直列固定優先
順位方式における遅延時間の問題は生じないが、優先順
位がそれぞれのモジュールに固定されている以上は、優
先順位が下位に固定されているモジュールにとってバス
使用権を獲得し得る可能性が低いという問題は残る。

第３の回転優先順位方式では、優先順位が各モジュール
に固定されているために生じる問題は解消されるが、モ
ジュールの数が多い場合には裁定のために要する時間が
かなり長（なると、いう問題が生しる。

本発明は上述のような事情に鑑みてなされたものであり
、回転優先順位方式における裁定時間の短縮化とバス獲
得のための待ち時間の短縮を可能とした共通バス裁定方
法及びそれを実行し得るデータ処理装置の提供を目的と
する。

〔課題を解決するための手段〕

本発明の共通バス裁定方法及びそれを実行し得るデータ
処理装置は、共通バスのバスマスタになり得るモジュー
ルを複数のグループに分割し、各グループ内に共通バス
に接続されているモジュールが存在するか否かを検出し
、共通バスに接続されているモジュールを含むグループ
に属するモジュールのみを裁定の対象とする。また共通
バスの使用要求を発生しているモジュールが１個のみで
ある場合には裁定は行わずにそのモジュールに直ちに共
通バスの使用を許可するようにする。

〔作用）本発明の共通バス裁定方法及びそれを実行し得るデータ
処理装置では、あるグループに属するモジュールの全て
が共通バスに接続されていない場合にはそのグループに
属する全モジュールは裁定の対象から除外されるので、
裁定対象になるモジュール数が削減される。また、共通
バスの使用要求を発生しているモジュールが１個のみで
ある場合には裁定を行うこと無くそのモジューノ（に直
ちに共通バスの使用権が与えられる。

〔実施例〕

以下、本発明をその実施例を示す図面を参照して詳述す
る。

第１図は本発明に係るバス裁定方法の実施のための本発
明のデータ処理装置の回路構成を示すブロック図である
。なお、この第１図に示すブロック図では、共通バスに
最大で８枚のモジュールが接続可能な例が示されている
。

第１図において、参照符号１１はバス要求サンプル部で
ある。このバス要求サンプル部１１は、バスに接続され
ている各モジュール（図示せず）からそれぞれ出力され
るバス要求信号をまとめた８ビツトのバス要求信号ＢＲ
Ｑ７Ｈ−ＢＲＱＯＨをクロック信号ＣＬＫＩに同期して
サンプリングする。バス要求信号ＢＲＱ７Ｈ〜ＢＲＱＯ
Ｈは８個のモジュールに１対１で割付けられており、そ
れぞれのモジュールがバス使用権を要求する場合にそれ
ぞれに割付けられているバス要求信号ＢＲＱ７Ｈ−ＢＲ
ＱＯＨが有意になる。

バス要求サンプル部１１にサンプリングされたバス要求
信号ＢＲＱ７１１−ＢＲＱＯＨは８ビツトの信号ＳＲロ
アＨ〜５ＲＱＯＨとして単一バス要求判別部１２．バス
要求モジュールエンコード部１３．バス要求判別部１４
及びバス使用モジュール決定部１７へ出力される。

なお、各信号名の末尾に“Ｈ″が付加されている場合は
その信号がハイレベル（“Ｉ“）で有意になることを、
またＬ”が付加されている場合はその信号がローレベル
じ０”）で有意になることをそれぞれ示している。

単一バス要求判別部】２はバス要求サンプル部】１から
与えられた信号５ＲＱ７Ｈ−５ＲＱＯＩ（中に存在する
有意な信号が単数であるか複数であるかを調べることに
より単一のモジュールのみがバス要求を発生しているの
か否かを判定する。単一のモジュールからのみバス要求
が発生している場合には、単一バス要求判別部１２はカ
ウンタ部１６のセレクタ１６ａの入力Ｓへ出力している
出力信号ＳＥＬを有意（”Ｏ”）にする。

バス要求モジュールエンコード′部１３はバス要求サン
プル部１１によりサンプリングされた８ビツトのバス要
求信号ＢＲＱ７Ｈ−ＢＲＱＯＨをバス使用権を要求して
いるモジュールを特定するバス要求モジュール番号を表
す３ビツトの信号＾Ｄ２Ｌ〜ＡＤＯＬにエンコードする
。このバス要求モジュールエンコード部１３の出力信号
＾Ｄ２Ｌ−ＡＤＯＬはセレクタ１６ａの入力Ａに与えら
れている。但し、このバス要求モジュールエンコード部
１３はバス要求を発生しているモジュールが１つだけで
ある場合にのみ機能する。

バス要求判別部１４はバス要求サンプル部１１にょリサ
ンプリングされたハス要求信号ＢＲＱ７Ｈ−ＢＲＱＯ）
［に基づいてバス要求を発生しているモジュールがある
か否かを判定する。バス要求を発生しているモジュール
がある場合には、バス要求判別部１４はクロック制御部
１８への出力信号ＲＱＩＩを有意（“１″）にする。

参照符号１５はモード設定部であり、各モジュールがバ
スに接続されているか否かをそれぞれ示す８ビツトの信
号ＣＡＲＤ？Ｌ〜ＣＡＲＤＯＬに従って３ビツトの信号
ＭＯＤ２Ｌ−ＭＯＤＯＬをカウンタ部１６のカウンタ回
路１６ｂへ出力する。

カウンタ部１６は前述の如くセレクタ１６ａ及びカウン
タ回路１６ｂにて構成されている。

セレクタ１６ａには前述の単一バス要求判別部１２の出
力信号ＳＥＬ及びバス要求モジュールエンコード部１３
の出力信号ＡＤ２Ｌ　５ＡＤＯＬの他に、カウンタ回路
１６ｂの３ビツトの出力信号Ｂ［１２）１−ＢＤＯＩ（
が入力Ｂへ入力されている。そして、セレクタ１６ａは
単一バス要求判別部１２の出力信号ＳＥＬによりバス要
求モジュールエンコード部１３の出力信号＾Ｄ２Ｌ〜Ａ
ＤＯＬか又はカウンタ回路１６ｂの出力信号８０２Ｎ−
ＢＤＯＩＩかのいずれかを選択し、３ビツトの信号ＹＤ
２Ｈ−ＹＤＯＨとしてカウンタ回路１６ｂへ出力する。

カウンタ回路１．６ｂはモード設定部１５が出力する信
号ＭＯＤ２Ｌ−ＭＯＤＯＬとセレクタ１６ａから与えら
れる信号ＹＤ２Ｈ−ＹＤＯＨとにより計数を行い、計数
結果をバスプライオリティ信号ＢＰＲＯ２Ｈ−ＢＰＲＯ
ＯＨとしてバスに接続されている各モジュール及びバス
使用モジュール決定部１７へ出力すると共に、前述の如
くセレクタ１６ａの入力Ｂへ出力信号ＢＤ２Ｈ−ＢＤＯ
）ｌを出力する。

バス使用モジュール決定部１７はカウンタ回路１６ｂか
ら与えられるパスプライオリティ信号ＢＰＲ０２１１〜
ＢＰＲＯＯＨと前述の如くバス要求サンプル部１１がサ
ンプリングしたバス要求信号ＢＲＱ７）１−ＢＲＱＯ）
ｌとを比較し、パスプライオリティ信号ＢＰＲＯ２Ｈ−
ＢＰＲＯＯＨにより示されているモジュール、換言すれ
ばその時点でバス使用権が与えられ得るモジュールがバ
ス要求を発生しているか否かを調べる。この結果、バス
要求が発生している場合には、バス使用モジュール決定
部１７はクロック制御部１Ｂへ出力している出力信号Ｒ
ＱＩＨを有意内°）にする。

クロック制御部１８はこの第１図に示されている回路の
クコツクを制御する。

第２図はモード設定部１５の詳細な構成を示すブロック
図である。

第２図において、参照符号２１はＡＮＤＮＯゲートあり
、２人力である４個の＾ＮＤゲート２１ａ、　２１ｂ。

２１ｃ、　２Ｍにて構成されている。各ＡＮＤゲート２
１ａ２１ｂ、　２１ｃ、　２ｂｌはそれぞれ信号ＣＡＲ
Ｄ７Ｌ−ＣＡ）ｌ［ｌＯＬをこの順に二つずつ入力し、
ＡＮＤ信号を出力する。

なお、各ＡＮＤゲート２１ａ、　２１ｂ、　２１ｃ、　
２１ｄには２個づつの信号ＣＡＩ？Ｄ７Ｌ−ＣＡＩ？Ｄ
ＯＬが入力されているが、これは８個のモジュールが２
個づつ４グループに分割されていることを意味している
。

参照符号２２ばプライオリティエンコーダであり、上述
の各ＡＮＤゲート２１ａ、　２１ｂ、　２１ｃ、　２１
ｄの出力信号を入力３〜Ｏへ入力して３ピントのエンコ
ード信号を得て出力Ｃ−Ａからデコーダ２３へ入力して
いる。

デコーダ２３はプライオリティエンコーダ２２の出力Ｃ
−Ａから出力される信号を入力Ｃ−Ａへ入力してデコー
ドし、３ピントの信号ＭＯＤ２Ｌ　−ＭＯＤＯＬとして
カウンタ部１６のカウンタ回路１６ｂへ出力する。

第３図はカウンタ部１６の詳細な構成を示すブロック図
である。

第３図において、参照符号３１ａ〜３１ｃはＤ−フリッ
プフロップ、３２は４人力のＡＮＤゲート、３３は３人
力のＮＯＲゲート、３４は２人力のＮＯＲゲート、３５
゜３６、３９．４３はそれぞれ２人力のＯＲゲート、３
７．３８゜４１は２人力のＡＮＤゲート、４０は２人力
のＮＡＮＤゲート、４２は３人力のＡＮＤゲート、４４
．４５．４６は共にインバータゲートである。

このカウンタ部１６のセレクタ１６ａは、単一バス要求
判別部１２から与えられる信号ＳＥＬに応して信号ＡＤ
２Ｌ〜ＡＤＯＬかまたは出力信号ＢＩ１２１（−ＢＤＯ
Ｈのいずれかを選択して信号ＹＤ２Ｈ−ＹＤＯＩＩとし
て出力することは前述した。セレクタ１６ａから出力さ
れた信号ＶＤ２Ｈ−ＹＤＯＨはそれぞれカウンタ回路１
６ｂのＤ−フリツブフロップ３１ａ〜３１ｃの各人力り
へ入力される。

Ｄ−フリップフロップ３１ａ〜３１ｃはそれぞれの入力
ＴへクロックＣＬＫ２が入力されており、クロックＣＬ
Ｋ２に同期して入力りへの入力信号をサンプリングし、
パスプライオリティ信号ＢＰＲＯ２Ｈ−ＢＰＲＯＯ）ｌ
として出力する。また、これらのバスプライオリティ信
号８ＰＲＯ２）１〜８Ｐｉ１００）１と信号ＦＩＯＤ２
Ｌ−ＭＯ［ｌＯＬとにより次のカウント値が決定され、
出力信号ＢＤ２１１〜ＢＤＯＨとして準備される。

第４図はクロック制御部１８の詳細な構成を示すフロッ
ク図である。

第４図において、参照符号５１及び５６はインバータゲ
ート、５２は２人力のＡＮＤゲート、５３及び５４はＤ
−フリップフロップ、５５は２人力のＮＡにＤゲートで
ある。

このクロック制御部１８において、クロックＣＬＫＩは
入力クロックＣＬＫがそのまま出力され、クロック（：
ｌＪ２は入力クロックＣＬＫをバス使用モジュール決定
部１７の出力信号ＲＱＩＨ，バス要求判別部１４の出力
信号ＲＱＨにより制御した形で出力される。

次に上述のような構成の本発明のデータ処理装置の動作
について説明する。まず、本発明の特徴を明らかにする
ために、以下の（１）及び（２）の動作条件を設定し、
第５図に示すタイミングチャートを参照する。

（１）共通バスに接続されているモジュール数は６個と
し、各モジュール５〜０にそれぞれを特定する信号ＣＡ
ＲＤ５Ｌ−ＣＡＲＤＯＬを割付ける。

（２）バス要求信号は各モジュール５〜０について１個
とし、各モジュールのバス要求信号としてＢＲＱ５Ｈ−
ＢＲＱＯＨを割付ける。

共通バスには６個のモジュール５〜０が実装すれている
ので、信号ＣＡ１１Ｄ７Ｌ−ＣＡＲＤＯＬはこれらの内
の（：ＡＲＤ５Ｌ−ＣＡＲＤＯＬが有意（“０“）にな
り、ＣＡＲＤ７Ｌ。

ＣＡＲＤ８Ｌは無意（“１”）になる、このため、モー
ド設定部１５のＡＮＤＮ−ゲート群では、ＡＮＤゲート
２１ａの出力のみが“１１　となり、他のＡＮＤゲート
２１ｂ、　２１ｃ。

２１ｄの出力は“０１となる。従って、プライオリティ
エンコーダ２２への入力の優先順位は入力２が最上位に
なり、出力は（Ｃ，Ｂ、　Ａ）＝（１，０，１）となる
、デコーダ２３はプライオリティエンコーダ２２の出力
をデコードして信号ＭＯＤ２Ｌを有意（“０″）に、他
の二つの信号ＭＯＤＩＬ及びＭＯＤＯＬを無意（“１”
）にする。

いまたとえば第５図の期間■においで、バスに接続され
ている６個のモジュールの内の二つのモジュール４及び
２からバス使用要求が出力されて、第５図（Ｃ１及び（
ｄ）に示す如く、バス要求信号８ＲＱ４）１とＢＲＱ２
Ｈとが有意（“１”）になり、他の各バス要求信号ＢＲ
Ｑ５Ｈ，ＢＰＯ４）１．　ＢＲＱＩＨ，ＢＲＱＯ！（は
無意（“０”）になったとする、なおバス要求信号Ｂ１
１Ｑ７Ｈ及びＢＲ［１６Ｈは対応するモジュールがバス
に接続されていないので常時無為（°０”）である。

第５図（ａ）に示すクロックＣＬＫの立上がり（“０”
から′ｌ′への変化点）において、バス要求サンプル部
１１は各バス要求信号ＢＲＱ７）１−ＢＲＱＯＨをサン
プリングし、信号５ＲＱ７Ｈ−５ＲＱＯＨとして出力す
る。

バス要求判別部１４は信号５ＲＱ７Ｈ〜５ＲＱＯＨをチ
エツクするが、上述の如く有意になっている信号かつ（
ＢＲＱ４Ｂ及びＢＲＱ２Ｂ）あるので、出力信号Ｒ［ｌ
Ｈをを意（’１″）にする。また単一バス要求判別部１
２も信号５ＲＱ７１（−５Ｒ口ＯＨをチエツクするが、
有意になっている信号が二つあるので、複数のモジュー
ルからのバス使用要求が発生していると判断する。

これにより、単一バス要求判別部１２は第５図（ｇ）に
示すその出力信号ＳＥＬを無意（“ｌ”）とする。

バス要求モジュールエンコード部１３は信号５Ｒｆ１７
１（〜５ＲＧＯＨの内の二つが有意（“１”〕であるの
で、その〕出力信号ＡＤ２Ｌ−ＡＤＯは意味を有さない
ことになる。

カウンタ部１６は以下のように動作する。

いま初期状態（期間■の先頭部分）では第５図（ハ）に
示すパスプライオリティ信号ＢＰＯ２Ｈ−ＢＰＯＯＩＴ
は全て無意（°０”）になっているとする、モード設定
部１５からの信号ＭＯＤ２Ｌは有意じ０’）　、他のＭ
ＯＤＩＬ及びＭＯＤＯＬは共に無意（”１’）であるの
で、へＮｉｌゲート３２．３３．３４の出力は全て論理
＠ｏ１になる。このためＯＲゲー）３５．３６の出力も
論理“θ′になる。

マｋ　ＡＮＤケー　ト４１．４２．３７．３８（７）出
力は論理“ｏｌになるので、ＯＲゲート４３の出力信号
ＢＤ２Ｈ及びＯＲゲ−ト３９の出力信号ＢＤＩＨも共に
無意（０″）になるが、出力信号ＢＤＯＨはＤ−フリッ
プフロップ３１ｃの出力０が論理“１″″であるので有
意じ１″）になる。

セレクタ１６ａでは信号ＳＥＬは無意じ１１）であるの
で、カウンタ回路１６ｂの出力信号ＢＤ２１１．〜ＢＤ
Ｏ）Ｉを選択して信号ＹＤ２Ｈ−ＶＤＯＲとして出力す
る。即ち、（ＹＤ２Ｈ，ＹＤＯ）Ｉ、　ＶＤ２Ｈ）＝（
０，０，１）となる。

クロック制御部１８は以下のように動作する。

信号ＲＱＩ＋が無意（“Ｏ”）から有意（１′）になる
ので、ＡＮＤゲート５２の出力はクロックＣＬＫにより
決定される。また、０−フリップフロップ５３の出力Ｏ
は論理“ｌ”であるので、Ｄ−フリップフロップ５４の
出力ｌもクロックＣＬＫのサンプリングにより論理“Ｉ
”　となり、ＮＡＮＤゲート５５の出力もクロックＣＬ
Ｋにより決定される。結局、第５図（ｂ）に示す如く、
クロックＣＬＫ２は信号ＲＱＩＩが有意（１１″）にな
ることによりクロックＣＬＫを反転した波形になる。

期間■においては、まずクロックＣＬＫ２が“０“がら
“１′へ立上がる。この結果、Ｄ−フリップフロップ３
１ａ〜３１ｃにトリガがかけられてバスプライオリティ
信号ＢＰＲＯ２＋１−ＢＰＲＯＯ）ｌは（ＢＰＲＯ２１
１，ＢＰＲＯＩＩｌ、　ＢＰｌ？（１１）１）＝（０，
０，１）　となる。このことは、バス要求】　（モジュ
ール１によるバス使用要求）に対してバス使用権を与え
うろことを意味している。

バス使用モジュール決定部１７はハスプライオリティ信
号ＢＰＲＯ２Ｈ〜ＢＰＩ１００ＩＩにより示されている
バス要求１とサンプリングされたバス要求信号５ＲＱＩ
Ｈとをチエツクする。サンプリングされたハス要求信号
Ｓｌ？ＱＩｌ（は無意（“０″）なので、出力信号１１
ＱＩＨは無意じ０“）のままである。即ち、この時点で
はいずれのモジュールも共通バスの使用権を環得するこ
とは出来ない。

次に、クロックＣＬＫの立上がり（”０″から１′への
変化点）においてバス要求サンプル部１１は再度バス要
求信号ＢＩ？Ｑ７Ｈ〜ＢＲ［ｌＯＨをサンプリングし、
信号５ＲＱ７Ｈ〜５ＲＱＯＦＩとして出力する。しかし
、バス要求信号ＢＩ？（１７１（〜ＢＲＱＯＦＩに変化
は無いので、バス要求判別部１４．単一バス要求判別部
１２及びバス要求モジュールエンコード部１３の出力は
前述の期間■と同様である。

カウンタ部１６の動作は以下の如くである。

期間■においてはパスプライオリティ信号ＢＰＲＯ２）
１〜ＢＰＲＯＯ）Ｉは（ＢＰＲＯ２Ｈ，ＢＰＲＯＩＨ，
ＢＰＲＯＯＨ）＝（０，０，１）である、モード設定部
１５からの信号ＭＯＯ２Ｌは有意（＠０”）、同ＭＯＤ
ＩＬ及び−〇〇ＯＬは共に無意、じ１”）であるので、
ＡＮＤゲート３２．３４の出力は無意（“１″）になる
、　　ＮＯＩ？ＯＲゲート３５は、Ｄ−フリップフロッ
プ３１ｃの出力Ｏが論理＠θ′になるので、論理°１”
になる、このため、ＯＲゲート３５の出力は論理“０”
に、同３６の出力は論理“１″になる。またＡＮＤ）ゲ
ート４１及び４２の出力は論理″０″になるので、ＯＲ
ゲート４３の出力信号Ｂｒ１２Ｈは無意（’０”）にな
る。

へＮＯゲート３７については、Ｄ−フリップフロップ３
１ｂの出力Ｏが論理″１°に、ＮＯＩ＋ＯＲゲート３５
が論理“１”であるため、論理“ビを出力する。従って
、ゲート３９の出力信号ＢＤＩＢは有意（“１１）にな
る、出力信号ＢＤＯＨはＤ−フリップフロップ３１ｃの
出力Ｏが論理“０”であるので無意（“Ｏ”）となる。

セレクタ１６ａは、信号ＳＥＬが無意じ１勺であるので
、出力信号ＢＤ２Ｈ−ＢＤＯＨを選択して信号ＶＤ２８
〜ＹＤＯＨとして出力する。即ち、（ＶＤ２１１．　Ｙ
［ｌＩＬ　ＹＤＯＨ）＝（０，１，０）となる。

クロック制御部■８の動作は期間■と同様である。

（以　下−余″　白） ′さ−／次に期間■における動作について説明する。

まず第５図（ｂｌに示す如く、クロックＣＬＫ２が０″
から“１”へ立上がる。この結果、Ｄ−フリップフロッ
プ３１ａ〜３１ｃにトリガがかけられてバスプライオリ
ティ信号ＢＰＲＯ２Ｈ−ＢＰＲｏｏｌｌは（ＢＰＲＯ２
）１．、　ＢＰＲＯＯＩ（。

ＢＰｌ？００Ｈ）＝（０，１，０）となる。これはバス
要求２（モジュール２によるバス使用要求）がバス使用
権を獲得することが出来ることを示している。

バス使用モジュール決定部１７はパスプライオリティ信
号ＢＰＩ？０２Ｈ−ＢＰＲＯＯＨにより示されているバ
ス要求２とサンプリングされたバス要求信号５ＲＱ２Ｈ
とをチエツクする。サンプリングされたバス要求信号５
Ｒ０２Ｈは有意じＩ″）であるので、第５図（ｆ）に示
すバス使用モジュール決定部１７の出力信号ＲＱＩＢは
有意（１′）になる。即ち、この時点ではモジュール２
がバスの使用権を獲得することが可能であることを表し
ている。

クロック制御部１８の動作は以下の如（である。

バス要求判別部１４からの信号＋１［１）１は有意（“
ｌ”）のままであるので、Ａｌ１Ｄゲート５２の出力は
クロックＣＬＫにより決定される。一方、バス使用モジ
ュール決定部Ｉ７の出力信号ＲＱＩＮは上述の動作の結
果有意じ１２）になる。このため、クロックＣＬＫの立
上がりじ０“から“ドへの変化点）においてＮＡＮＤゲ
ート５５の出力が論理“０１から“１”へ変化し、トフ
リップフロソブ５３の出力Ｏは論理”１“から“０″に
変化する。これに伴ってＤ−フリップフロップ５４の出
力Ｉも論理゛Ｏ”になる。従って、ＮＡＮＤゲート５５
の出力は論理“１″に固定される。

以上の動作から、クロックＣＬＫ２は信号１１［１１Ｈ
が有意白”）となることにより論理°Ｏ”に同意される
ことになる。これはまた、セレクタ１６ａの動作を停止
すること、換言すればパスプライオリティ信号８ＰＲ０
２Ｎ〜ＢＰＩ？００１１を固定するこ止をも意味してい
る。以上の動作により、モジュール２がバスの使用権を
獲得することが出来る。

セレクタ１６ａの動作は以下のようになる。

この期間においては、パスプライオリティ信号ＢＰＲ０
２１１〜ＢＰ１１００Ｈは（ＢＰＩ？０２）１．　ＢＰ
ＲＯＩＨ，ＢＰＲＯＯ）Ｉ）＝（０１、０）である。信
号ＭＯＩ１２Ｌは有意（”Ｏ”）、他の信号問ＯＩＬ、
　ＭＯＤＯＬば無意（“１”）であるので、ＡＮＤゲ−
）３２．３３．３４の出力はいずれも論理“０″になる
。

このため、ＯＲゲート３５．３６の出力は共に論理“０
′になる。またへＮＯゲート４１．４２の出力は共に論
理“０１になるので、ＯＲゲート４３の出力信号＝ＢＤ
２Ｈは無意（“０°）になる。ＡＮＤゲート３８につい
ては、Ｄ−フリップフロップ３１ｂの出力１が論理“１
１に、同３１ｃの出力０が論理゛１２であるため、有意
（”ｌ’）となる。

従って、ＯＰゲート３９の出力信号ＢＤＩＩＩは有意（
“ｌ″）になる、セレクタ１６ａでは信号ＳＥＬは無意
（”１’）なので出力信号ＢＤ２Ｈ−ＢＤＯＩ（が選択
されて信号ＹＤ２）１〜ＶＤＯＲとして出力される。即
ち、信号ＹＤ２Ｈ−Ｙ［１ＯＩ（は（ＶＯ２）１．１’
Ｄ１）１．　ＹＤＯＩ＋＞＝（０，１，１）になる。

期間■においては、期間■においてバスの使用権を獲得
したモジュール２が共通バス上で動作すると共に、バス
要求信号ＢＲＱ２ＦＩを無意（“０′）にする。

クロックＣＬにの立上がり（’Ｏ″から論理”１”への
変化点）においてバス要求サンプル部１１は再度バス要
求信号８１１Ｑ７）１−Ｂｌ？ＱＯＨをサンプリングし
、信号５Ｒ０７Ｈ〜ＳＲ＋１０８として出力する。

信号５Ｒ０４Ｈには変化は無いが、信号５ｌｉ０２１１
は論理“１“から同“Ｏ”へ変化するので、バス使用モ
ジュール決定部１７はパスプライオリティ信号ＢＰＲ０
２Ｈ〜ＢＰＲＯＯＨにより示されているバス要求２とサ
ンプリングされたバス要求信号５ＲＱ２Ｈとをチエ７り
した結果としてハス要求は発生していないとして出力信
号ＲＱＩＨを有意じＩ’）から無意じ０”）へ変化させ
る。クロック制御部■８でば、０−フリップフロップ５
３の入力りが論理“１”から論理″０”へ変、化するが
、入力Ｔは論理“１”のままなので、出力０は変化せず
、クロックＣＬＫ２は論理“０”のままである。

単一バス要求判別部１２はサンプリングした信号５Ｒａ
７Ｈ５−ｓＲＱＯＨをチエツクするが、有意じ１”）に
なっている信号が一つのみであるので、単一のモジュー
ルからのバス使用要求が有るものとして出力信号ＳＥＬ
を無意（“１″）から有意（“θ″）にする。

期間■においてはモジュール２によるバスアクセスが完
了する。バスアクセスが完了した時点でハス裁定部にバ
ス使用の完了を意味するハス開放パルスが第５図（ｉ）
に示す如く入力される。この結果、Ｄ＝フリップフロッ
プ５３の出力Ｏが論理“０′から論理“ｌ”へ変化する
。

この後、クロックＣＬＫの立上がり（“０′力）ら“１
”への変化点）においてＤ−フリップフロップ５４の出
力１は論理”Ｏ”から論理“１“へ変化するので、再度
ＮＡＮＤゲート５５の出力はクロックＣＬＫにより決定
されることになる。即ち、クロックＣＬＫ２はクロック
ＣＬＫを反転した状態の動作を再開する。また、同じク
ロックＣＩＪの立上がり（“Ｏ′から“ドへの変化点）
においてバス要求サンプル部１１は再度バス要求信号Ｂ
ＲＱ７）１〜Ｂｌｌ［］ＯＨをサンプリングし、信号５
ＲＱ７Ｈ−３ＲＱＯＨとして出力する。この時点におい
ても、バス要求信号ＢＲＱ４１１のみが有意（°１”）
であるので、信号５ＲＱ４）１のみが有意（“１”）で
ある。

単一バス要求判別部１２はサンプリングした信号５ＲＱ
７Ｈ−５ＲＱＯＨをチエツクするが、存意（“１”）に
なっている信号が一つのみであるので、単一モジュール
からのバス使用の要求が有ると判断し、出力信号ＳＥＬ
を有意じ０”）のままとする。ハス要求判別部１４はサ
ンプリングした信号ＳＩ？［＋７）１−５ｌｉＱＯＩ（
をチエツクし、この中に有意じ１”）のままである信号
５ＲＱ４Ｈがあるので、その出力信号ＲＱＨは有意（“
１”）のままとする、バス要求モジュールエンコード部
１３はサンプリングした信号５ＲＱ７Ｈ−５ＲＱＯＨに
基づいて信号Ａ口２Ｌ−ＡＤＯＬを（ＡＤ２Ｌ、　ＡＤ
ＩＬ、　ＡＤＯＬ）＝（１，Ｏ，Ｏ）として出力する。

次に、カウンタ部１６の動作を説明する。

信号ＳＥＬが論理“Ｏ′であるので、カウンタ回路１６
ｂの動作結果には拘わらず、セレクタ１９ａが信号ＡＤ
２Ｌ−ＡＤＯＬを選択して信号ＹＤ２１１−ＹＤＯ）ｌ
として出力する。即ち、（Ｙ口２Ｈ，ＹＤＩ）Ｉ、　Ｙ
ＤＯＨ）＝（１，Ｏ，Ｏ）となる。

期間■においては、まずクロックＣＬＫが論理“０”か
ら論理“ｌ”へ立上がる。この結果、Ｄ−フリップフロ
ップ３１ａ〜３１ｃにトリガがかけられてバスプライオ
リティ信号ＢＰＪ１０２Ｈ−ＢＰＪｌｏｏ）Ｉは（ＢＰ
Ｉ１０２１（、ＢＰＲｏｌＨ，ＢＰＲＯＯＩ（）＝（１
，Ｏ，Ｏ）になる、これはバス要求４がバスの使用権を
獲得することが出来ることを意味している。

ハス使用モジュール決定部１７はパスプライオリティ信
号ＢＰＲＯ２Ｈ−ＢＰＩ？ＯＯＨにより示されたバス要
求４とサンプリングされたバス要求信号ＢＲＱ４Ｈとを
チエツクする。サンプリングされたバス要求信号ＢＲＱ
４Ｈは有意じ１勺であるので、バス使用モジュール決定
部１７の出力信号ＩＩＱＩ）Ｉは有意（“１”）になる
。

即ち、この時点ではモジュール４がバスを獲得すること
が可能であることを示している。

次にクロック制御部１８の動作を考える。

信号ＲＱ）ｌは有意（“１１）のままであるので、ＡＮ
Ｄゲート５２の出力はクロックＣＬＫにより決定される
。

一方、出力信号ＲＱＩＩＩは前述の動作の結果有意じ１
″）になる、このため、クロックＣＬＫの立上がり（“
０ゝから“１″への変化点）においてＮＡＮＤゲート５
５の出力が論理“Ｏ＃から論理“ｌ“に変化し、Ｄ−フ
リップフロップ５３の出力０は論理°１２から論理“０
”に変化する。これにより、ローフリップフロップ５４
の出力１も論理“０”になる。従って、ＮＡＮ［ｌゲー
ト５５の出力は論理“１”に固定される。

以上の動作から、クロックＣＬＫ２は出力信号Ｒ［］ｌ
Ｈが有意じ１”）になることにより論理“Ｏ″″に固定
されることになる。これはまた、カウンタ部１６の動作
を停止すること、換言すればパスプライオリティ信号Ｂ
ＰＩ１０２Ｈ−ＢＰＲＯＯＨを固定することをも意味し
ている０以上により、モジュール４がバスの使用権を獲
得する。

次にカウンタ部１６の動作を考える。

この期間においては、パスプライオリティ信号ＢＰＩ？
０２）１−　ＢＰＲＯＯＨは（ＢＰＩｉ０２Ｈ，ＢＰＩ
ＩＯＩＩＩ、　ＢＰＲＯＩＩＩ）＝（１０，０）である
。モード設定部１５の出力信号ＭＯＤ２Ｌは有意じ０２
）、同信号ＭＯＤＩＬ及びＭＯＤＯＬは共に無意（“１
１）であるので、ＡＮＤゲー）３２．３３．３４の出力
は共に論理“０”になる、このため、ＯＲゲート３５．
３６の出力は論理“０”になる、またＡ１１ｌｌゲート
４１は、！ＩＡＮＤゲート４０の出力が論理°ド、Ｄ−
フリップフロップ３１ａの出力１が論理“１ｍになるの
で、出力は論理°ｌ″になる。

従って、ＯＲゲート４３の出力信号ＢＤ２Ｈは有意（“
１”）になる、また、ＡＮＤゲート３７．３８の出力は
論理“１”になるのでＯＲゲート３９の出力信号ＢＤＩ
Ｈは無意じ０”）になる、出力信号ＢＤＯ）ＩはＤ−フ
リップフロップ３１ｃの出力０が論理“ｌ”であるので
有意（′１）になる。

以上のことから、出力信号ＢＤ２Ｈ−ＢＤＯＨは（ＢＤ
２Ｈ。

ＢＤＩ）Ｉ、　８００Ｂ）＝（１，０，１）になる。こ
のことは次に出力信号ＢＤ２Ｈ−ＢＤＯＨが信号ＳＥＬ
により選択された場合にバスプライオリティ信号ＢＰＲ
０２）１−ＢＰＲＯＯＩ（を（ＢＰＲＯ２１１，ＢＰＲ
ＯＩＨ，ＢＰＲＯＩＩＩ）−（１，Ｏ，ｌ）にすること
を意味している。

期間■においては、既に説明した如く、期間■と同様な
動作が行われる。即ち、期間■においてハスの使用権を
獲得したモジュール４がバス上で動作すると共に、バス
要求信号ＢＲＱ４Ｈが無意（“０”）になる。

クロックＣＬＫの立上がり（“０２から′ｌ“への変化
点）において、バス要求サンプル部１１は再度バス要求
信号ＢＲＱ７Ｈ−ＢＲＱＯＨをサンプリングし、信号５
ＲＱ７Ｈ−３ＲＱＯＩ（とじて出力する。この信号ＳＲ
［１７Ｈ〜５ＲＱ４Ｈは論理“１″から論理“０”へ変
化するので、バス使用モジュール決定部１７はパスプラ
イオリティ信号ＢＰＲＯ２）１−ＢＰＲＯＯＨにより示
されているバス要求２とサンプリングされたバス要求信
号５ＲＱ４Ｈとをチエツクした結果としてハス使用の要
求が発生していないと判断し、出力信号ＲＱＩＨを存意
（“Ｉ”）から無意（”０”）へ変化させる。

クロック制御部１日ではＤ−フリップフロップ５３５４
の入力りが論理“１″から論理“０″へ変化するが、入
力Ｔは論理“じのままなので出力０は変化せず、クロッ
クＣＬＫ２は論理“Ｏ”のまま維持される。

単一バス要求判別部１２はサンプリングした信号５Ｒ（
１７Ｈ−ＳＩＩＱＯＲをチエｙ　’）し、コノ結果有意
（”ｌ”ｌになっている信号は無いので、モジュールか
らのバス使用権の要求は全く無いものと判断し、出力信
号ＳＥＬを論理“０″から論理“１”へ変化させる。

以上の動作により、バス使用権を要求するモジュールが
同時に複数存在する場合には、パスプライオリティ信号
ＢＰＲ０２）１〜ＢＰＲＯＯ）Ｉを回転させることによ
りバス裁定が行われ、バスの使用を要求しているモジュ
ールが一つだけである場合にはパスプライオリティ信号
ＢＰＲ０２１（−ＢＰＲＯＯＩＩの回転は行わすにその
ままバスの使用権が与えられる。

次にモード設定部１５のモード設定にょるカウンタ部１
６）動作を、信号ＭＯＤ２Ｌ　＝ＭＯＤＯＬ　（！＝ハ
ス７ライオリテイ信号ＢＰＲＯ２）１−ＢＰＲＯＯＨの
変化の状態を示す第６図を参照して説明する。なお、こ
５こでは説明の便宜上、セレクタ１６ａでは必ず出力信
号Ｂ［Ｉ２１１〜ＢＤＯＨが選択されるものとする。

まず、第５図に示したタイミングチャートの例について
説明する。

この例では信号ＭＯＤ２Ｌ　−ＭＯＤＯＬ　ハ（ＭＯＤ
２Ｌ、　ＭＯＤＬＬ。

ＭＯＤＯＬ）＝（０，１，１）であり、ＡＮＤゲート３
２の出力が論理“０”であれば前述の如（通常の同期カ
ウンタとして動作し、第６表（Ｃ）に示す如く、パスプ
ライオリティ信号ＢＰＲ０２Ｈ＝ＢＰＲ００１１は（Ｂ
ｐＨ０２Ｈ，ＢＰＲＯＩ）ｌＢＰＲＯＩＨ）　＝（０，
０，Ｏ）　−（０，０，１）　−−−・→（１，０゜１
）と変化する。

そして、ＣＢＰＲＯ２Ｈ，ＢＰＲＯＩＨ，ＢＰＲＯＩＨ
）−（１，０，１）になった時点でカウンタとしての動
作に変化が生じる。即ち、この時点でＡＮＤゲート３２
の出力が論理“０”から論理“ドに変化するので、ＮＯ
Ｒゲート３３の出力は論理”０′のまま、ＯＲゲート３
５．３６の出力は論理“０″から論理“１″に変化する
。従って、ＮＡＮＤゲート４０の出力が論理“１″から
論理“０“に変化し、ゲート４１の出力は論理“０′に
なる。またＡＮＤゲート４２の出力も論理“Ｏ”である
ので、出力信号ＢＤ２）１は無意（“０＃）になる。

次に、ＡＮＤゲート３７．３８の出力も共に論理“０′
のままなので、出力信号ＢＤＩＨは無意じ０”）のまま
である。また出力信号ＢＤＯＨは、Ｄ−フリップフロッ
プ３１ｃの出力０が論理“０”であるので、無意（“０
″）になる、このことは、次のカウントの結果、パスプ
ライオリティ信号ＢＰＲＯ２Ｈ−ＢＰＲＯＯ）Ｉが（Ｂ
ＰＲＯ２Ｈ。

ＢＰＲＯＩＨ，ＢＰＲＯＩＨ）　＝（０，０，０）にな
ることを意味している。

以上により、信号間［１２Ｌが論理“０”である場合は
６回のカウントにより一巡することになり、バス裁定の
ためのカウンタであるカウンタ部１６のカウント値を一
巡させるためのカウント回数が単純なバイナリで行う場
合の８回に比して短縮出来ることを示している。

第６図には（ａ）〜（ｄ）までの４ケースについてカウ
ントの進み方が示されている。信号ＭＯＤ２Ｌ　−ＭＯ
ＤＯＬは第２図から明らかなように、モジュールの実装
数、即ち信号ＣＡＲＤ７Ｌ−ＣＡＲＤＯＬにより決定さ
れる。

モジュールを信号ＣＡＲＤＯＬから順に実装した場合の
各モジュール数に対応する信号ＭＯＤ２Ｌ−ＭＯＤＯＬ
の論理値との関係を表の形で第７図に示す。第６図及び
第７図から明らかなように、モジュールの実装数により
バス裁定の短縮化が図られる。

第１図においては、バス要求サンプル部１１でのバス要
求信号ＢＲ１１１７１（〜ＢＩＩＱＯＨのサンプリング
はクロックＣＬＫの立上がりに同期して行うようになっ
ているが、バス要求サンプル部１１によりサンプリング
されたバス要求信号５ＲＱ７１（−３Ｒ（１０１（が全
で無意（“０″）である場合にのみ、バス要求サンプル
部１１は次のバス要求信号ＢＲＱ７Ｈ〜ＢＲ（１０）１
のサンプリングを行うように構成することも可能である
。

第８図はそのような構成を本発明の第２の実施例として
示すブロック図であり、第１図と同一符号は同一、又は
相当部分を示している０両者の相違は、参照符号１９が
付与されたりセントパルス生成部が新たに備えられてい
る点である。リセットパルス生成部１９は、バス使用モ
ジュール決定部１７の出力信号ＲＱＩ）Ｉとカウンタ回
路１６ｂの出力信号であるバスプライオリティ信号ＢＰ
Ｉ？０２Ｈ−ＢＰＩｌｏｏ）！　トラ入力し、両者に応
して共通バスの使用権を獲得したモジュールに対応する
リセットパルスを生成して出力する。

第９図は、第８図の構成に使用される場合のクロック制
御部１８の詳細な構成を示すブロック図である。この第
９図の構成では第４図の構盛に比して、クロックＣＬＫ
Ｉの前段にＯＲゲート５７が追加されており、クロック
ＣＬＫと信号［ｉＱＨとの論理和をとるようにしている
。

また第１０図はリセットパルス生成部１９の詳細な構成
を示すブロック図である。

第１０図において、参照符号６１はＤ−フリップフロッ
プであり、出力信号ＰΩＩＨをクロックＣＬＫに同期し
てサンプリングする。

また６２参照符号はデコーダであり、Ｄ−フリップフロ
ンプロ１の出力１が論理“１″である場合にバスプライ
オリティ信号ＢＰｌ？０２Ｈ−ＢＰＩｌｏｏＨをデコー
ドし、出カフ〜０の内の一つを選択する。

参照符号６３ａ〜６３ｈは同一構成のパルス生成回路で
あり、それぞれインバータゲート６４．ａ　（６４ｂ〜
６４ｈ）及びＤ−フリンブフロ・ンプ６５ａ　（６５ｂ
〜６５ｈ）にて構成されている。各パルス生成回路６３
ａ〜６３ｈにおいては、入力信号が無意じ０″）になっ
た場合にｌ　ＸＣＬＫ幅の信号を信号Ｒ５Ｔ７Ｌ−１１
ｓＴＯＬとして出力する。

このような本発明の第２の実施例の動作は以下の如くで
ある。

バスの使用権を要求するモジュールが無い場合、換言す
ればバス要求信号ＢＲＱ７Ｈ−ＢＲΩＯＨの全てが無意
（“０”）である場合には、バス要求判別部１４の出力
信号ＲＱＨは無意（°０りになるので、Ｎ０ＩＩゲート
５７の出力であるクロックＣＬＫＩはクロックＣＬＫと
同様の機能になる。即ち、バス要求サンプル部１１はク
ロックＣＬＫの立上がり（“０”から“１″への変化点
）においてバス要求信号ＢＲＱ７Ｈ−ＢＲＱＯＨをサン
プリングする。

ここでバス要求信号ＢＲＱ７１１−ＢＩ？ＱＯＩ（の内
のいくつかが有意（“１″）になった場合について考え
る。

バス要求サンプル部１１はクロックＣＬＫの立上がり（
“０”から“１′への変化点）においてバス要求信号Ｂ
ＲＱ７Ｈ−ＢＲＱＯＨをサンプリングする。この結果、
信号ＳＲΩ７Ｈ〜Ｓｌ？［ｌＯＨの内のいくつかが有意
（１’）になっているので、バス要求判別部１４はバス
の使用権を要求しているモジュールが有ると判断して出
力信号ＲＱＩ（を有意（“１″）にする。従って、クロ
ック制御部１８においてはＮＯＲゲート５７が緘理°ド
の出力を維持するので、クロックＣＬＫＩは論理″１′
のままとなり、バス要求サンプル部１１でのバス要求信
号ＢＲＱ７１１−ＢＲＱＯ）Ｉのサンプリング動作を停
止させる。サンプリングされたバス要求信号５ＲＱ７Ｈ
〜５ＲＱＯ）Ｉに対してバス裁定を行う手法は前述の場
合と同様である。

このようなバス裁定の結果、あるモジュール、たとえば
モジュール７に対してバス使用権が許可されたとすると
、パスプライオリティ信号ＢＰＲ０２Ｈ〜ＢＰｌ？ＯＯ
旧よ（ＢＰＲＯ２Ｈ，ＢＰＩＩＯＩＩＩ、　　ＢＰＩＩ
ＯＩＩＩ）＝（１，１，ｌ）となる、この際、バス使用
モジュール決定部１７の出力信号ＲＱＩＨは有意（°０
”）になるので、Ｄ−フリップフロップ６１でサンプリ
ングされたデコーダ６２０入力Ｅｌは論理“１″になり
、デコーダ６２の、出力は出カフのみが論理“０”、他
の出力６〜０は論理“１＃になる。このため、インバー
タ６４ａの出力は論理“１”となり、Ｄ−フリップフロ
ップ６５ａの入力り及びＲは論理“０”から論理“１″
へ変化する。この後、クロックＣＬＫの立上がり（“０
″から°ｌ”への変化点）においてロー７リツプフロツ
ブ６５ａの出力Ｏが論理“１”から論理“θ″へ変化し
、この結果信号Ｒ５Ｔ７Ｌは論理“Ｏｍになる。この信
号がバス要求サンプル部１１に入力され、該当するバス
要求をリセットし、信号Ｒ３Ｔ７Ｌを無意（“０″）に
する。

なお、信号Ｒ５Ｔ７Ｌが無意（“１”）になることによ
り、バス使用モジュール決定部１７においてはバスプラ
イオリティ信号ＢＰＲ０２Ｎ〜ＢＰＦ１００Ｈにて示さ
れているバス要求とサンプリングされたバス要求信号Ｂ
ＲＱ７Ｈとをチエツクした結果としてバスの使用要求は
無いとして出力信号ＲＱＩＨを有意（“ｌ“）から無意
（’Ｏ’）へ変化させる。この出力信号ＲＱＩＨの変化
がクロックＣＬＫの立上がりじＯ“から“１”への変化
点）においてＤ−フリップフロップ６１がサンプリング
する。この結果、デコーダ６２の入力Ｅｌは論理”０“
になってデコーダ６２の出力は全て無意（“Ｉ”）にな
るので、Ｄ−フリップフロップ６５ａの入力り及びＲは
論理“ｌ゛から論理“０″へ変化し、同出力０は論理“
ビに戻る。従って、信号Ｒ５Ｔ７Ｌも論理“１”に戻る
。

以上があるモジュールがバス裁定によりバスの使用権を
獲得した場合の動作である。

なお、バス要求判別部１４の出力信号ＲＱＩＩは、信号
ＳｉｔΩ７Ｈ〜５ＲＱＯＩ（の内の一つのみでもが有意
（“１１）であれば有意（“１”）になるので、ある時
点においてサンプリングされた全てのバス要求信号、即
ちバスの使用権を要求している全てのモジュールに対し
てバス使用許可を与え終わるまでバス要求サンプル部１
１は次のバス要求のサンプリングは行わない。

なお、以上の各実施例の説明はバスに接続されているモ
ジュールが最大８個であり、各２個ずつグループにして
バス裁定に要する時間を短縮する例について説明しであ
るが、バスに接続されるモジュール数及びグループを構
成するモジ亙−ル数を他の数としても同様の効果が発揮
されることは言うまでもない。

Ｃ発明の効果〕以上に詳述した如く本発明によれば、複数のモジュール
が同時に共通バスの使用要求を発生した場合にも、共通
バスに接続されていないモジュールに関しては裁定の対
象から除外されているので、裁定が迅速に行われる。ま
た、１個のモジュールのみが共通バスの使用要求を発生
した場合には、裁定を行うことなく直ちにそのモジュー
ルに共通バスの使用権が与えられる。

【図面の簡単な説明】

第１図は本発明に係るデータ処理装置の一構成例を示す
ブロック図、第２図はそのモード設定部の詳細な構成例
を示すブロック図、第３図は同じくそのカウンタ部の詳
細な構成例を示すブロック図、第４図は同じくそのクロ
ック制御部の詳細な構成例を示すブロック図、第５図は
第１図に示された構成の本発明のデータ処理装置の動作
状態を示すタイミングチャート、第６図（ａ）乃至＋ｄ
＋は信号ＭＯＤ２Ｌ−ＭＯＤＯＬに応じたパスプライオ
リティ信号ＢＰＲＯ２Ｈ−ＢＰＲＯＯＨの変化の状態を
示す模式図、第７図はモジュール数に対応する信号ＣＡ
ＪＩＤ７Ｌ〜ＣＡｌＩＤ０Ｌの論理値を示す模式図、第
８図は本発明の他の実施例を示すデータ処理装置のブロ
ック図、第９図はそのクロック制御部の詳細な構成例を
示すブロック図、第１Ｏ図は同じくそのリセットパルス
生成部の詳細な構成例を示すブロック図、第１１図及び
第１２図は従来技術の説明図である。１２・・・単一バス要求判別部　　１４・・・バス要求
判別部　　１５・・・モード設定部　　１６・・・カウ
ンタ部１７・・・バス使用モジュール決定部なお、図中、同一符号は同一、又は相当部分を示す。

Claims

【特許請求の範囲】

（１）共通バスに接続されてバスマスタになり得る複数
のモジュールに対して前記共通バスの使用権の優先順位
を循環的に回転させつつ与えることにより、複数のモジ
ュールから同時に発生したバス使用要求を裁定する回転
優先順位方式の共通バス裁定方法において、前記共通バ
スに接続可能なモジュールを複数のグループに分割し、
前記共通バスに接続されているモジュールを含む各グル
ープに属するモジュールのみを裁定対象とし、前記共通バスの使用を要求するモジュールが１個のみで
ある場合にはそのモジュールに優先的に前記共通バスの
使用を許可することを特徴とする共通バス裁定方法。
（２）共通バスに接続されてバスマスタになり得る複数
のモジュールと、前記複数のモジュールに対して前記共通バスの使用権の
優先順位を循環的に回転させつつ設定することにより、
複数のモジュールから同時に発生したバス使用要求を裁
定するカウンタと、該カウンタの計数値と前記共通バスの使用権を要求して
いるモジュールを特定する値とを比較する比較手段とを
備え、該比較手段による比較結果が一致した場合にそのモジュ
ールに前記共通バスの使用権を与えるべくなしてあるデ
ータ処理装置において、前記バスマスタになり得るモジュールは、複数のグループに分割されており、前記共通バスに接続されているモジュールを含むグルー
プを検出し、検出された各グループに属するモジュール
のみを前記カウンタの計数対象とさせる検出手段と、前記共通バスの使用を要求しているモジュールが１個の
みであるか複数であるかを検出する手段と、前記共通バスの使用を要求するモジュールが１個のみで
ある場合にはそのモジュールに優先的に前記共通バスの
使用を許可する手段とを備えたことを特徴とするデータ処理装置。