JPH0452935A - アドレストレース採取方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 アドレストレースデータを採取するアドレストレース採
取方式に間し、 アドレストレースサービスルーチンを設け、アドレスト
レースモードに設定して１命令づつ順次実行させた状態
でＰＥＲ検出機構によって割り込みを発生させ、この割
り込み中でアドレストレースデータを採取し、ソフトウ
ェアの負担を軽減して迅速に実環境におけるアドレスト
レースデータの採取を可能にすることを目的とし、 アドレストレースモード、トレーステーブルの領域設定
、ＰＳＷをＰＥＲ（プログラム・イベント・レコーディ
ング）イネーブルに設定、およびｐＥＲ１１域を設定し
た実行指示に対応して、被測定対象のアプリケーション
プログラムから１命令を取り出して実行する際に、上記
設定した主記憶装置のＰＥＲＩ域内のアクセスであるこ
とをＰＥＲ検出機構によって検出してプログラム割り込
みを発生させ、このプログラム割り込み中で上記領域指
定したトレーステーブル内にアドレストレースデータ（
命令アドレス、オペコード、主記憶オペランドアドレス
など）を格納した後、次の命令について繰り返し実行し
、実環境におけるアドレストレースデータを採取するよ
うに構成する。

〔産業上の利用分野〕

本発明は、アドレストレースデータを採取するアドレス
トレース採取方式に関するものである。

情報処理装置の性能は、メモリシーケンスによって大き
く左右される。特に、キャッシュはＣＰＵの性能に大き
く影響し、その容量、制御方式をいずれにするかは重要
な選択である。大容量のキャッシュは、ヒント率の向上
が期待できるが、一方、マシンサイクルの低下要因とな
りかねない。また、キャッシュの構成および制御には種
々の方式があり、それぞれ一長一短がある。いずれもそ
の環境によって左右されるので、実環境における性能の
見積が切望される。この見積のために、装置にオペレー
ティングシステムをロードした実運用状態におけるアド
レストレースデータを迅速に採取することが望まれてい
る。

〔従来の技術と発明が解決しようとする課題〕従来、実
環境におけるアドレストレースデータの採取は、特殊な
機構を用いない場合、ソフトウェアによって以下のよう
にして採取すると、ソフトウェアの負担が重くなると共
に迅速に採取し難いという問題があった。

例えば命令フェッチＰＥＲ（プログラム・イベント・レ
コーディング）を該当する主記憶装置の全領域で動作す
るように設定し、各命令完了毎にＰＥＲによるプログラ
ム割り込みを発生させる。

このプログラム割り込みを受けて、プログラム割り込み
ハンドラーの中でソフトウェアによって、割り込みの０
ＬＤ−ＰＳＷから次命令をフエ、ツチし、そのオペコー
ドを解読し、主記憶オペランドへのアクセスの有無をチ
エツクした上で、この命令のフォーマットに従ってオペ
ランドアドレスを生成する。そして、情報の格納域が予
定した範囲を越えないことをチエツクした後、これらの
情報を格納し、かつ次のエントリに備えて格納域へのポ
インタを更新し、ユーザプログラム（オペレーティング
システム、あるいはその上で走行するアプリケーション
プログラム）に制御を戻す。これを繰り返し行い、実環
境におけるアドレストレースデータを採取する。

本発明は、アドレストレースサービスルーチンを設け、
アドレストレースモードに設定してｌ命令づつ順次実行
させた状態でＰＥＲ検出機構によって割り込みを発生さ
せ、この割り込み中でアドレストレースデータを採取し
、ソフトウェアの負担を軽減して迅速に実環境における
アドレストレースデータの採取を可能にすることを目的
としている。

〔課題を解決するための手段〕

第１図は、本発明の原理構成図を示す。

第１図において、アドレストレースサービスル−チン１
−２は、アドレストレースを行うための初期設定などを
行うものである。

トレーステーブル１−３は、アドレストレースデータ（
命令アドレス、オペコード、主記憶オペランドアドレス
など）を格納（採取）するチーフルである。

アプリケーションプログラム２は、１命令づつ実行して
実環境におけるアドレストレースデータを採取しようと
するプログラムである。

ＰＥＲ検出機構１０は、予め設定した主記憶装置のＰＥ
Ｒｆ！域内のアクセスを検出などし、プログラムを割り
込みを発生などさせるものである（第５図参照）。

〔作用〕

本発明は、第１図に示すように、アドレストレ−スサー
ビスルーチン１−２がオペレータなどからの指示をもと
にアドレストレースモード、トレーステーブル１−３の
領域設定、ｐｓｗをＰＥＲイネーブルに設定、およびＰ
　Ｅ　ＲｔＪ域を設定し、被測定対象のアプリケーショ
ンプログラム２を起動したことに対応して、当該アプリ
ケーションプログラム２から１命令を取り出して実行す
る際に、設定した主記憶装置のＰ　Ｅ　ＲｔｆＩ域内の
アクセスであることを第５図ＰＥＲ検出機構１０によっ
て検出してプログラム割り込みを発生させ、このプログ
ラム割り込み中でトレーステーブル１−３内にアドレス
）・レースデータ（命令アドレス、オペコード、主記憶
オペランドアドレスなど）を格納した後、次の命令につ
いて繰り返し実行するようにしている。

従って、アドレストレースモードなどを設定して１命令
づつ順次実行する際に、ＰＥＲ検出機構１０によってプ
ログラム割り込みを発生させ、この割り込み中でアドレ
ストレースデータをトレーステーブル１−３に採取する
ことにより、ソフトウェアの負担を軽減して迅速に実環
境におけるアドレストレースデータの採取を行うことが
可能となる。

〔実施例〕

次に、第１図から第５図を用いて本発明の１実施例の構
成および動作を順次詳細に説明する。

第１図において、共通空間１は、オペレーティングシス
テム１−１、アドレストレースサービスルーチン１−２
、トレーステーブル１−３などを配置する空間であって
、共通にアクセス可能な空間である。ユーザ空間（１）
ないしくＮ）は、アプリケーションプログラム２をロー
ドして処理を行う空間である。

アドレストレースサービスルーチン１−２は、アドレス
トレースを行うための初期設定およびトレース例外に対
応する処理などを行うものである。

例えば後述する第３図■の初期設定、およびトレース例
外（トレーステーブル１−３に格納しようとするアドレ
ストレースデータがオーバフローして格納し得ないとき
に発生するトレース例外、第５図右上に記載するトレー
ス例外）のときにトレーステーブル１−３に採取されて
いるアドレストレースデータを退避し、再度、当該トレ
ーステーブルｌ−３に採取可能に設定するなどの処理を
行うものである。

トレーステーブル１−３は、アドレストレースデータ（
命令アドレス、オペコード、主記憶オペランドアドレス
、ＰＥＲコードなど）を格納（採取）するテーブルであ
る。

アプリケーションプログラム２は、１命令づつ実行して
実環境におけるアドレストレースデータを採取しようと
する対象のプログラムである。

第２図は、本発明に係るモード説明図を示す。

第２図（イ）は、オーバーラツプ・イネーブルモードを
示す、これは、アプリケーションプログラム２から順次
取り出した命令について、Ｄ、Ａ、Ｔ、ＢＳＥＳＷの各
ステージの順番で図示のようにパイプライン処理を行う
モードである。ここで、各ステージは、下記処理を行う
。

Ｄステージ：命令をデコードするステージＡステージ：
主記憶オペランドアドレスを生成するステージ Ｔステージ：ＴＬＢをアクセスしてアドレス変換を行う
ステージ Ｂステージ：キャッシュのデータをアクセスするステー
ジ Ｅステージ：演算を行うステージ Ｗステージ：演算結果の書き込みと命令の完了処理を行
うステージ 第２図（ロ）は、オーバーラツプ・ディスイネーブルモ
ードを示す、これは、本実施例に係るモードであって、
アプリケーションプログラム２から１命令を取り出し、
ＤＳＡ、Ｔ、Ｂ、Ｅ、Ｗの各ステージの処理を完了した
後、次の命令を取り出して同様に処理を行うモードであ
る（第３図■で設定するモードである）。

次に、第３図フローチャートに示す順序に従い、本発明
の１実施例の構成の動作を詳細に説明する。

第３図において、■は、アドレストレースモードの設定
を行う、これは、括弧内に記載したように、第２図（ロ
）で説明したオーバーラツプ・ディスイネーブルモード
に設定し、パイプライン処理を行うことなく、アプリケ
ーションプログラム２から１命令（例えばＭＯＶＥ　　
ＯＰＩ、０Ｐ２）を取り出し、Ｄ、Ａ、Ｔ、Ｂ、Ｅ、Ｗ
のステージを実行した後、次の１命令を取り出して実行
するモードに設定する。

■は、初期設定を行う。初期設定として図示のように、 （１）トレーステーブルの領域設定（コントロールレジ
スタに設定）する。これは、第１図トレーステーブル１
−３の領域設定を行う。

（２）ＰＳＷをＰＥＲイネーブルに設定する。これは、
ＰＳＷ（プログラム状態語）中のＰＥＲイネーブルのビ
ットをＯＮに設定する。

（３１Ｐ　Ｅ　Ｒｔｒｉ域を被測定範囲に設定する。こ
れは、ＰＥＲＮ域を第５図図示コントロールレジスタＣ
ＲＩＯ，ＣＲＩ　１に格納して被測定範囲を設定する。

■は、被測定対象のアプリケージ５ンプログラム２を起
動する。

■は、ｌ命令を実行（後続命令とオーバーランプせずに
実行）する。これは、０のアドレストレースモード設定
で第２図（ロ）オーバーラツプ・ディスイネーブルモー
ドを設定したことに対応して、後続命令の実行とオーバ
ーラツプすることなく、１命令を実行する。この１命令
の実行中に通常の命令実行処理の他に以下を行う。

■　オペレーションコードをＯＰＣにセントする。これ
は、第５図オペレーションコードをｏＰＣレジスタにセ
ットする。

■　主記憶オペランドアドレスをＯＰＩ、ＯＦ２にセッ
トする。これは、第５図生成した主記憶オペランドアド
レスを０ＰＩＡレジスタ、○Ｐ２Ａレジスタにそれぞれ
セットする。主記憶オペランドアドレスは、図示回路か
ら判明するように、例えばベースアドレス、インデック
スアドレスおよび変位をＥＡＧ加算器でその総和を求め
て生成する。

■　ＰＥＲのチエツクとＰＥＲコードの生成を行う、こ
れは、第５図ＰＥＲ検出機構１０中のＰＥＲＣＭＰが＠
で設定したＣＲＩ　Ｏ，ＣＲＩ　１のアドレスと、命令
アドレス、主記憶オペランドアドレスとをそれぞれ比較
し、ＰＥＲ（プログラム・イベント・レコーディング）
か否かをチエツクすると共に、図示ＰＥＲコードを生成
する。

■　命令アドレスをＰＥＲＡＲにセットする。

これは、第６図に示すように、ＰＳＷＩＡＲから読みだ
した命令アドレスをＰＥＲＡＲ（ＰＥＲレジスタ）にセ
ントする。

以上の■ないし■でセントしたことにより、後述するプ
ログラム割り込みによって起動されたマイクロプログラ
ムルーチンが取り出してトレーステーブルＩ−３に採取
するデータの準備ができたこととなる。

■は、ハードウェアにより、プログラム割込が発生する
。これは、第５図ＰＥＲ検出機構１０中のＰＥＲ検出器
によって検出されたＰＥＲベンディング信号がアクティ
ブとなったことに対応して、ハードウェアがプログラム
割込を発生させる。

［相］は、■のプログラム割込によってＳＷ／ＰＧＭの
マイクロプログラムルーチンが動作し、以下を行う。

■　ページクロステストを行う。これは、［株］の■な
いし■でセットしたデータを、トレーステーブル１−３
に格納できるか、あるいはオーバーフローして格納でき
ないかのチエツクを行う。具体的には、第５図右上のペ
ージクロステストによってトレース例外が発生するか否
かによって判定する（第４図参照）。

■　トレース情報をトレーステーブル１−３に格納する
。これは、■でトレース情報をトレースレープル１−３
に格納し得ると判明したので、当該トレース情報をトレ
ーステーブル１−３に格納し、ポインタを次に格納する
位置に進める。

■は、終わりか否かを判別する。ＹＥＳの場合には、ア
プリケーションプログラム２の命令を全部実行したので
、終了する（ＥＮＤ）、Ｎｏの場合には、［相］以降を
繰り返し実行する。

第４図は、本発明に係る割込処理フローチャートを示す
。これは、第３図■でプログラム割込が発生したときの
処理の詳細を示す。

第４図において、■は、割込原因のチエツクを行う。こ
れは、プログラム割込が発生したときに、当該プログラ
ム割込の原因をチエツクする。

０は、割込原因がＰＥＲだけか否かを判別する。

ＹＥＳの場合には、■を行う。ＮＯの場合（割込原因が
ＰＥＲ以外、あるいはＰＥＲの他に割込原因があった場
合）には、通常の割込処理、即ちＰＳＷの内容を旧と、
新とを入れ替え、ソフトウェアのプログラム割込処理ル
ーチンに制御を渡す。

■は、＠ＹＥＳでＰＥＲだけの割込原因であると判明し
たので、既述したページクロステストを行い、［相］を
行う。有りの場合（トレース情報をトレーステーブル１
−３に格納し得す、オーバーフローしてしまう場合）に
は、再度、プログラム割込を発佳し、０でＮｏとなり、
アトルストレースサービスルーチン１−２がトレースチ
ーフル１３に採取されているトレース情報を退避した後
、トレース情報の採取を続行などする。一方、無の場合
（トレース情報をトレーステーブル１−３に格納し得る
場合）には、［相］でトレース情報をトレーステーブル
１−３に格納する。そして、ここでは、ＰＳＷの入れ替
えが行われないので、この後、アプリケーションプログ
ラム２の次の命令の実行を開始する。

第５図は、本発明に係るハードウェア構成図を示す。こ
こで、図中“＊”を記載した位置にデータを第３図０で
セットし、第３図［相］の■（第４図［相］）でトレー
ス情報（アドレストレースデータ）として第１図トレー
ステーブル１−３に格納する。

第５図において、ＢＲ，、ＸＲ，ＤＲ，ＴＬ、ＴＩＡＲ
，ＴＯＡＲ，ＢＩＡ’Ｒ，、ＢＯＡＲ，，０ＰＩＡ、０
Ｐ２Ａ、ｏｐｃは、全てレジスタである。

ＢＡＧ、ＰＥＲ，ＣＭＰ、ＰＸＴは、加算器および加算
器にコンパレータが組み合わされた複合回路ブロックで
ある。

ＰＥＲ検出機構１０は、ＰＥＲコードを性成したり、Ｃ
ＰＵのプロセス制御に対してＰＥＲの各事象の成立（Ｐ
ＥＲベンディング）を検出する機構などを持つものであ
る。

ページクロステキストのブロックは、ＰＸＴの出力（キ
ャリー）をチエツクし、これをＣＰ　Ｕのプロセス制御
に対し、トレース例外として通知する機能を持つもので
ある。

第６図は、本発明に係るハードウェア構成図を示す、こ
こで、図中“＊”を記載した位置にデータを第３図［相
］でセットし、第３図［相］の■（第４図■）でトレー
ス情報として第１図トレースチーフル１−３に格納する
。また、ＰＳＷＩＡＲはＰＳＷの命令アドレスを保持す
るレジスタ、ＰＥＲＡＲは命令ドレスを保持するレジス
タ、ＩＡｔＮＣは次命令を生成する加算器を表す。

〔発明の効果〕

以上説明したように、本発明によれば、アドレストレー
スモードなどを設定して１命令づつ順次実行する際にＰ
ＥＲ検出機構１０によってプログラム割り込みを発生さ
せ、この割り込み中でアドレストレースデータをトレー
ステーブル１−３に採取する構成を採用しているため、
ソフトウェアの負担を軽減して迅速に実環境におけるア
ドレストレースデータを採取することができる。

【図面の簡単な説明】

第１図は本発明の原理構成図、第２図は本発明に係るモ
ード説明図、第３図は本発明の動作説明フローチャート
、第４図は本発明に係る割込処理フローチャート、第５
図、第６図は本発明に係るハードウェア構成図を示す。 図中、Ｉは共通空間、Ｉ−１はオペレーティングシステ
ム、１−２はアドレストレースサービスルーチン、１−
３はトレーステーブル、２はアプリケーションプログラ
ム、１０はＰＥＲ検出機構、０ＰＩＡ、０Ｐ２Ａ、ＯＰ
Ｃ，、ＰＥＲＡＲばアドレストレースデータ（トレース
情報）をセットするレジスタを表す。

Claims (1)

1. 【特許請求の範囲】 　アドレストレースデータを採取するアドレストレース
   採取方式において、 アドレストレースモード、トレーステーブル（１−３）
   の領域設定、ＰＳＷをＰＥＲ（プログラム・イベント・
   レコーディング）イネーブルに設定、およびＰＥＲ領域
   を設定した実行指示に対応して、被測定対象のアプリケ
   ーションプログラム（２）から１命令を取り出して実行
   する際に、上記設定した主記憶装置のＰＥＲ領域内のア
   クセスであることをＰＥＲ検出機構（１０）によって検
   出してプログラム割り込みを発生させ、このプログラム
   割り込み中で上記領域指定したトレーステーブル（１−
   ３）内にアドレストレースデータ（命令アドレス、オペ
   コード、主記憶オペランドアドレスなど）を格納した後
   、次の命令について繰り返し実行し、実環境におけるア
   ドレストレースデータを採取するように構成したことを
   特徴とするアドレストレース採取方式。