JPH04501479A - Ｅｐｒｏｍ用プログラミング電圧制御回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の名称 ＥＰＲＯＭ用プログラミング電圧制御回路発明の背景 本発明は、浮動ゲート消去可能プログラム可能記憶装置（ＥＦＲＯＭ）の分野に 関する。ＥＦＲＯＭは、そのデータをその浮動ゲートに電荷か存在するか存在し ないかに従って保持する浮動ゲー）ＭＯ５装置の７レイである。浮動ゲート・ア レイは電気的にプログラムされる。プログラミング電圧Ｖｐａｗ　はその制御ゲ ートおよびドレインに加えられるが、その意義は浮動ゲートに電荷を蓄積するこ とである。

セルのドレインに加えられるこのプログラミング電圧Ｖ　ＰＧＭ　の振幅は正確 に制御されなければならない。プログラミングを確実にするＫは、その値はほぼ 、高い側での浮動ゲート装置の電子なだれ降伏電圧と低い側でのセルのプログラ ミング破壊電圧との間釦なければならない。ＶＰＧＭが高すぎれば、装置がプロ グラミング中破壊する可能性があり、低すぎれば、セルが正しくプログラムされ ない。

外部プログラミング電圧ＶＰＰは普通アレイが入っているパッケージの一つのピ ンを通して加えられる。多数のシステム用途においては、この外部電圧ＶＰＰは 変ることがある。時にはこのＶＰＰの変動がプログラミング・エラーを生ずるの に、または更に悪い場合には、上に説明した機構を通してアレイを破壊するのに 、充分はげしくなり得る。プログラムされる浮動ゲート・トランジスタのゲート に到達する実際のセル・プログラミング電圧ｖｐａｗがその電子なだれ降込電圧 より高く上れば、セルは損傷するかまたは破壊することがある。ｖｐａＭがプロ グラミング電圧より下がれば、プログラミング・エラーが発生する。浮動ゲート ・アレイ回路がＶＰＰ　の変動に実質上不感であることが非常に望ましい。

更Ｋ、当業者によく知られているように、ＥＰＲＯＭアレイは、複雑なウェーハ 製作製造プロセスを利用して製造される。わずかなプロセスの変化があっても得 られるＥＰＲＯＭセルにその所要プログラミング電圧の変化を余儀なくさせるの に充分な差異を生ずる可能性がある。たとえば、ウェーハを製作するプロセスに おいてＥＦＲＯＭが計画したよりも多い電流を所定電圧で発生すれば、それらを プログラムするには更に低い電圧で充分であることになる。ＶＩ’Ｐ　をこのプ ロセス変動について調節しなければ、プログラミングが正しく行われない可能性 が生ずる。

発明の詳細な説明 本発明は、ＥＰＲＯＭアレイの実際のプログラミング電圧ＶＰＧＭ　を正確に制 御する装置を提供する。本発明の一つの特徴によれば、本発明の回路は、印加ブ レグラミング電圧ＶＰＰの変動を補償する。所定の到来電圧ＶＰＰのこのような 変化にかかわらず、アレイのＥＰＲＯＭセルをプログラミングするため実際に加 えられる電圧ｖｐａｗは一定のままである。

本発明の第２の特徴によれば、ＥＰＲＯＭセルのプログラミング電圧ＶＰ（ＩＭ は、温度のような周囲条件の変化から、またはＥＰＲＯＭウェーハの処理から生 ずる変化から、生ずるアレイのＥＦＲＯＭの充電電流の変化を補償するようＫｖ ４節される。本発明の回路は、これら条件のいずれかまたはすべてに無関係にＥ ＦＲＯＭに対して所要プログラミング電圧ｖＰＧＭを供給する。

手短かに言えば、ＥＰＲＯＭアレイのプログラミング電圧を制御する本発明の装 置は、プルグラム可能浮動ゲート・セルの７レイと同じ方法で同じチップ上に製 作される別の非プログラム式浮動ゲートＭＯ５ＥＰＲＯＭセルを備えている。

この別の（付加）セルはアレイの正常プログラミング中プログラミング用に接続 されてはいない。ドレイン電流をこの付加セルを通して発生するために電圧がこ の付加セルに加えられる。フィードバック回路は、アレイ内の点に結合され、こ れはアレイのＥＦＲＯＭのプログラミング電圧ＶＰＯＭの源として使用される。

付加ＥＰＲＯＭセルのドレイン電流の振幅は、付加セルのドレイン電流が増加す ると、プログラミング電圧ｖｐａｗ　がこれに比例して減少するようにこのプロ グラミング電圧の大きさを制御するのに使用される。

この付加ＥＰＲＯＭセルはアレイの浮動グー）ＥＰＲＯＭセルど同じ寸法および 処理パラメータを使用して製作されているので、これらパラメータが変化すれば 、ＥＰＲＯＭアレイ・セルのドレインにおける充電電流に影響すると同じ仕方で 付加セルのドレイン電流に影響する。したがって、本発明の回路はこれら変化の 影響をセル内で組入れ補償するものである。

加えて、本発明はアレイに対する所定の外部プログラミング電圧ＶＰＰ　を付加 セルに結合する手段を提供する。このように結合すると、この外部プログラミン グ電圧Ｖｐｐは、印加電圧ＶＰＰの変動に従って変化する付加セルを通してドレ イン電流を発生する。その結果、付加セルのこの同じドレイン電流は、アレイの プログラミング電圧ＶＰＧＭの源に結合されるが、Ｖｆ’Ｐの変化を補償し、ｖ Ｐ　Ｐから得られるアレイの実際のプログラミング電圧を実質上一定レベルに保 つ。

本発明は、唯一つの図１で本発明のプログラミング回路の回路概要を示している 図面を参照して、以下に述べる一層詳細な説明から更に良く理解されよう。

図面の簡単な説明 ＠１は、本発明のプログラミング回路の概要回路図である。

発明の詳細な説明 図１は、浮動ゲートＥＦＲＯＭをプログラムするプログラミング回路を示す。

図１にはアレイの代表的ＥＰＲＯＭセル１０を一つだけ示しである。しかし、当 業者は典型的なＥＰＲＯＭアレイは一つのチップに５１２，０００．１，０００ ，０００、またはそれより多いＥＰＲＯＭセルを備えることができることを理解 するであろう。

ＥＰＲＯＭアレイは、当業者が良く知っているよう忙、チップ・バッグ・−ジの 外部ビンを通して接続される伝統的なＦ　ＲＯＭプログラマを使用してプログラ ムされる。各ＥＰＲＯＭセルは、浮動ゲートに蓄積電荷があるか否かにより、必 要に応じ、「１」または「０」でプログラムされる。採用されるセルの規約およ び形式によりどの状態が１を表わ１１、どれが０を表わすかが決まる。

プログラムすべき特定のＥＰＲＯＭセルは、二つのデコーダ回路１１および４０ を用いて選択される。ドレイン・プログラミング電圧ＶＰＧＭは、セル１０がデ コーダ回路１１および４０により選択されていればＥＰＲＯＭセル１０の　ドレ イン１５に加えられることになるが、デコーダ回路１１のプルグラミング端子１ ３および１４を横切って現われる。トランジスタ１６はアドレス・デコーダ１１ の一部である。このトランジスタは、適格な記憶セル１０がデコーダ回路１１お よび４Ｇからの選択信号により選択されているときプログラムすべきその適切な 記憶セルを選択するのに使用される。デコーダ回路１１は所定セルのＸアドレス またはｙアドレスを選択する。第２のデコーダ回路４０は他の、ｒまたはｙアド レスを選択する。両デコーダは共に独自の被選択セルを決定する。デコーダ回路 ４０が、たとえば、被選択セル１０を備えていると、汲上げ電圧ＶＰＰ　はノー ド４１からセル１０のゲート１２に接続されてこれをプログラムする。プログラ ミングするには、セル１０が両デコーダ回路１１によりそのプログラミング・ド レイン電流を備えるようＫ、およびデコーダ回路４０によりその必要なプログラ ミング・ゲート電圧を備えるように、選択されていなければならない。プロゲラ きング電圧ＶＰＩ）Ｍによりセル１０のドレイン回路に電流が流れる。ｖｐａＭ は一定でなければならず、その値は高い側でのセル１０の電子なだれ降伏電圧と 低い側でのセル１０のプログラミング破壊電圧どのほぼ中間でなければならない 。ＶＰＱＭは、下に説明するように、ＶＰＰから得られる。抵抗器１９、電圧設 定抵抗器、はＶＰＰとｖｐｃｉｉ　との間で所要電圧降下を生ずる。ＥＦＲＯＭ ＩＯのドレイン端子１５はプログラミングＭＯ５トランジスタ１６および１７と 直列に結合されている。選択された記憶セル１０を１でプログラムすべきかまた は０でプログラムすべきかは、データ・デコーダＭＯ５）ランジスタ１７のゲー ト端子１８における電圧により決まる。

本発明の好適実施例では、ＶＰＰの全電圧値を電流読取回路２２に確実に転送す るのに１対の汲上げＭＯＳトランジスタ２０および２１を採用して（・る。たと えば、公称ｖｐｐが１２ボルトであると仮定すれば、汲上げ回路２３の検出器が この１２ポルトの値の有無を検出する。ＶＰＰが存在すれば、汲上げ回路２３は 、ＥＰＲＯＭアレイがプログラムされていることを知る。回路２３は次に汲上げ トランジスタ２０および２１のゲートを開き、これにより所定のプログラミング 電圧ＶＰＰの電圧値一杯が電圧降下なしに端子４０を通して電流読取回路２２に 伝送されることができる。これにより電流読取回路２２がｖＰＰ　を非常に正確 に検知することができる。

電流読取回路２２の抵抗器２５．２６、および２７は従来どおりの電圧分割器を 形成している。抵抗器２５と２６との間のノード２８は付加ＥＰＲＯＭセル３０ のゲートに結合している。ＥＰＲＯＭセル３０は、セル１０のような通常のプロ グラム可能ＥＰＲＯＭセルのすべてに対して使用されている正確に同じ処理ステ ツブおよび幾何学的寸法形状を使用してＥＦＲＯＭアレイの半導体ウェーへの処 理により形成される。しかし、本発明に従って動作するには、セル３ｏはアレイ の正常プログラミング中プログラミング不能になるように回路内で接続されてい なければならない。これは付加された、プログラムされないＥＰＲＯＭセル３゜ のドレインに結合されているノード３６における電圧が、セル３ｏを常に直線領 域で動作させるようになるように電流読取回路２２の抵抗器２５および２６の値 を選択することにより達成される。セルをこの領域内に保つには、ドレイン電圧 がゲート電圧より低くなっていなければならない。これは、セル３ｏのドレイン 電圧を制御する、抵抗器２６と２７との間のタップ３１における電圧を制御する ことにより達成される。このドレイン電圧は、ＥＰＲＯＭセル３０のドレインと 直列に接続されているＭＯＳ）ランジスタ３２によっても制御されるので、ドレ イン電圧は供給電圧ＶＣＣのわずかな変化にかかｂらず一定である。ＶＣＣはＭ ＯＳ）ランジスタ３３を通して制御用ＭＯ８）ランジスタ３２のドレインに結合 されて（・る。本発明の回路が供給電圧の変動があっても満足に動作することが できるということは他の重要な利点である。ＭＯＳ）ランジスタ３３および３４ は共に電流ミラーを形成している。図示したように、これらは（Ｎチャンネルで ある本発明の回路のＭＯＳ装置の残りとは反対に）ＰチャンネルＭＯ５装置であ る。ＭＯＳトランジスタ３３および３４のゲートは、図示のように、共に結合さ れており、トランジスタ３３のゲートは、図示のように、そのドレインに結合さ れている。これらトランジスタのソースはＶｃｃＫ結合されている。ＭＯＳ　ト ランジスタ３４のドレイン端子３５の電流は、付加ＥＰＲＯＭセル３ｏからの端 子３６におけるドレイン電流の「反射」である。

Ｎチャンネル・トランジスタ３７および３８も電流ミラーを形成するように接続 されて（・る。再び、トランジスタ３７のドレインは、図示のようにそのゲート に接続されている。トランジスタ３８のドレイン端子１３の電流はトランジスタ ３７のドレインおよびゲートに接続されている端子３５における電流を反射する 。

本発明の回路の動作において、付加ＥＰＲＯＭセル３０の実際のドレイン電流は 非常に小さい。従って、二つの電流ミラー回路を使用すれば、付加ＥＰＲＯＭセ ル３０からのドレイン電流が非常に小さいにもがかわらず回路の動作中端子１３ におけるプログラミング電圧ＶＰ（ｉ輩　を精密に制御することができる。

動作時、本発明の回路は端子１３と１４との間のプログラミング電圧ＶＰＧＭを ＶＰＩ’の変化に実質上無関係であるように制御する。ＶＰＰ　の変化があれば これは汲上げ回路２３により電流読取回路２２の入力端子５ｏに直接伝えられる 。上述のように、抵抗器２５，２６、および２７、およびトランジスタ３２の動 作により、このｖｐｐ　の変化は、付加ＥＦＲＯＭ３０のゲートおよびドレイン 端子に加えられ、端子３６のドレイン電流を対応して且つ比例して変化させる。

この変化したドレイン電流は次に、トランジスタ３２を通して、トランジスタ３ ３および３４から成る第４の電流ミラー回路を通して、および更にトランジスタ ３７および３８から成る第２の電流ミラー回路を通して伝えられ、デコーダ回路 １１に加えられるプログラミング電圧ｖｐａｗを調節する。電流ミラー回路のこ の構成によりｖＰＧＭの変化はそれを発生したＶＰＰの変化に逆比例する。した がって、ＶＰＰの降下がわずかであれば、付加ＥＦＲＯＭ３０のドレイン電流の 変化からデコーダ回路１１を横断する電圧ＶＰＧＭ　の補償変化が生じ、ＶＰＧ Ｍを一定のままとする。

その他、本発明の回路はまたアレイの浮動ゲートＥＦＲＯＭ装置の誤処理または 処理変動から生ずるアレイのＥＦＲＯＭセルの所要プログラミング・ドレイン電 流の変化を補償する。付加ＥＰＲＯＭセル３０は、その代表的なものがＥＰＲＯ Ｍセル１０であるアレイのプルグラム可能ＥＦＲＯＭセルの複製である。したが って、アレイ・セルのわずかな誤処理によってプログラムされているアレイ・セ ルの充電ドレイン電流を生ずる適切なプルグラム電流の印加が満足なプログラミ ングを行うにはわずかに低すぎるようになった場合には、この同じ低いドレイン 電流が付加ＥＰＲＯＭセル３０のドレイン３６にも現われる。端子３６における この低いドレイン電流はトランジスタ３２および電流ミラー３３．３４、および ３７．３８を通して伝えられ、デコーダ回路１１を横断するプログラミング電圧 ｖＰＧＭ　を調節して減少した充電ドレイン電流を補償する。ＶＰＧＭがこのよ うに補償されてから、この例では増加してから、ｖｐｃｓｔがら得られるドレイ ン電流は、このわずかな誤処ＷＫかかわらずセル１０をプログラムするのに必要 なドレイン電流に正確になる。

この補償は、周囲温度の変化の場合にも同じように働く。このような変化は、セ ル１０のようなアレイのプログラム可能ＥＦＲＯＭセルのドレイン電流に影響す るのと全く同じように付加ＥＰＲＯＭセル３ｏのドレイン電流に影響する。した がって、実際のプログラミング電圧Ｖｔ’ＧＭは付加ＥＰＲＯＭセル３ｏのドレ イン電流の温度関連変化について調節され、セル１０のドレイン電流の温度関連 変化の観点からの必要に応じて、デコーダ回路１１を横断するＶｐＧＭが低くな ったり、高くなったりする。

要約ずれば、付加ＥＰＲＯＭセル３０のドレインの電流が増加すればデコーダ回 路１１を横断するプログラミング電圧ＶＰＧＭが低くなる。ドレイン電流の減少 は反対の影響を与える。ＥＦＲＯＭでは、ＥＦＲＯＭセルが一層多くの電流を流 すことができれば（これはその幾何学的形状寸法および処理によって決まる）、 それをプログラムするのに必要なプログラミング電圧が少くなることは周知のこ とである。本発明の回路は、ウェーハの処理変動またはプログラミング中の温度 変化にかかわらず常に正しいプログラミング電圧ＶＰＧＭ　が７レイ・セル忙確 実に印加されるようにする。

当業者に周知のように、図１の好適実施例と関連して上に説明した回路には、本 発明の精神および範囲から逸脱することなく、多数の変更を加えることができる 。したがって、本発明にかかる唯一の制限は以下の請求の範囲に述べるものであ る。

淳書（内容に変更つし） ＲαＩに１ 手続補正書く方式） 平成３年１２月５日

Claims (6)

【特許請求の範囲】
1. （１）複数のプログラム可能浮動ゲートＭＯＳセルを有するＥＰＲＯＭアレイの プログラミング電圧を制御する装置であって、前記複数のプログラム可能浮動ゲ ート・セルと同じ方法で同じチツプ上に製作され、前記アレイの正常プログラミ ング中はプログラミング用として接続されない、付加浮動ゲートＭＯＳセルと、 前記付加セルを通してドレイン電流を発生するために前記付加セルに電圧を印加 する手段と、 前記付加セルの前記ドレイン電流の大きさを利用する前記アレイ用プログラミン グ電圧の源に結合し、前記プログラミング電圧の大きさを、前記ドレイン電流が 増加すると前記プログラミング電圧が比例して減少するように制御するフイード バツク手段と、 から成ることを特徴とするＥＰＲＯＭアレイのプログラミング電圧を制御する装 置。
2. （２）更に、前記フィードバック手段がその入力が前記ドレイン電流である電流 ミラー回路を備えており、前記電流ミラー回路が前記付加セルを前記アレイのプ ログラミング電圧の前記源に結合させていることを特徴とする請求項１に記載の ＥＰＲＯＭアレイのプログラミング電圧を制御する装置。
3. （３）複数のプログラム可能浮動ゲートセルを有するＥＰＲＯＭアレイのプログ ラミング電圧を制御する装置であつて、前記複数のプログラム可能浮動ゲートＭ ＯＳセルと同じ方法で同じチップ上に製作され、前記アレイの通常プログラミン グ中はプログラミング用として接続されない、付加浮動ゲートＭＯＳセルと、周 囲条件および処理条件の変化に伴って幾分変化する傾向のある所定電圧を前記ア レイに供給する手段と、 前記付加セルを通して前記所定電圧の変動に従つて変動するドレイン電流を発生 するために前記所定電圧を前記付加セルに結合する手段と、前記付加セルを前記 アレイのプログラミング電圧の源に結合し、前記付加セルの前記ドレイン電流の 大きさを使用して前記アレイの前記プログラミング電圧を、前記所定電圧が変化 しても前記プログラミング電圧は実質上一定のままであるように制御するフィー ドバック手段と、 から成ることを特徴とするＥＰＲＯＭアレイのプログラミング電圧を制御する装 置。
4. （４）更に、前記所定電圧を前記付加セルに結合する前記手段が前記付加セルの ゲートまたはドレインと前記所定電圧を供給する前記手段との間に結合された一 組の直列結合抵抗器であることを特徴とする請求項３に記載のＥＰＲＯＭアレイ のプログラミング電圧を制御する装置。
5. （５）更に、前記フイードバツク手段がその入力が前記ドレイン電流である電流 ミラー回路を備えており、前記電流ミラー回路は前記付加セルを前記アレイのプ ログラミング電圧の前記源に結合させていることを特徴とする請求項３に記載の ＥＰＲＯＭフレイのプログラミング電圧を制御する装置。
6. （６）更に、前記フィードバツク手段がその入力が前記ドレイン電流である電流 ミラー回路を備えており、前記電流ミラー回路は前記付加セルを前記アレイのプ ログラミング電圧の前記源に結合させていることを特徴とする請求項４に記載の ＥＰＲＯＭアレイのプログラミング電圧を制御する装置。