JPH04501025A - サイン振幅変換に対する高分解能位相 - Google Patents
サイン振幅変換に対する高分解能位相Info
- Publication number
- JPH04501025A JPH04501025A JP89501426A JP50142689A JPH04501025A JP H04501025 A JPH04501025 A JP H04501025A JP 89501426 A JP89501426 A JP 89501426A JP 50142689 A JP50142689 A JP 50142689A JP H04501025 A JPH04501025 A JP H04501025A
- Authority
- JP
- Japan
- Prior art keywords
- amplitude
- series
- phase
- term
- terms
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/02—Digital function generators
- G06F1/03—Digital function generators working, at least partly, by table look-up
- G06F1/035—Reduction of table size
- G06F1/0356—Reduction of table size by using two or more smaller tables, e.g. addressed by parts of the argument
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2101/00—Indexing scheme relating to the type of digital function generated
- G06F2101/04—Trigonometric functions
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2101/00—Indexing scheme relating to the type of digital function generated
- G06F2101/08—Powers or roots
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Analogue/Digital Conversion (AREA)
- Investigating Or Analyzing Materials By The Use Of Ultrasonic Waves (AREA)
- Networks Using Active Elements (AREA)
- Magnetic Resonance Imaging Apparatus (AREA)
- Measuring Phase Differences (AREA)
- Ultra Sonic Daignosis Equipment (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。
Description
【発明の詳細な説明】
サイン振幅変換に対する高分解能位相
発明の背景
発明の分野
本発明は周波数合成、および特に位相データを周期関数の振幅に変換するための
ルックアップテーブルを使用するダイレクトデジタルシンセサイザに関する。本
発明はさらに、インクリメント位相値をメモリサイズあたりの出力精度を増加す
るための級数展開技術を使用するサイン振幅数に変換するための方法および装置
に関する。
技術の背景
遠隔の或いは移動する使用者を含む進歩したデジタル通信システムおよび中継シ
ステムの市販の可能性は、複数の要点となる設計要素および使用者の要求に依存
する。回路素子は、多数の使用者に便宜を図るための高い周波数および分解能に
よる高速データ転送を提供せねばならない。回路構成は製造する際に比較的費用
がかからずその一方高い信頼度があること、そして移動する使用者に低出費を提
供するための最小の電力を消費することを必要とする。
ダイレクトデジタルシンセサイザ(DDS)回路は、基準の或いは搬送波の周波
数源として進歩したデジタル通信応用に対して非常に有用である。DDS回路は
、電力消費を減少するため大規模集積回路とすることができ、一方信頼度を増加
し生産コストを減少し高速および高分解能動作を保持するための比較的少ない数
の個別部品或いは内部部分を使用することもできる。
ダイレクトデジタルシンセサイザは一般に、位相の個別のインクリメントの形状
である位相データをアキュムレータ内に累算し、そこからこれらのものは周期的
に振幅変換器に対する位相へ転送される。位相データはそのとき、その位相で所
望された周期関数の振幅に対応する振幅と相関する。すなわち、典型的にサイン
波である選択された周期関数は所定の位相での所定の振幅を有し、したがって振
幅値は各入力位相値に対して選択される。選択或いは変換の処理は一般に、周期
関数の所定の位相位置に対応する予め選択された振幅を含む読出専用メモリ(R
OM)回路内に記憶されたサインルックアップテーブルを利用する。
DDS出力のスペクトル純度は、ROMに記憶された振幅値の精度或いは分解能
、および振幅変換とデジタルアナログ変換とのステップに対する位相内の量子化
エラーによって決定される。デジタルアナログ変換の分解能は偽雑音の発生と同
様、DACへの入力データの分解能に依存する。すなわち、nビット幅のデジタ
ル振幅入力データに対して、出力雑音レベルは、通常DAC入力ビットあたり6
dB程度のような、゛ビット幅あたりの相当量を減少する。12ビツトのDAC
入力或いは振幅出力は、雑音スパー(spur)の電力レベル内で約72dBの
減少を提供する。それ故に、DAC段階の量子化エラーおよび偽雑音を減少する
ようなROM出力の分解能を増加させることが要望される。これは振幅値が、雑
音を減少させるためにできるだけ高い分解能或いはビット幅でROM内に形成さ
れ或いは記憶される必要があることを意味する。
しかし、振幅値の分解能がより高くなるにつれて或いはビットの大きさがより大
きくなるにつれて、ROMは大きくなる。不運にもより大きなROM容量は、よ
り高い電力消費、ROM構造に勘定されるより大きな部分、より低い信頼度、よ
り遅い速度、そしてより著しいコストの増加を意味する。
改善された分解能を得るためにROMの大きさを拡張することは、DDSに対す
る関連した動作パラメータに関して減少するみかえりとなる。それ故にDDSは
、コストのような他の要素を最適にするためのより限定された分解能で構成され
る。
サイン変換中の量子化エラーを減少し、および効果的な分解能を増加する試みに
おいて技術は少しではあるが改善されてきた。あるこのような技術は、その振幅
が最終出力を提供するために計算され一緒に合計される2つの位相角度に入力位
相データが分配されることが示される、“A DigigtalFrequen
cy 5ynthesizer ” 、J、Tierney、 IEEE Tr
ans、 Audio。
Electroacoust、、 Vol AU−19,48ページ、 197
1年3月 に記載されている。別の技術は、−緒に合計される小さな振幅のイン
クリメントに3つの位相角度が変換されることが示された、“0MO8/SO8
Frequency 5ynthesizer LSI C1rcuit fo
rSpread 5pectru+g Coa+munications ”
、D、 A、 5underland。
et、al、 IEEE Journalof 5olid−8tate Cf
rcuits、 Vol 5C−19゜No、4.497乃至505ページ、
1984年8月 に記載されている。
これらの方法はROM変換方法から生じる量子化エラーを助長するために、振幅
変換方法の出力の精度は著しく増加してはいない。
高精度は、進歩した通信周波数源を提供するために高分解能に加えて必要とされ
る。すなわち、分解能が高く偽雑音が最小に押さえられていても、対応する周波
数が知られているが、精度もまた高くなければならない。高精度は、正確のため
にエラーのない細い同調および進歩した通信内における再現できる周波数選択を
提供することを必要とされる。
精度はまた、ROM内に記憶されたデータのビット幅を増加することによって増
加することができる。しかし前記のとおり、これは変換方法および装置の全体的
な性能を低下させる。代わりに、ルックアップテーブルなしで、入力位相値から
の直接的な振幅値の純粋な計算を実行する回路が提供される。これは著しく程度
の高い精度によって遂行される。しかし、計算処理はより遅く、サイン変換処理
の速度を遅くする。
同時に、純粋な計算回路は一般に、使用される多様な内部構成要素に対して付加
的な空間を必要とする。
必要とされているのは、位相データを最小のメモリサイズに対する高精度および
分解能出力の振幅データに変換するための方法および装置である。その方法は、
ルックアップテーブルと関連してしかも純粋な計算回路と関連する増加した精度
をもって、高速度で変換を実行しなければならない。変換装置は、最小の回路面
積或いは構成要素を備えた非常に高いクロックレイトでの高精度出力を生じさせ
る方法を実行するために必要とされる。
概要
技術の上記問題および欠点を考慮すると、本発明の1つの目的は、位相インクリ
メントデータを最小のメモリサイズに対する増加した精度を備えた振幅データに
変換することである。
本発明の利点は、振幅データおよびその微分を記憶するために必要とされるメモ
リサイズが所定の出力精度に対して小さいという点である。
本発明の別の目的は、デジタル位相データを高精度を備えたサイン関数のデジタ
ル振幅に変換するための装置を提供することである。
本発明の他の利点は位相データのサイン振幅データへの変換が高いクロックレイ
トでできることである。
本発明のさらに別の目的は、位相データの変換に対する級数展開を、出力振幅デ
ータの精度を増加する振幅データに適用することである。
本発明の別の目的は、位相データのサイン振幅データへの変換が、記憶されたテ
ーブルの大きさを減少する象限のマツプに編入されるという点である。
これらのおよび他の目的、対象、および利点は、位相データを上方および下方の
位相インクリメントに分割するステップを含み、上方の位相インクリメントに関
するティラー級数展開を実行する予め選択された周期関数の振幅データに、位相
データを変換するための方法の中に見出だされる。ティラー級数展開は、少なく
とも3項を発生し、および周期関数のN−1次微分を発生し、下方の位相インク
リメントのN−1乗、 N−1の階乗の逆数を形成することで各N番項が作られ
これらを加算し、 N−1次微分と下方位相インクリメントの寡と N−1の階
乗の逆数とを乗算することとによって形成される。好ましい実施例において振幅
は、N番目の級数項としての上方の位相インクリメントに応じて周期関数を前記
上方位相インクリメントに適用することによって発生される。振幅はN番目、一
般にNは1に等しい、の項を含む、複数の連続級数項を規定する。振幅の第1次
、および少なくとも第2次微分が発生される。
下方の位相インクリメントと予め定められた単位変換因数との積が形成され、
N+1 の級数項を形成するために振幅の第1次微分と乗算される。下方の位相
インクリメントおよび単位変換因数とは平方され、 N+2 級数展開項を形成
するために第2次微分と乗算される。 N+1 およびN+2 級数項は、最終
出力を形成するための N+1 級数項にさらに加算される第1の加数を形成す
るために一緒に加算される。
本発明の方法はさらに、Yが2より大きい前記上方位相インクリメントに応じた
前記振幅の N+Y 次微分の発生を含む。単位変換因数と前記下方位相インク
リメントの積は、N+Y 級数因数を形成するために N+Y 乗され、N+Y
次微分と乗算され、第1の出力に加算される。
一般に入力位相データは、0とπ。との間の幅にわたるインクリメント内の位相
アキュムレータによって提供される。
この幅全体を扱うために所望された回路の大きさを縮小するために、入力データ
は4象限の1つにマツプされ、0とπ/2との間の単一の象限内にイメージされ
る。入力位相の関連した象限の位置は、出力での入力位相データに対する適切な
象限をもたらすための位相入力か或いは振幅出力の信号を調整するための象限の
フォルタによって使用される。
振幅および微分の値は、上方位相インクリメントをデータアドレスとしてのサイ
ンおよび第1次微分、コサイン、ROMそれぞれに導入することで生成される。
第3の級数項は、下方の位相インクリメントの値をデータアドレスの部分として
の展開項ROMに導入することによっておよび振幅をデータアドレスの残りの部
分としてのROM項に導入することによって生成される。
本発明のステップを遂行する装置は、上方および下方の位相インクリメントそれ
ぞれに位相データを分割するための振幅と、上方位相インクリメントに応じた予
め選択された関数に対する振幅の少なくとも第1と第2次微分を発生させるため
の記憶手段に接続された入力手段を具備する。記憶手段および入力手段に接続さ
れたデジタル乗算素子は、第1次微分および下方位相インクリメントを受信し、
そして第2の級数項を生成するためにそれらを一緒に乗算する。第3の級数項発
生装置はまた、入力手段および、第2次微分と下方位相イ次微分と平方した下方
位相インクリメントの値との積に対応する項を発生させるための記憶手段に接続
されている。第1、第2、第3の級数項はデジタル加算素子によって一緒に加算
される。
本発明の別の態様において加算素子は、乗算素子に接続された第1のデジタル加
算器、および第1の加数を形成するために第2と第3の級数項を合計するための
項発生装置を具備する。第2のデジタル加算器は、第1の加数と出力振幅を形成
するための振幅とを合計するための第1に接続される。出力手段は、出力振幅を
他の装置に転送するための第2の加算器手段に接続される。
記憶手段は、予め定められたサイン値を記憶するためのサインROMの形である
振幅記憶手段と、予め定められたコサイン値を記憶するためのコサインROMの
形である微分記憶手段とを具備し、その両者は上方位相インクリメントに応じた
出力を提供する。項発生装置は、下方インクリメント位相データの平方とサイン
データの予め定められた積の値を記憶する展開項ROMを具備する。入力はさら
に、位相データが存在する4つの象限の内のどの象限にするかを決定する象限検
出器と、振幅データの基礎となる位相データに対する原点の正しい象限をもたら
すための出力振幅の信号を改めるため入力と出力との間に接続された象限調整手
段とを具備する。
図面の簡単な説明
同様の特性が同様の部分に関連する添付の図面に関して記載されるときに、本発
明の新しい特徴は添付の記載からより深く理解でき、
第1図は基本のDDS回路の概略図であり、第2図は、本発明の原理によって構
成されおよび動作するDDS回路内での使用のためのサイン変換回路を示し、第
3図は、第2図のサイン変換回路の1実施例のより詳細な概略図を示し、
第4図は、第3図の回路を満たす際に使用される多ビツトデータワードの相対的
なビット位置を示す。
好ましい実施例の詳細な説明
本発明は、高分解能アナログ波形に変換するためのダイレクトデジタルシンセサ
イザ(DDS)回路内に高精度サイン振幅データを生成する。高精度は級数展開
を、サインルックアップ処理の部分としての入力位相データに適用することによ
って得られる。変換装置は、入力位相データを上方と下方の位相インクリメント
或いは級数展開の項を計算するための基礎として使用される角の変位に分離する
ために形成される。
位相値は展開のための複数の級数項を提供するための最小の回路を使用する最小
のメモリサイズ内で高速で処理される。
適切な因数は個々の級数項と、所望された振幅出力を生成するため合計された値
とが乗算される。
典型的なりDS回路の主要な構成要素および動作は、第1図でブロック図として
示されている。第1図においてダイレクトデジタルシンセサイザ10は、位相ア
キュムレータ12と、サインルックアップROM14と、デジタルアナログ変換
器(DAC) lftとを具備する。バンドパス、フィルタ18は所望された場
所で使用されることができる。DDSIOは、一定のクロックレイトで出力の周
波数を決定する位相内のインクリメントの変化を累算することと、累算された位
相をROMルックアップテーブル14のような装置を使用する振幅データに変換
することと、結果として生じたデジタル振幅をDAC18を使用するアナログ形
状に変換することによって作動される。
位相インクリメントデータは普通、所望された位相値を計算するマイクロプロセ
ッサ、或いは代わりに、特定の速度でアキュムレータ12に記録された所望の位
相データを含む1つ或いはそれ以上のメモリ装置によって提供される。アキュム
レータ12は、位相インクリメントを収集し1つの累算された位相値をそれぞれ
予め選択されたクロック周期で出力する。
位相データは、位相入力を予め選択された周期関数の振幅と相関させるサインR
OM14に転送される。たとえ他の周期関数が本発明の教示内で使用されること
ができるとしても、典型的な関数は理想化されたサイン関数である。例えば、幾
つかの応用は、サイン波に対立するものとして三角形成いは鋸歯状波の使用を所
望できる。ROM14テーブルは、位相を一定の精度或いは分解能の限定内の予
め割当てられた振幅の値に変換する速くて効果的な手段を提供する。
サインROM14の出力は、所望された周波数でアナログ出゛力信号に変換する
DAC18に転送される。しかし、量子化エラーが最小であるときでさえ、DD
SIOの出力の精度および分解能は、ROM14内の変換処理の精度によって限
定される。
上述されるように、ROMの精度を増加することは、情報ビットをより多く記憶
することおよびメモリサイズを拡張することを伝統的に必要としてきた。しかし
大きさを拡張するということは、信頼度および速度の低下に伴った複雑さ、コス
ト、および電力消費の増加を意味する。
本発明において変換処理は、DDSの速度および信頼度を低下させるような程度
まで変換器の複雑さを増加させることなく出力内の高精度を可能にする。これは
、ティラー級数展開を使用する点に関して位相値を展開することによって遂行さ
れる。使用されるティラー展開級数は関係として明確にされる。
f (x) =f (a) +
ここでf−およびf”はそれぞれ、fの第1および第2次微分である。付加的な
微分項が使用できるが、精度に対するそれらの貢献度は非常に小さく、それ故に
最も通用している応用においてほとんど重要性がない。すなわち通用しているD
DS設計の動作にある他の不正確さは、連続級数項によって提供されたより良い
精度を無効にする。しかし、変換回路がより大きな計算回路素子を使用して信頼
でき、高速計算ができるときはDDSは別な具合でより正確であり、級数内の付
加的な項は本発明の教示内で使用できる。
同時に本発明は、第1の級数項で始まる連続した級数項のグループのみを使用す
ることに限定されない。すなわち幾つかの応用に対して、Nが1より大きいよう
なN番目の項から始まる幾つかの連続する項は、対応する或いは所望された振幅
値を計算するために使用されることができる。幾つかの応用において、奇数或い
は偶数の項のような交互の項のみが使用されることができる。明確にするため、
そして好ましい実施例として残りの記載は第1の実行できる項(N−1)から始
まる級数項の使用を記載する。
入力位相に対するこの級数展開を実行するサイン変換装置は、第2図で例示され
ている。第2図でサイン変換器20は入力位相データ22を受信し、それを2つ
の構成要素、上方位相インクリメントおよび下方位相インクリメントに分割する
。
この分割のステップは、位相データに対する多ビツトデジタルデータ表示によっ
て作動するときに簡易化される。
各入力デジタルワードは、特定のクロックレイトで変化する0と2との間の位相
に対する数値を表す。入力データワードの最上位ビット(MSBs)は、より低
い分解能或いは角の位相インクリメントの下等な部分を現し、最下位ビット(L
SBs)は、より高い分解能或いは入力位相角度の上等な部分を現す。本発明の
方法および装置において角度或いは角度の変位“a”および“x−a“は、入力
位相角度のビットの総数をMSBおよびLSBビットの2つの部分に、それらは
それぞれ予め定められたビット幅を有するが、分割することによって選択される
。これは、MSBおよびLSBの部分を分離しそして方向を向は直す位相分割器
24によって遂行される。
“a”に対する値は、“aoに対する入力位相値に対応する振幅値のアレイを含
むROMのような記憶素子26に転送される。同時に、選択された振幅関数に対
する各振幅値は、同様に記憶素子26内に記憶されたそれと関連する第1次およ
び第2次微分を有する。その代わりに、分離された記憶素子或いはROMの組は
、単一の記憶素子26を満足させるために使用される。このようなROMは、新
しい低電力消費素子の使用を可能にする単一の大規模集積回路上に構成されるこ
とができる。
“a”の値の入力は、記憶素子2Bに分離した出力ラインに沿って示された、振
幅A、第1次微分d / d x、第2次微分d2/dx2に対応する値を出力
させる。。振幅値Aは上に示された級数展開の第1項である。しかし第2の級数
項は、下方位相インクリメント“x−a”と第1次微分d / d xを乗算す
ることを必要とする。これは、これらの2つの値をデジタル乗算器28に入力す
ることによって遂行される。
展開の第3の項は、まず平方素子或いは乗算素子30を使用する第2次微分の平
方によって、そして乗算器或いは平方素子32を使用する位相インクリメント“
x−a″もまた平方することによって、作り出される。そこでこれらの2つの平
方値はデジタル加算器で、級数展開内の第3の項を作り出すために一緒に合計さ
れる。しかし当業者は、第2次微分の平方がROM内に“x−a″値に対する平
方と共に予め記憶されることができるので、ROMは第2図の鎖線36によって
囲まれた素子に代わって単一の素子として使用することができることを、容易に
理解するであろう。
好ましい実施例で振幅を決定するために使用される周期関数は、搬送周波数を興
味ある適用に提供する際に最も有用なサイン関数である。もしf (x)とf
(a)がそれぞれ5in(x)と5in(a)になるように選択されるならば、
そのときf′はcos(a)でf”は5in(a)である。
それ故に、f (x) =s i n (x)に対する級数展開の関係は次のよ
うに表される。
s in (x)=s in (a)+k (x−a)cos (a)−ここで
kは、定数或いは各級数項の単位を調整するために使用される変換因数を表す。
単位の調整が必要とされるのは、位相インクリメントが角度の単位を有するから
である。サインおよびコサイン因数がそれぞれ単位を有さない一方、これらの因
数の微分は微分を有する各項に挿入される角度(位相)量に関連される単位を有
する。それ故に、位相単位を補正するための1/2の倍数を含む変換因数kを有
することが必要とされる。
同時にkは、すべての加算を可能にするために有用な付加的な数或いは値を編入
することができる。これは、本発明のサイン変換器を満足させるために所望され
た回路を簡易化する。また、付加的な項は5in(a)とcos(a)との間で
交替する級数内で使用されることができ、付加的な精度が保たれる。
第3図は第2図の装置のより詳細な概略図を示し、この装置は本発明の好ましい
実施例を満足させるための上記5in(x)展開を使用する。高精度出力を提供
するため、入力位相データに対する11ビツトの分解能はこの実施例のために選
択された。付加的な2ビツトは位相データに対する13ビツト幅の入力を生成し
ている象限のマツプあるいはフォールドに対して、使用される。
変換前にすべての入力データを第1の象限(0くφくπ/2)内ヘフォールドす
る或いはマツプすることによって、そして結果として生じた振幅(信号)をフォ
ールドしないことによって、ROMの大きさは4の因数によって縮小される。
11ビツトのデジタル位相値に対する最大値はπ/2であり、それは2048量
子化ステツプを提供する(2”−2O48)。第1の6或いは最上位ビットは、
角度位相インクリメント値の粗雑な近似値π/2のdφを設定する。64ステツ
プのπ/2づ(1<n<64に対するπ n/128.26−64)および5つ
の最下位ビットは、最適な近似値或いはπ/ 2−6<φπ/2−11の値を提
供する。
13ビツトの入力は象限フォルタ42によって、出力および反転信号ビットでフ
ォールドされない象限に送られる上方の信号ビットへ分配される。反転信号ビッ
トは、出力位相値上の信号を反転するために使用される。これは位相データを、
第2の象限から第1の象限へそして第3から第4ヘマツプする。
このマツピングは二重のオフセットを使用することによって可能になるか、或い
は位相データに対するROMでのコーディングを補足する。
象限フォルタ42はまた、入力位相データの残りの11ビツトを上方位相インク
リメント“a″と下方位相インクリメント“x−a″とに分割する。
入力位相の6つの最上位ビットは、アドレス信号としてサインROM44および
コサインROM4Bへ同時に転送される上方位相インクリメント“a”として選
択される。したがって入力位相の6つの最上位ビットは、これらのROM内の登
録番号を決定する。好ましい実施例は、“a″に対する値として6つの最上位ビ
ットを使用する。しかし、位相内のより下等なステップが所望される場合はより
少ないビットが選択され得るし、或いはより上等なステップで所望される場合は
より多いビットが選択される。所望された精度或いは必要とされる速度のために
利用できるROMの大きさは、個々の応用において使用される値“a”の大きさ
によって決定され、その結果それを決定する。“a”のより大きな値はより大き
なROMルックアップテーブルを生成し、速度を低下させ、コストを増加する。
サインおよびコサインROMが、同一のアドレス値あるいはワードを使用するの
は、それらが同一の角度“a”に対する値を計算するからである。これは回路を
節約し、さらにD D S 10を構成するために使用される集積回路の大きさ
を最小にする。
アドレスワード或いアドレス値は、ROM44と46それぞれから特定のおよび
対応する出力値を選択する。サインROM44の出力は級数展開の第1項であり
、呼び出された展開の残りの項と合計される第1の加算器48に転送される。
6つの最上位ビットは、Oとπ/2との間の入力位相データを64の下等な部分
或いはインクリメントに分割するために使用される。この情報はそのときに、6
4の高分解能のテーブル、或いはこれらの位相値それぞれでのサイン波の粗雑な
振幅であるROM44内の精度の値にアドレスするために使用さ ゛れる。(読
み取る振幅あたり) 12ビツトの高分解能出力に対して、サインROM44の
大きさは記憶容量は大略768にビットである。当業者は、6および12ビツト
の大きさがこの好ましい実施例に対して選択されるが、より早い速度の回路が利
用できるか或いは異なった分解能が所望されるところでは変化できることを容易
に理解するであろう。
同時に、6つのMSBがROMB4内の64の高分解能コサイン値のテーブルに
アドレスするために使用される。ROM4B出力はサインの第1次微分であり、
それはコサインである。
ROM4Bは、12ビツトコサイン値に対する記憶の約768にビットを持つよ
うに構成される。しかしコサインROM46の出力は、振幅項より重要ではない
。それ故にこの出力はより低い精度を提供し、好ましい実施例で6ビツトの出力
数を使用する。
コサインROM46の出力は典型的に、予め定められた単位変換値kを編入する
ために形成される。kは予め定められた値なので、ROM46に記憶されたコサ
イン数に容易に編入される。しかし所望された場合には、分離された記憶素子(
図示されない)は使用されることができ、別の乗算器(図示されない)がkとコ
サインか或いは下方位相インクリメントとの積を発生させるために使用される。
入力位相データ数の下方の5ビツトが“x−a”項に直接変換されるのは、上方
の6ビツトが“a”でありそして全デジタル位相インクリメント値が“X“であ
るからである。これらの5ビツトは下方位相インクリメント或いは適切な値を含
ろ、その値は、好ましい級数展開で使用される残りの2つの項の計算の際に使用
される。
5つの最下位ビット或いはX−aは、これらがコサインROM4Bの出力と乗算
される第1の乗算器5oに転送される。
6ビツトのROM4B出力は、5ビツトの’x−a’値によって乗算される。乗
算器50で発生した積は、7ビツト出力数として提供される。
以下に示されるように、乗算器50の出力に対するビットの整列は、そのMSB
がDAC入力最下位ビットと整列するように行われる。これは乗算器50の出力
数の範囲を、使用された最終の7ビツト(信号ビットを加える)のDAC入力の
ILSBから1 /64L S Bの間の大きさにする。すべてのビットが6ビ
ツトのコサインを乗算できるのではなく、そして5ビツトの位相LSB値がこの
所望された精度を保持するために必要とされることが理解される。それ故に乗算
回路は、電子技術において知られているように、所望された7ビツトに対する乗
算の積を打切るために形成される。しかしより広いビット幅は、所望された場合
付加的な精度が連続した級数項内で保持されるように、本発明の原理から逸脱す
ることなく使用されることができる。
第3の展開項は、5in(a)の第2次微分と下方位相インクリメントの平方と
を結合することによって展開ROM52内で計算される。これは第3図で示され
るように、“x−a”値の上方の2ビツトをROM52に対するアドレスの一部
分として、そしてROM44出力からのサイン振幅値の下方の3ビツトをROM
52に対するデータアドレスの残りの部分として選択することによって成される
。これが可能であるのは、最後の展開項のみがDAC入力に1/8LSBを概的
に寄与するからと、サイン振幅の下方のビットのみが、この精度の程度に対して
必要とされるからである。アドレスするこの様式のメモリ或いは記憶素子は、計
算がROM内のルックアップテーブルとして選択されることを可能にする、しか
し、たとえこれがサイン変換器40の速度および効果を低下させるとしても、直
接計算は技術において知られた計算回路を使用することによって遂行することが
できる。その代わりに、“a″値の下方の3ビツトがROM44の出力の代わり
にROM52にアドレスに使用されることができる。これらのビットはROM4
4の出力を選択するために使用されるので、それらはまたROM52にアドレス
するために直接使用されることができる。
コサインROM4Bに対して成されるように、単位変換因数は一般にROM52
に記憶された値に含まれる。平方された値には第2次微分とと乗算され、そして
ROM52内に記憶される。同時に、4(微分次数階乗を示す)の除数もまた、
因数に分解される。値には常に微分次数(ここでは2)乗され、計算された微分
値と積算され、そしてROM52内に記憶される。同時に、微分の階乗の幕の逆
数或いはそれによって1を割った値もまた、ROM52に含まれた微分と乗算さ
れる。
ROM52の積計算は、少量の計算が別にサインルックアップテーブルに対して
必要とされるより大きなROMのサイズに対して交換されることを意味すること
がわかる。この最適の方法は、回路素子のより効果的な使用方法を生成する。こ
れは、散開およびつまらない雑音がまた精度を低下させるように作用するより大
きなROMの使用を改善する。
ROM52の展開成いは第3の級数項は、約1 /32L S Bの最終サイン
変換器出力40への寄与を可能にする5ビツトの出力を提供する。ROM52出
力は第2の加算器54内の乗算器50の出力と結合し、そして続いて第1の加算
器48内のROM44の出力(sin(a))と結合する。第1および第2の加
算器は、技術において良く知られそしてここでは詳細に記載されないデジタル回
路を理解させる。当業者にとって、ROM44および乗算器50の出力はまず結
合され、そして所望されたROM52の出力と結合されることは明白である。
加算器48の振幅出力は、象限フォルタ42からの信号ビットを使用して適切な
位相データ象限と関連する正確な振幅値を得るために調整される排除的ORゲー
トを通して転送される。
これは、ROMに記憶されたサイン振幅データ内で使用される特定の数のコード
化によって可能になる。
ROM44によって生成されたサイン振幅データは、好ましい実施例に対するこ
のデータの分解能を最大にするために12ビツトの幅である。論議されたように
、残りの項は全部の精度に連続的なより少なく寄与する級数展開内のより低い精
度の項を含む。それ故にこれらの項はより小さなデータビット幅を使用し、そし
て最初のサインデータの関連した或いは適切なビット位置に加算される。好まし
い実施例に対して使用される整列は、第4図に例示されている。
そして位相データを、計算時間および回路構成を節約しその一方高精度振幅値を
提供する振幅データに変換するための新しい展開技術が示されてきた。上記設計
は、8ビツト設計の電力消費だが12ビツトに類似した周波数精度を提供する。
好ましい実施例の前記記載は図面および記載の目的に対し提供された。それは記
載された正確な形状に対する本発明で、余すところがないように或いは限定され
るように意図されているのではない。そして、多くの変形および変化は上記教示
に照らして可能である。実施例は本発明の原理を最も良く説明するために選択さ
れ記載された。そしてそれらによる役に立つ応用は、当業者が企図された特定の
使用に適するような多様な変形を備えた本発明を最も良く利用することを特徴と
する請求の範囲およびそれと同等のものによって本発明の範囲が規定されること
が企図されている。
我々の発明の請求の範囲は以下のとおりである。
FIG、2
国際調査報告
Claims (21)
- 1.位相データを予め選択された周期関数の振幅データに変換する方法において 上方位相インクリメントと下方位相インクリメントとに分割することと、 前記上方および下方の位相インクリメントに応じた前記周期関数に関する少なく とも3つのテイラー級数展開項を発生させることと、 前記級数項を出力振幅を形成するために合計することのステップを具備する方法 。
- 2.テイラー級数項を発生させる前記ステップが、前記周期関数のN−1次微分 を発生させ、前記下方位相インクリメントをN−1乗し、N−1の階乗の逆数を 作り、 前記N−1次微分と下方位相インクリメントの羃とN−1階乗の逆数を前記N番 目の項を形成するために乗算するステップによって発生される前記級数項のN番 目の項を備えた少なくとも3つの項を発生させる前記ステップを具備する請求項 1記載の方法。
- 3.3つの級数項を発生させる前記ステップが、3つの連続的で直接隣接する項 を発生させることを具備する請求項2記載の方法。
- 4.3つの級数項を発生させるステップが、1つおきに離れた3つの代わりの級 数項を発生させる請求項2記載の方法。
- 5.複数の連続的な級数項を発生させ、前記項を合計する前記ステップが、 N番目の級数項として前記上方位相インクリメントに応じた振幅を、前記上方位 相インクリメントに対する前記周期関数を適用することによって発生させること と、前記上方位相インクリメントに応じた前記振幅の第1次微分を発生させるこ とと、 前記上方位相インクリメントに応じた前記振幅の少なくとも第2次微分を発生さ せることと、 前記第1次微分と前記下方位相インクリメントを一緒に、N+1級数項を生成す るために乗算することと、前記第2次微分と平方された前記下方位相インクリメ ントを、N+2級数項を発生させるために乗算することと、前記N番目、N+1 、N+2の級数項を、出力振幅を形成するために合計することとを具備する請求 項2記載の方法。
- 6.前記上方位相インクリメントに応じた前記振幅のN+Y次微分を発生させ、 そのYは2より大きく、N+Y因数を形成するために前記下方位相インクリメン トをN+Y柔し、 前記N+Y因数と前記N+Y次微分からN+Y次の積を形成し、 前記N+Y次の積を前記第1の加数に加算するステップをさらに具備する請求項 5記載の方法。
- 7.前記合計することのステップがさらに、前記第2と第3の級数項を第1の加 数を形成するために合計し、 第1の加数と前記振幅を出力振幅を形成するために合計するステップを具備する 請求項5記載の方法。
- 8.位相データを0乃至2πの範囲に提供し、前記位相データに対する象限位置 を検出し、前記出力振幅を前記検出された象限にもたらすように調整するステッ プを具備する請求項5記載の方法。
- 9.振幅と微分を発生させる前記ステップが、データアドレスとして前記上方位 相インクリメントをサインおよびコサインの各読出専用メモリに導入することと 、そして前記アドレスに応じた前記振幅と微分を選択することとを具備する請求 項5記載の方法。
- 10.第3の級数項を発生させるステップが、前記下方位相インクリメント値を データアドレスの一部分として読出専用メモリ項に導入し、 前記振幅を前記データアドレスの残りの部分として前記読出専用メモリ項に導入 するステップを具備する請求項5記載の方法。
- 11.位相データを上方位相インクリメントと下方位相インクリメントとに分割 するための入力手段と、前記入力手段に接続された、前記上方と下方の位相イン クリメントに応じた前記周期関数に関する少なくとも3つのテイラー級数展開項 を発生させるための展開手段と、前記級数項を出力振幅を形成するために合計す る手段とを有する、位相データを予め選択された周期関数の振幅データに変換す るための装置。
- 12.前記展開手段が、 前記級数のN番目の項を備えた少なくとも3つの連続的な項を発生させ、その前 記級数のN番目の項とは前記周期関数のN−1次微分、N−1乗した前記下方位 相インクリメント、N−1階乗の逆数の積として規定される級数発生手段を具備 する請求項11記載の装置。
- 13.前記級数発生手段および前記加算器手段がさらに、前記入力手段に接続さ れた、振幅および前記上方位相インクリメントに応じた前記予め選択された関数 に対する前記振幅の少なくとも第1と第2次微分を発生させるための記憶手段と 、 前記記憶手段と前記入力手段とに接続された、前記第1次微分と前記下方位相イ ンクリメントを受信し、それらを第2の級数項を生成するために一緒に乗算する ための乗算手段と、前記入力手段と前記記憶手段とに接続された、前記第2次微 分と前記下方位相インクリメントを受信し、前記第2次微分と平方された前記下 方位相インクリメントとの積に対応する第3の級数項を発生させるための項手段 と、前記乗算および項手段に接続された、前記第2と第3の項を第1の加数を形 成するために合計する第1の加算器手段と、前記第1の加算器手段に接続された 、第1の加数と前記振幅を、出力振幅を形成するために合計する第2の加算器手 段とを具備する請求項12記載の装置。
- 14.前記記憶手段が、 前記上方位相インクリメントの入力に応じた振幅を提供するための振幅記憶手段 と、 前記上方位相インクリメントに応じた前記予め選択された関数に対する前記振幅 の第1次微分を提供するための微分記憶手段とを具備する請求項13記載の装置 。
- 15.前記振幅記憶手段が前記位相データに対する予め定められたサイン値を記 憶するサインROMを具備し、前記微分記憶手段が前記位相データに対する予め 定められたコサイン値を記憶するコサインROMを具備する請求項14記載の装 置。
- 16.前記項手段が級数項ROMを具備し、その級数項ROMは前記下方インク リメント位相データの平方と前記上方位相データに対する前記振幅の平方との予 め定められた積の値を記憶する請求項13記載の装置。
- 17.前記入力手段がさらに、 4つの象限の内でどの象限に前記位相データが属しているかを決定し、対応する 象限値を設定するための象限フォルタと、 前記入力手段と前記出力手段との間に接続されており、前記象限値に応じた前記 出力振幅の信号を調整するための象限指示手段とを具備する請求項13記載の装 置。
- 18.前記入力手段が、Nビット位相データワードの形状の位相データを、Aビ ットの上方位相インクリメントデータワードとAが前記Nビット位相データワー ドの最上位ビットの予め定められた数であるようなN−Aビットの下方位相イン クリメントデータワードとに分離するように形成されている請求項11記載の装 置。
- 19.前記出力振幅を他の装置に転送するための出力手段をさらに具備する請求 項11記載の装置。
- 20.前記入力手段に接続された、前記上方位相インクリメントに応じた前記予 め選択された関数に対する前記振幅の、Y>2である、N+Y次微分を発生させ るための第2の記憶手段と、 前記入力手段と前記第2の記憶手段とに接続された、前記N+Y次微分と前記下 方位相インクリメントを受信し、前記N+Y次微分とN+Y乗されさらにN+Y の階乗によって割られた前記下方位相インクリメントとの積に対応するN+Y級 数項を発生させるための少なくとも第2の級数項手段と、 前記第1の加算器と第2の加算器手段との間の前記第1の加算器手段に接続され た、第1の加算器と第2の加数を形成する前記N+Y級数項とを加算する少なく とも第3の加算器手段と、 前記第3の加算器に接続され前記第2の加数と前記振幅とを前記出力振幅を形成 するために合計するための前記第2の手段とを具備する請求項13記載の装置。
- 21.前記少なくとも第3の加算器手段が前記第2の加算器手段に接続され、出 力と前記N+Y級数項とを第2の出力を生成するために合計し、 前記出力手段が前記第3の加算器手段に接続され、前記第2の出力振幅を他の装 置に転送する請求項20記載の装置。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US07/145,789 US4905177A (en) | 1988-01-19 | 1988-01-19 | High resolution phase to sine amplitude conversion |
US145,789 | 1988-01-19 | ||
PCT/US1988/004622 WO1989006838A1 (en) | 1988-01-19 | 1988-12-21 | High resolution phase to sine amplitude conversion |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH04501025A true JPH04501025A (ja) | 1992-02-20 |
JP2768778B2 JP2768778B2 (ja) | 1998-06-25 |
Family
ID=22514559
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1501426A Expired - Lifetime JP2768778B2 (ja) | 1988-01-19 | 1988-12-21 | サイン振幅変換に対する高分解能位相 |
Country Status (7)
Country | Link |
---|---|
US (1) | US4905177A (ja) |
EP (1) | EP0398910B1 (ja) |
JP (1) | JP2768778B2 (ja) |
AT (1) | ATE159357T1 (ja) |
DE (1) | DE3856045T2 (ja) |
HK (1) | HK1015180A1 (ja) |
WO (1) | WO1989006838A1 (ja) |
Families Citing this family (47)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5008900A (en) * | 1989-08-14 | 1991-04-16 | International Mobile Machines Corporation | Subscriber unit for wireless digital subscriber communication system |
US5146473A (en) * | 1989-08-14 | 1992-09-08 | International Mobile Machines Corporation | Subscriber unit for wireless digital subscriber communication system |
US4984186A (en) * | 1989-08-25 | 1991-01-08 | Titan Linkabit Corporation | Phase accumulator with dithered incrementing of accumulation due to fine phase components |
US5073869A (en) * | 1989-08-25 | 1991-12-17 | Titan Linkabit Corporation | Suppression of spurious frequency components in direct digital frequency synthesizer |
US5321642A (en) * | 1991-03-20 | 1994-06-14 | Sciteq Electronics, Inc. | Source of quantized samples for synthesizing sine waves |
US5187677A (en) * | 1991-08-23 | 1993-02-16 | Hewlett-Packard Company | Waveform synthesizer through simulating multiplication |
US5216389A (en) * | 1992-01-31 | 1993-06-01 | Motorola, Inc. | Temperature compensation of a crystal reference using direct digital synthesis |
US5406584A (en) * | 1992-09-01 | 1995-04-11 | X-Com, Inc. | Time shift keying digital communications system |
US5331293A (en) * | 1992-09-02 | 1994-07-19 | Motorola, Inc. | Compensated digital frequency synthesizer |
JPH06177651A (ja) * | 1992-12-08 | 1994-06-24 | Uniden Corp | 周波数シンセサイザ |
US5615139A (en) * | 1994-03-23 | 1997-03-25 | Advanced Micro Devices, Inc. | Apparatus and method for synthesizing a sinusoidal signal |
DE69534097T2 (de) * | 1994-12-21 | 2006-02-09 | Koninklijke Philips Electronics N.V. | Booth-Multiplizierer für trigonometrische Funktionen |
US5521534A (en) * | 1995-06-21 | 1996-05-28 | Dsc Communications Corporation | Numerically controlled oscillator for generating a digitally represented sine wave output signal |
ZA965340B (en) * | 1995-06-30 | 1997-01-27 | Interdigital Tech Corp | Code division multiple access (cdma) communication system |
US7123600B2 (en) * | 1995-06-30 | 2006-10-17 | Interdigital Technology Corporation | Initial power control for spread-spectrum communications |
US7020111B2 (en) * | 1996-06-27 | 2006-03-28 | Interdigital Technology Corporation | System for using rapid acquisition spreading codes for spread-spectrum communications |
US6885652B1 (en) * | 1995-06-30 | 2005-04-26 | Interdigital Technology Corporation | Code division multiple access (CDMA) communication system |
US7929498B2 (en) * | 1995-06-30 | 2011-04-19 | Interdigital Technology Corporation | Adaptive forward power control and adaptive reverse power control for spread-spectrum communications |
US5737253A (en) * | 1995-08-30 | 1998-04-07 | Pentomics, Inc. | Method and apparatus for direct digital frequency synthesizer |
US6026359A (en) * | 1996-09-20 | 2000-02-15 | Nippon Telegraph And Telephone Corporation | Scheme for model adaptation in pattern recognition based on Taylor expansion |
US5864585A (en) * | 1996-10-07 | 1999-01-26 | Erisman; David | Cosine segment communications system |
FI101916B (fi) * | 1996-12-18 | 1998-09-15 | Nokia Telecommunications Oy | Menetelmä muodostaa halutun funktion mukaisesti käyttäytyvä signaalin amplitudi ja muunnin |
US5774082A (en) * | 1997-03-13 | 1998-06-30 | Raytheon Company | Digital phase to digital sine and cosine amplitude translator |
US5931891A (en) * | 1997-09-18 | 1999-08-03 | Landry; Michael William | Digital frequency synthesizer |
US20020051434A1 (en) * | 1997-10-23 | 2002-05-02 | Ozluturk Fatih M. | Method for using rapid acquisition spreading codes for spread-spectrum communications |
IL132161A (en) | 1999-09-30 | 2002-09-12 | Netmor Ltd | Digital coherent envelope demodulation of fdma signals |
US6320431B1 (en) | 1999-10-08 | 2001-11-20 | National Semiconductor Corporation | Apparatus and method of generating numerically controlled oscillator signals |
US6844880B1 (en) * | 1999-12-06 | 2005-01-18 | Nvidia Corporation | System, method and computer program product for an improved programmable vertex processing model with instruction set |
US6931082B2 (en) | 2001-04-10 | 2005-08-16 | Netmor Ltd. | Digital phase locked loop |
US7103108B1 (en) * | 2001-05-17 | 2006-09-05 | Cypress Semiconductor Corp. | Digital signal processor transceiver |
US6657573B2 (en) * | 2001-08-17 | 2003-12-02 | Her Majesty The Queen In Right Of Canada, As Represented By The Minister Of National Defence | Phase to sine amplitude conversion system and method |
US6522176B1 (en) | 2001-11-15 | 2003-02-18 | Itt Manufacturing Enterprises, Inc. | Low spurious direct digital synthesizer |
US7324598B2 (en) * | 2002-07-15 | 2008-01-29 | Intel Corporation | Apparatus and method to reduce quantization error |
US7457838B2 (en) * | 2003-12-03 | 2008-11-25 | Marvell World Trade Ltd. | Methods and apparatus for performing calculations using reduced-width data |
JP4199100B2 (ja) * | 2003-12-12 | 2008-12-17 | 富士通株式会社 | 関数演算方法及び関数演算回路 |
WO2004082146A2 (en) * | 2004-02-10 | 2004-09-23 | Raytheon Company | Digital-phase to digital amplitude translator with first bit off priority coded output for input to unit weighed digital to analog converter |
US7129753B2 (en) * | 2004-05-26 | 2006-10-31 | Infineon Technologies Ag | Chip to chip interface |
US7437391B2 (en) * | 2004-06-14 | 2008-10-14 | Agilent Technologies, Inc. | Numerically controlled oscillator and method of operation |
EP1794966B1 (en) * | 2004-09-30 | 2013-05-08 | Efficient Channel Coding, Inc. | Frame-based carrier frequency and phase recovery system and method |
TW200643787A (en) * | 2005-06-03 | 2006-12-16 | Ind Tech Res Inst | Nonlinear conversion system and method utilizing precision mapping |
US7657589B2 (en) | 2005-08-17 | 2010-02-02 | Maxim Integrated Products | System and method for generating a fixed point approximation to nonlinear functions |
US7984091B1 (en) * | 2005-10-14 | 2011-07-19 | Xilinx, Inc. | Quadratic approximation for fast fourier transformation |
US8570203B2 (en) | 2010-08-27 | 2013-10-29 | M.S. Ramaiah School Of Advanced Studies | Method and apparatus for direct digital synthesis of signals using Taylor series expansion |
US8659331B2 (en) * | 2012-01-18 | 2014-02-25 | Qualcomm Incorporated | High accuracy sin-cos wave and frequency generators, and related systems and methods |
US9021002B2 (en) | 2013-02-05 | 2015-04-28 | Hong Kong Applied Science & Technology Research Institute Company, Limited | Phase-to-amplitude converter for direct digital synthesizer (DDS) with reduced AND and reconstructed ADD logic arrays |
US8884664B1 (en) * | 2013-03-15 | 2014-11-11 | Anritsu Company | Systems and methods for generating low band frequency sine waves |
US10740432B1 (en) * | 2018-12-13 | 2020-08-11 | Amazon Technologies, Inc. | Hardware implementation of mathematical functions |
Family Cites Families (40)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3633017A (en) * | 1970-01-07 | 1972-01-04 | Sperry Rand Corp | Digital waveform generator |
US3654450A (en) * | 1970-04-03 | 1972-04-04 | Joseph A Webb | Digital signal generator synthesizer |
US3877022A (en) * | 1973-05-14 | 1975-04-08 | Weston Instruments Inc | Enhancing resolution in analog-to-digital conversion by adding statistically controlled noise to the analog input signal |
US3882403A (en) * | 1974-03-14 | 1975-05-06 | Gen Dynamics Corp | Digital frequency synthesizer |
US4039951A (en) * | 1975-03-21 | 1977-08-02 | Cubic Industrial Corporation | Method and apparatus for digitally controlling an amplitude modulated pulse envelope on an rf signal |
US3999129A (en) * | 1975-04-16 | 1976-12-21 | Rolm Corporation | Method and apparatus for error reduction in digital information transmission systems |
US4011438A (en) * | 1975-12-17 | 1977-03-08 | Motorola, Inc. | Simplified digital moving target indicator filter |
SU736079A1 (ru) * | 1976-10-29 | 1980-05-25 | Омский политехнический институт | Цифровой генератор функций |
US4105949A (en) * | 1977-04-15 | 1978-08-08 | The Boeing Company | Frequency synthesizer apparatus |
US4346477A (en) * | 1977-08-01 | 1982-08-24 | E-Systems, Inc. | Phase locked sampling radio receiver |
US4134072A (en) * | 1977-09-06 | 1979-01-09 | Rca Corporation | Direct digital frequency synthesizer |
US4185247A (en) * | 1978-01-03 | 1980-01-22 | The United States Of America As Represented By The Secretary Of The Air Force | Means for reducing spurious frequencies in a direct frequency synthesizer |
JPS5577209A (en) * | 1978-12-06 | 1980-06-10 | Mitsubishi Electric Corp | Signal generating circuit |
US4304965A (en) * | 1979-05-29 | 1981-12-08 | Texas Instruments Incorporated | Data converter for a speech synthesizer |
US4331941A (en) * | 1980-02-29 | 1982-05-25 | Hewlett-Packard Company | Digital phase domain amplitude modulation method and apparatus |
US4315219A (en) * | 1980-04-07 | 1982-02-09 | Canadian Patents & Development Limited | Amplitude controlled digital oscillator |
US4345500A (en) * | 1980-04-28 | 1982-08-24 | New England Digital Corp. | High resolution musical note oscillator and instrument that includes the note oscillator |
US4328554A (en) * | 1980-07-03 | 1982-05-04 | The United States Of America As Represented By The Secretary Of The Navy | Programmable frequency synthesizer (PFS) |
US4646032A (en) * | 1980-09-22 | 1987-02-24 | Rockwell International Corporation | Controlled oscillator having random variable frequency |
US4410954A (en) * | 1980-10-08 | 1983-10-18 | Rockwell International Corporation | Digital frequency synthesizer with random jittering for reducing discrete spectral spurs |
EP0080014B1 (de) * | 1981-09-26 | 1986-12-30 | Robert Bosch Gmbh | Digitaler Demodulator frequenzmodulierter Signale |
US4454486A (en) * | 1981-11-02 | 1984-06-12 | Hewlett-Packard Company | Waveform synthesis using multiplexed parallel synthesizers |
US4449117A (en) * | 1981-11-13 | 1984-05-15 | Dataproducts Corporation | Encoder tracking digitizer having stable output |
DE3146141A1 (de) * | 1981-11-21 | 1983-06-01 | Brown, Boveri & Cie Ag, 6800 Mannheim | Ueberwachungseinrichtung fuer eine batterie |
US4475220A (en) * | 1982-01-19 | 1984-10-02 | Rca Corporation | Symbol synchronizer for MPSK signals |
US4486846A (en) * | 1982-06-28 | 1984-12-04 | Motorola Inc. | Numerically controlled oscillator using quadrant replication and function decomposition |
US4484296A (en) * | 1982-07-19 | 1984-11-20 | Rockwell International Corporation | Phase programmable signal generator means |
US4482974A (en) * | 1982-08-13 | 1984-11-13 | Hewlett-Packard Company | Apparatus and method of phase-to-amplitude conversion in a sine function generator |
US4494073A (en) * | 1982-09-27 | 1985-01-15 | Cubic Corporation | Frequency generator using composite digitally controlled oscillators |
US4700390A (en) * | 1983-03-17 | 1987-10-13 | Kenji Machida | Signal synthesizer |
US4512035A (en) * | 1983-05-16 | 1985-04-16 | Motorola, Inc. | Method of programming a synthesizer ROM for elimination of receiver self-quieting |
JPS6096029A (ja) * | 1983-10-31 | 1985-05-29 | Anritsu Corp | 信号発生器 |
US4707665A (en) * | 1984-01-31 | 1987-11-17 | Westinghouse Electric Corp. | Low noise signal generator |
FR2565437A1 (fr) * | 1984-06-01 | 1985-12-06 | Adret Electronique | Etage de synthese de frequence de frequence ajoutant des grands pas de frequence a une frequence initiale. |
US4603304A (en) * | 1984-06-27 | 1986-07-29 | Hewlett-Packard Company | Reference frequency generation for split-comb frequency synthesizer |
US4727506A (en) * | 1985-03-25 | 1988-02-23 | Rca Corporation | Digital scaling circuitry with truncation offset compensation |
US4652832A (en) * | 1985-07-05 | 1987-03-24 | Motorola, Inc. | Frequency resolution in a digital oscillator |
US4701934A (en) * | 1985-09-03 | 1987-10-20 | Motorola, Inc. | Method of doppler searching in a digital GPS receiver |
US4682123A (en) * | 1986-06-11 | 1987-07-21 | Rockwell International Corporation | Digital voice and data frequency modulation circuit |
US4750214A (en) * | 1986-06-11 | 1988-06-07 | Rockwell International Corporation | Digital FM demodulator using delayed signal product with arctangent |
-
1988
- 1988-01-19 US US07/145,789 patent/US4905177A/en not_active Expired - Lifetime
- 1988-12-21 EP EP89901507A patent/EP0398910B1/en not_active Expired - Lifetime
- 1988-12-21 DE DE3856045T patent/DE3856045T2/de not_active Expired - Lifetime
- 1988-12-21 WO PCT/US1988/004622 patent/WO1989006838A1/en active IP Right Grant
- 1988-12-21 AT AT89901507T patent/ATE159357T1/de not_active IP Right Cessation
- 1988-12-21 JP JP1501426A patent/JP2768778B2/ja not_active Expired - Lifetime
-
1998
- 1998-12-28 HK HK98119126A patent/HK1015180A1/xx not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
EP0398910A4 (en) | 1992-03-11 |
US4905177A (en) | 1990-02-27 |
EP0398910A1 (en) | 1990-11-28 |
DE3856045T2 (de) | 1998-05-07 |
WO1989006838A1 (en) | 1989-07-27 |
EP0398910B1 (en) | 1997-10-15 |
JP2768778B2 (ja) | 1998-06-25 |
ATE159357T1 (de) | 1997-11-15 |
HK1015180A1 (en) | 1999-10-08 |
DE3856045D1 (de) | 1997-11-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH04501025A (ja) | サイン振幅変換に対する高分解能位相 | |
Vankka | Methods of mapping from phase to sine amplitude in direct digital synthesis | |
US4486846A (en) | Numerically controlled oscillator using quadrant replication and function decomposition | |
EP0390868B1 (en) | Pseudorandom dither and random dither for reducing frequency synthesis noise | |
US5737253A (en) | Method and apparatus for direct digital frequency synthesizer | |
CN1716760A (zh) | 数控振荡器及操作方法 | |
US4809205A (en) | Digital sine conversion circuit for use in direct digital synthesizers | |
US7440987B1 (en) | 16 bit quadrature direct digital frequency synthesizer using interpolative angle rotation | |
US5321642A (en) | Source of quantized samples for synthesizing sine waves | |
US5999581A (en) | Low-power direct digital frequency synthesizer architecture | |
US4114496A (en) | Note frequency generator for a polyphonic tone synthesizer | |
WO1995006990A1 (en) | Direct digital frequency synthesizer | |
US4855946A (en) | Reduced size phase-to-amplitude converter in a numerically controlled oscillator | |
US5619535A (en) | Digital frequency synthesizer | |
EP1286258A1 (en) | Phase to sine amplitude conversion system and method | |
US6127860A (en) | Linear expansion based sine generator | |
CN115001485A (zh) | 基于泰勒多项式逼近的直接数字频率合成器 | |
JP2001228930A (ja) | 二次多項正弦曲線に基づいて信号を合成するためのコプロセッサ | |
US5631586A (en) | Sine-wave generator circuit | |
JPH0834763B2 (ja) | 電子楽器用楽音周波数発生装置 | |
US4579032A (en) | Computation time reduction in a polyphonic tone synthesizer | |
EP1126359B1 (en) | Frequency synthesizer and gaussian noise generator using the same | |
CN114779877B (zh) | 紧凑型直接数字式频率合成器及正弦数据压缩方法 | |
US6173301B1 (en) | Method of generating signal amplitude responsive to desired function, and converter | |
JP2561394Y2 (ja) | デジタルシンセサイザ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090410 Year of fee payment: 11 |
|
EXPY | Cancellation because of completion of term | ||
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090410 Year of fee payment: 11 |