JPH0449852A - Ｍｏｓトランジスタの駆動回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、経済化を図ったＭＯＳトランジスタの駆動回
路に関するものである。

ＭＯＳ　　（Ｍｅｔａｌ−Ｏｘｉｄ　　Ｓｅ＋＋＋１ｃ
ｏｎｄｕｃｔｏｒ）　　トランジスタ（ＭＯＳ　　ＦＥ
Ｔ）は、高速動作が可能であるから、スイッチングの高
周波化が進められているスインチングレギュレータのス
イッチング素子として採用されている。

このようなスイッチング素子としてのＭＯＳトランジス
タは、トランスの一次巻線に印加する電圧をスイッチン
グし、そのトランスの二次巻線の出力電圧を安定化する
ように、制御回路によりＭＯＳトランジスタのオン期間
を制御するものである。この制御回路は、半導体集積回
路（ＩＣ）化され、起動時に比較的高い電圧を印加する
必要のある構成が一般的である。

又ＭＯ３トランジスタのスイ・ノチング損失を低減する
為に、ゲート電圧の立上り及び立下りを急峻にすること
が要望されている。

〔従来の技術〕

ＭＯＳトランジスタをスイッチングレギュレータのスイ
ッチング素子に適用した従来例に於いては、例えば、第
３図に示すように、直流電源２１の直流電圧をＭＯＳト
ランジスタ２２を介してトランス２３の一次巻線に印加
し、二次巻線に誘起した電圧を整流平滑回路２７により
整流して平滑化し、整流平滑化した直流出力電圧を印加
し、その直流出力電圧を制御回路２４に加えて基準電圧
と比較し、誤差電圧に対応して、ＭＯＳトランジスタ２
２のオン期間を制御するものであり、コンデンサ２８と
抵抗２９とは、制御回路２４内の鋸歯状波発生器（図示
を省略）の周期を設定する為のものである。又制御回路
２４には、三端子レギュレータ２５を介して各部の動作
電圧■。、を印加し、又三端子レギュレータ２６を介し
てトランジスタ３０．３１の電源電圧■１を印加してい
る。

制御回路２４は、例えば、第４図に示す構成を有するも
ので、３０．３１は前述のトランジスタ、３２はゲート
回路、３３は比較回路、３４は鋸歯状波発生器、３５は
比較回路、３６は基準電源、４１は電源電圧ＶＣＣを印
加する電源端子、４２は整流出力電圧或いはその整流出
力電圧を分圧した電圧を入力する入力端子、４３は電圧
ｖ１を印加する電源端子、４４はＭＯＳトランジスタ２
２のゲートに抵抗を介して接続する出力端子、４５はＭ
ＯＳトランジスタ２２のソース番こ接続する端子、４６
は接地端子、４７はコンデンサ２８を接続する端子、４
８は抵抗２９を接続する端子である。

比較回路３３は、基準電源３６の電圧と、整流出力電圧
とを比較し、誤差電圧を比較回路３５に加えて、鋸歯状
波発生器３４からの鋸歯状波信号と比較し、整流出力電
圧が基準電圧より高い場合には、ＭＯＳトランジスタ２
２のオン期間を短くするようなパルス幅の信号がゲート
回路３２に加えられ、反対に整流出力電圧が基準電圧よ
り低い場合には、ＭＯＳトランジスタ２２のオン期間を
長くするようなパルス幅の信号がゲート回路３２に加え
られ、ゲート回路３２の出力信号によりトランジスタ３
０．３１が相補的に動作して、ＭＯＳトランジスタ２２
にゲート電圧を印加することになる。

この制御回路２４は、図示を省略した過電圧保護回路や
過電流保護回路等を含み、半導体集積回路（ＩＣ）化さ
れているものであり、起動開始電圧が例えば１６Ｖ、動
作停止電圧が例えばＩＯＶに選定されている。従って、
動作開始時点では、起動電圧の１６Ｖ以上を印加する必
要がある。

例えば、直流電源２１の電圧が２４Ｖの場合、三端子レ
ギュレータ２５．２６を省略して、直流電源２１の電圧
を制御回路２４の電源電圧ＶＣＣ及び端子４３に印加す
る電圧とするか、又は三端子レギュレータ２５のみを設
けて、制御回路２４の電源電圧ＶｅＣ及び端子４３に印
加する電圧を１６Ｖ以上とした場合、ＭＯＳトランジス
タ２２のゲート・ソース間電圧は、第５図に於けるＶＧ
ＳＩ　として示すように変化する。即ち、ゲート・ソー
ス間容量によって、ゲート電圧の立下り時間が長くなる
。その場合のドレイン・ソース間電圧及びドレイン電流
は、それぞれＶＧＳＩ　１　　ＩＤＩで示すように変化
し、斜線を施した重なりの部分によりスイッチング損失
が生じることになる。

そこで、制御回路２４の端子４３に印加する電圧を三端
子レギュレータ２６により例えばＩＯＶに低減すると、
ゲー１−を圧はＶ　ＧＳ２に示すように立下り時間は比
較的短くなり、それに伴ってドレイン・ソース間電圧及
びドレイン電流は、それぞれ■ＤＳ２＋　　ＴＤＫで示
すように変化する。即ち、ゲート電圧を発生する為の電
圧■１を低下させることによりゲート電圧の立下り時間
が短くなり、ドレイン・ソース間電圧■９，２とドレイ
ン電流ＩＤ２の斜線を施した重なりの部分は小さくなる
。従って、スイッチング損失を低減することができる。

このように、従来例のＭＯＳトランジスタの駆動回Ｂｃ
こ於いては、ゲート電圧を出力する為の制御回路２４の
トランジスタ３０．３１に印加する電圧■１を、ＭＯＳ
　トランジスタの闇値を僅かに超える値ムこ低減する為
に三端子レギュレータ２６を設けているものである。

〔発明が解決しようとする課題〕

前述のように、直流電源２１の電圧が２４Ｖの場合に、
制御回路２４の起動電圧が例えば１６Ｖ以上で、スイッ
チング損失を低減する為のＭＯＳトランジスタ２２のゲ
ート電圧が例えば１０Ｖ程度であるとすると、それぞれ
の電圧■ＣＣ＋　　ｖ、を得る為に、特性の異なる２個
の三端子レギュレータ２５．２６を設けることになる。

その為にコストアップとなる欠点が生じる。

又三端子レギュレータ２５．２６は、出力電圧を所定値
に制御するだけであり、三端子レギュレータ２５を介し
て制御回路２４に起動電圧以上の電圧を印加した後も、
その電圧が継続して印加されることになり、起動後は動
作停止電圧以上の電圧で済むにも拘らず、起動電圧以上
の電圧が継続して印加されるから、電力損失が大きくな
る欠点があった。

本発明は、比較的簡単な構成により損失を低減すること
を目的とするものである。

〔課題を解決するための手段〕

本発明のＭＯＳトランジスタの駆動回路は、起動時に必
要な起動電圧を制御回路に印加し、且つＭＯＳトランジ
スタのゲート電圧を所望の値として駆動するもので、第
１図を参照して説明する。

直流電源１からＭＯＳトランジスタ２を介してトランス
３の一次巻線に電圧を印加し、そのトランス３の二次巻
線の出力電圧を安定化させる制御回路４を含む駆動回路
に於いて、直流電源１から制御回路４に電圧を印加する
為の三端子レギュレータ５と、この三端子レギュレータ
５の接地端子に接続した抵抗、ツェナーダイオード等の
インピーダンス素子６と、このインピーダンス素子６に
並列に接続したトランジスタ７と、電源スィッチ９をオ
ンとして直流電源ｌから電圧を印加した時に、トランジ
スタ７をオフとし、所定時間経過後にトランジスタ７を
オンとする抵抗Ｒ１とコンデンサＣ１とを含む時定数回
路８とを備えたものである。

〔作用］ 時定数回路８は、電源スィッチ９をオンとすることによ
り、コンデンサＣ１が抵抗Ｒ１を介して充電され、その
端子電圧はＲ１・Ｃ１の時定数に従って上昇し、成る値
以上となると、トランジスタ７がオンとなる。それまで
は、三端子レギュレータ５の接地端子にインピーダンス
素子６が接続された状態であるから、そのインピーダン
ス素子６によるバイアス電圧が接地端子に加えられ、三
端子レギュレータ５の出力電圧は、直流電源１の電圧よ
り僅か低い値となり、制御回路４に起動電圧以上の電圧
を印加することができる。

又トランジスタ７がオンとなってインピーダンス素子６
を短絡すると、三端子レギュレータ５は通常の動作状態
となり、制御回路４に運転時に必要な電圧を印加するこ
とができる。

即ち、時定数回路８と１個の三端子レギュレータ５とに
より、制御回路４に起動電圧を印加すると共に、運転時
には所望のゲート電圧が得られる電圧を印加することが
できる。

〔実施例〕

以下図面を参照して本発明の実施例について詳細に説明
する。

第１図は本発明の実施例の要部ブロック図であり、直流
電源１は、電池或いは商用交流電圧を整流平滑化した直
流電圧を出力する構成を有し、電源スィッチ９をオンと
することにより、ＭＯＳトランジスタ２を介してトラン
ス３の一次巻線に直流電圧を印加することができる。こ
のトランス３の二次巻線にはダイオードＤ３．Ｄ４とコ
ンデンサＣ４とインダクタンスＬとからなる整流平滑回
路１２が接続されている。

又制御回路４は、例えば、第４図に示す構成を有するも
のであり、この実施例に於いては、トランジスタ１０．
１１に印加する電圧と、各部の動作電圧とを、三端子レ
ギュレータ５を介して供給している。なお、整流平滑回
路１２の直流出力電圧を安定化する為に、その直流出力
電圧を制御回路４に加える回路構成は、簡単化の為に図
示を省略している。

又三端子レギュレータ５の接地端子にツェナーダイオー
ドＤ１からなるインピーダンス素子６を接続し、このイ
ンピーダンス素子６と並列にトランジスタ７を接続し、
抵抗Ｒ１とコンデンサＣＩとツェナーダイオードＤ２と
からなる時定数回路８をトランジスタ７のベースに接続
している。なお、Ｃ２，Ｃ３はコンデンサ、Ｒ２は抵抗
、９は電源スィッチである。

電源スィッチ９をオンとすると、直流電源１からの直流
電圧により、時定数回路８の抵抗Ｒ１を介してコンデン
サＣＩが充電され、又三端子レギュレータ５を介して制
御回路４に電圧が印加される。その時、コンデンサＣＩ
の端子電圧は、ツェナーダイオードＤ２のツェナー電圧
以下であるから、トランジスタ７のベース電流は供給さ
れないことになり、トランジスタ７はオフ状態となり、
三端子レギュレータ５の接地端子にインピーダンス素子
６が接続された状態となる。このインピーダンス素子６
をツェナーダイオードＤ１とした時に、そのツェナー電
圧がバイアス電圧として三端子レギュレータ５の接地端
子に加えられる。

例えば、直流電源ｌの直流電圧を２４Ｖ、制御回路４の
起動電圧を１６Ｖ、動作停止電圧を１゜■、インピーダ
ンス素子６によるバイアス電圧を６Ｖ、三端子レギュレ
ータ５の接地端子を直接的に接地した時の出力電圧を１
２Ｖとすると、トランジスタ７がオフ状態の時に、三端
子レギュレータ５の出力電圧は１８Ｖとなり、起動電圧
以上の電圧が制御回路４に印加されることになり、制御
回路４は起動される。即ち、制御回路４内の鋸歯状波発
生器（図示せず）等が動作を開始して、トランジスタ１
０．１１がパルス幅制御され、抵抗Ｒ２を介してＭＯ３
ｔ−ランリスタ２のゲートに電圧が印加され、ＭＯＳト
ランジスタ２のオン、オフの制御が開始される。

時定数回路８のコンデンサＣ１の端子電圧は、Ｒ１・Ｃ
１の時定数に従って上昇し、その端子電圧がツェナーダ
イオードＤ２のツェナー電圧以上となると、トランジス
タ７のベース電流が供給されてトランジスタ７はオンと
なり、インピーダンス素子６を短絡することになる。そ
れによって三端子レギュレータ５の出力電圧は通常の動
作状態の場合の１２Ｖとなる。従って、制御回路４には
、起動電圧以下で且つ動作停止電圧以上の電圧が印加さ
れ、制御回路４に於ける電力損失を低減することができ
る。又トランジスタ１０．１１により出力するＭＯＳト
ランジスタ２のゲート電圧を所望の値に低減することが
できるから、第５図についで説明したように、ＭＯＳト
ランジスタ２のスイッチング損失を低減することができ
る。

第２図は本発明の実施例の動作説明図であり、（ａ）は
三端子レギュレータ５の入力電圧、（ｂ）は三端子レギ
ュレータの出力電圧（制御回路４への印加電圧）を示し
、時刻ｔ１に電源スィッチ９をオンとすると、三端子レ
ギュレータ５の入力電圧は上昇し、僅かの時間遅れで出
力電圧は（ｂ）に示すように上昇してＶａとなる。

この電圧Ｖａは制御回路４の起動電圧の例えば１６Ｖ以
上に選定される。又時定数回路８により時間Ｔが設定さ
れるものであり、この時間Ｔは例えば１０ｍｓ程度とす
ることができる。この時間Ｔが経過した時刻ｔ２に於い
てトランジスタ７がオンとなるから、三端子レギュレー
タ５の出力電圧はｖｂに低下する。この出力電圧ｖｂは
制御回路４の動作停止電圧の例えばＩＯＶより高い電圧
に選定されている。

従って、制御回路４には、電源スィッチ９をオンとした
直後の起動時のみ、起動電圧以上の電圧が印加されて動
作を開始し、時定数回路８により設定された時間Ｔ後の
運転時には、起動電圧以下で且つ動作停止電圧以上の電
圧が印加されるから、ＭＯＳトランジスタ２のゲート電
圧を所望の値として、その立上り及び立下りを急峻にし
、ＭＯＳトランジスタ２のスイッチング損失を低減する
ことができる。

本発明は、前述の実施例にのみ限定されるものではなく
、例えば、インピーダンス素子６は抵抗とすることも可
能であり、又時定数回路８も他の回路構成とすることが
できる。

〔発明の効果〕 以上説明したように、本発明は、ＭｏＳトランジスタ２
にゲート電圧を印加する制御回路４に、三端子レギュレ
ータ５を介して直流電源１から電圧を印加し、その三端
子レギュレータ５の接地端子にツェナーダイオードや抵
抗等のインピーダンス素子６を接続し、このインピーダ
ンス素子６に並列にトランジスタ７を接続し、起動時に
はトランジスタ７をオフとして三端子レギュレータ５の
出力電圧を制御回路４の起動電圧以上とし、時定数回路
８の設定時間経過によりトランジスタ７をオンとして、
三端子レギュレータ５の出力電圧を制御回路４の運転時
の動作電圧とするもので、起動時のみ制御回路４に起動
電圧以上の電圧を印加し、運転時には所望の動作電圧に
低減できるから、運転時の電力損失を低減すると共に、
Ｍｏ３トランジスタ２のゲート電圧を所望の値として、
ＭＯＳトランジスタ２のスイッチング損失を低減するこ
とができる利点がある。

又１個の三端子レギュレータ５とインピーダンス素子６
とトランジスタ７と時定数回路８とを設けるだけである
から、簡単な構成で済むことになり、駆動回路の経済化
を図ることができる利点がある。

【図面の簡単な説明】

第１図は本発明の実施例の要部ブロック図、第２図は本
発明の実施例の動作説明図、第３図は従来例の要部ブロ
ック図、第４図は制御回路の要部ブロック図、第５図は
従来例のスイッチング動作説明図である。 １は直流電源、２はＭＯＳトランジスタ、３はトランス
、４は制御回路、５は三端子レギュレータ、６はインピ
ーダンス素子、７はトランジスタ、８は時定数回路、９
は電源スィッチ、１．０．１１はトランジスタ、１２は
整流平滑回路である。 特許出願人　　富士通電装株式会社 代理人弁理士　　　相　谷　昭　司

Claims (1)

1. 【特許請求の範囲】 直流電源（１）からＭＯＳトランジスタ（２）を介して
   トランス（３）の一次巻線に電圧を印加し、該トランス
   （３）の二次巻線の出力電圧を安定化させる制御回路（
   ４）を含む駆動回路に於いて、 前記直流電源（１）から前記制御回路（４）に電圧を印
   加する為の三端子レギュレータ（５）と、該三端子レギ
   ュレータ（５）の接地端子に接続したインピーダンス素
   子（６）と、 該インピーダンス素子（６）に並列に接続したトランジ
   スタ（７）と、 該トランジスタ（７）を前記直流電源（１）からの電圧
   を印加した時にオフとし、所定時間経過後にオンとする
   時定数回路（８）と を備えたことを特徴とするＭＯＳトランジスタの駆動回
   路。