JPH0449347B2 - - Google Patents

Info

Publication number
JPH0449347B2
JPH0449347B2 JP59122716A JP12271684A JPH0449347B2 JP H0449347 B2 JPH0449347 B2 JP H0449347B2 JP 59122716 A JP59122716 A JP 59122716A JP 12271684 A JP12271684 A JP 12271684A JP H0449347 B2 JPH0449347 B2 JP H0449347B2
Authority
JP
Japan
Prior art keywords
inverter
transistors
circuit
output
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP59122716A
Other languages
Japanese (ja)
Other versions
JPS614469A (en
Inventor
Tsuneo Oonishi
Koji Yuguchi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sansha Electric Manufacturing Co Ltd
Original Assignee
Sansha Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sansha Electric Manufacturing Co Ltd filed Critical Sansha Electric Manufacturing Co Ltd
Priority to JP59122716A priority Critical patent/JPS614469A/en
Publication of JPS614469A publication Critical patent/JPS614469A/en
Publication of JPH0449347B2 publication Critical patent/JPH0449347B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、トランジスタインバータにおける
各トランジスタ等の過電流による破損などを防止
するインバータの過電流保護回路に関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to an overcurrent protection circuit for an inverter that prevents each transistor in a transistor inverter from being damaged by overcurrent.

〔従来技術〕[Prior art]

従来、大型の誘導電動機の可変運転用制御電源
あるいは大型電子計算機の安定化電源等に適用さ
れるインバータには、制御素子としてサイリスタ
が使用されているが、近年のパワートランジスタ
の大容量化に伴い、サイリスタに代わつてパワー
トランジスタを制御素子とするトランジスタイン
バータの開発が進められている。
Traditionally, thyristors have been used as control elements in inverters used as control power supplies for variable operation of large induction motors or stabilized power supplies for large electronic computers, but as the capacity of power transistors has increased in recent years, , transistor inverters that use power transistors as control elements in place of thyristors are being developed.

そして、従来のトランジスタインバータはたと
えば第1図に示すように構成されており、同図に
おいて、1は商用交流電源に接続された接続端
子、2は接続端子1を介した交流を整流、平滑す
るサイリスタ2a、リアクトル2b、コンデンサ
2cからなる整流回路、3a,3b,3c,3d
はNPN型の第1〜第4トランジスタであり、各
トランジスタ3a〜3dのコレクタ、エミツタに
それぞれ逆並列にフライホイルダイオード4が接
続され、第1、第2トランジスタ3a,3bのコ
レクタが整流回路2の正出力端子に接続され、第
3、第4トランジスタ3c,3dのコレクタが第
1、第2トランジスタ3a,3bのエミツタに接
続されるとともに、第3、第4トランジスタ3
c,3dのエミツタが分流器、直流変流器等から
なる電流検出器5を介して整流回路2の負出力端
子に接続され、さらに各トランジスタ3a〜3d
のベースが後述の制御回路のベース制御端子に接
続されており、整流回路2、各トランジスタ3a
〜3d、各ダイオード4によりトランジスタイン
バータ6が構成されている。
A conventional transistor inverter is configured as shown in FIG. 1, for example. In the figure, 1 is a connection terminal connected to a commercial AC power supply, and 2 is a connection terminal that rectifies and smoothes the AC that has passed through the connection terminal 1. Rectifier circuit consisting of thyristor 2a, reactor 2b, and capacitor 2c, 3a, 3b, 3c, 3d
are NPN type first to fourth transistors, a flywheel diode 4 is connected in antiparallel to the collector and emitter of each transistor 3a to 3d, respectively, and the collector of the first and second transistors 3a and 3b is connected to the rectifier circuit 2. The collectors of the third and fourth transistors 3c and 3d are connected to the emitters of the first and second transistors 3a and 3b.
The emitters of transistors 3a to 3d are connected to the negative output terminal of the rectifier circuit 2 via a current detector 5 consisting of a shunt, a DC transformer, etc.
The base of is connected to the base control terminal of the control circuit described later, and the rectifier circuit 2 and each transistor 3a
~3d, each diode 4 constitutes a transistor inverter 6.

7は1次巻線7aの両端が第1、第2トランジ
スタ3a,3bのエミツタに接続されたトラン
ス、8はトランス7の2次巻線7bに接続された
負荷、9は制御回路であり、ゲート制御端子9a
を介してサイリスタ2aのゲートにゲート制御信
号を出力するゲート制御部、4個のベース制御端
子9b〜9eを介して各トランジスタ3a〜3d
のベースにベース制御信号を出力するベース制御
部、および第2図に示すような過電流保護部10
により構成されている。
7 is a transformer in which both ends of the primary winding 7a are connected to the emitters of the first and second transistors 3a and 3b; 8 is a load connected to the secondary winding 7b of the transformer 7; 9 is a control circuit; Gate control terminal 9a
A gate control section that outputs a gate control signal to the gate of the thyristor 2a through the gate, and a gate control section that outputs a gate control signal to the gate of the thyristor 2a, and a gate control section that outputs a gate control signal to the gate of the thyristor 2a.
a base control section that outputs a base control signal to the base of the base, and an overcurrent protection section 10 as shown in FIG.
It is made up of.

つぎに第2図において、10aは直流基準電
源、10bは基準電源10aによる基準電圧と検
出器5により検出されたインバータ6の1次側電
流にもとづく電圧とを比較する比較回路、10c
は停止回路であり、表示部を備え、前記1次側電
流による電圧が前記基準電圧よりも大きいとき
に、前記ベース制御部に停止信号を出力して各ト
ランジスタ3a〜3dへのベース制御信号の出力
を停止させ、各トランジスタ3a〜3dのスイツ
チングを停止させるとともに、前記表示部に異常
表示するようになつており、基準電源10a、比
較回路10bおよび停止回路10cにより過電流
保護部10が構成されている。
Next, in FIG. 2, 10a is a DC reference power supply, 10b is a comparison circuit that compares the reference voltage from the reference power supply 10a and the voltage based on the primary current of the inverter 6 detected by the detector 5, and 10c
is a stop circuit, which includes a display section, and outputs a stop signal to the base control section when the voltage due to the primary side current is higher than the reference voltage, and outputs a stop signal to the base control signal to each of the transistors 3a to 3d. The output is stopped, the switching of each transistor 3a to 3d is stopped, and an abnormality is displayed on the display section. An overcurrent protection section 10 is constituted by a reference power supply 10a, a comparator circuit 10b, and a stop circuit 10c. ing.

そして、制御回路9のベース制御部からのベー
ス制御信号が第1、第4トランジスタ3a,3d
のベースおよび第2、第3トランジスタ3b,3
cのベースに交互に出力され、第1、第4トラン
ジスタ3a,3dおよび第2、第3トランジスタ
3b3cが交互にオン、オフを繰り返し、第1、
第4トランジスタ3a,3dのオンにより、整流
回路2からの直流電流が第1トランジスタ3aの
コレクタ、エミツタ、トランス7の1次巻線7
a、第4トランジスタ3dのコレクタ、エミツ
タ、検出器5、整流回路2を流れ、第2、第3ト
ランジスタ3b,3cのオンにより、整流回路2
からの直流電流が第2トランジスタ3bのコレク
タ、エミツタ、トランス7の1次巻線7a、第3
トランジスタ3cのコレクタ、エミツタ、検出器
5、整流回路2を流れ、インバータ6により整流
回路2による直流が交流に変換されて負荷8に供
給される。
Then, the base control signal from the base control section of the control circuit 9 is transmitted to the first and fourth transistors 3a and 3d.
base and the second and third transistors 3b, 3
The first and fourth transistors 3a, 3d and the second and third transistors 3b3c alternately turn on and off,
By turning on the fourth transistors 3a and 3d, the DC current from the rectifier circuit 2 is transferred to the collector and emitter of the first transistor 3a, and to the primary winding 7 of the transformer 7.
a, flows through the collector and emitter of the fourth transistor 3d, the detector 5, and the rectifier circuit 2, and by turning on the second and third transistors 3b and 3c, the rectifier circuit 2
DC current flows through the collector and emitter of the second transistor 3b, the primary winding 7a of the transformer 7, and the third
The current flows through the collector and emitter of the transistor 3c, the detector 5, and the rectifier circuit 2, and the inverter 6 converts the direct current from the rectifier circuit 2 into alternating current, which is then supplied to the load 8.

このとき、検出器5により検出されるインバー
タ6の1次側電流は定常電流であるため、前記1
次側電流にもとづき検出器5により比較回路10
bに与えられる電圧値は基準電源10aによる基
準電圧値よりも低く、比較回路10bからの比較
信号により停止回路10cが作動することはな
く、停止回路10cから停止信号が出力されるこ
ともなく前記ベース制御部から各ベース制御信号
が出力され続け、インバータ6は正常動作を続け
る。
At this time, since the primary current of the inverter 6 detected by the detector 5 is a steady current, the
Comparison circuit 10 is detected by detector 5 based on the next-side current.
The voltage value applied to b is lower than the reference voltage value from the reference power supply 10a, and the stop circuit 10c is not activated by the comparison signal from the comparison circuit 10b, and no stop signal is output from the stop circuit 10c, and the above-mentioned Each base control signal continues to be output from the base control section, and the inverter 6 continues to operate normally.

ところで、インバータ6の正常動作中に、前記
ベース制御部の誤動作等により、たとえば第1、
第3トランジスタ3a,3cが同時にオンすると
いう異常が発生した場合、第1、第3トランジス
タ3a,3cの同時のオンにより、インバータ6
の出力が短絡してインバータ6の1次側に過電流
が流れ、前記過電流にもとづき検出器5により比
較回路10bに与えられる電圧値が基準電源10
aによる基準電圧値以上となり、比較回路10b
からの比較信号により停止回路10cが作動し、
停止回路10cから停止信号が出力されて前記ベ
ース制御部からのベース制御信号の出力が停止さ
れ、各トランジスタ3a〜3dがオフしてインバ
ータ6の作動が停止するとともに、停止回路10
cの表示部に異常表示される。
By the way, during the normal operation of the inverter 6, due to a malfunction of the base control section, for example, the first
If an abnormality occurs in which the third transistors 3a and 3c turn on at the same time, the inverter 6
When the output of
The voltage becomes higher than the reference voltage value by a, and the comparator circuit 10b
The stop circuit 10c is activated by the comparison signal from
A stop signal is output from the stop circuit 10c, the output of the base control signal from the base control section is stopped, each transistor 3a to 3d is turned off, and the operation of the inverter 6 is stopped.
An abnormality is displayed on the display section c.

しかし、検出器5として分流器を用いた場合、
分流器の出力信号が各トランジスタ3a〜3dの
ベースに直接入力されないように絶縁をしなけれ
ばならず、非常に煩雑であり、検出器5として直
流変流器を用いた場合には、前記変流器が遅れ要
素となるため、過電流発生時に、前記ベース制御
部からのベース制御信号の出力を瞬時に停止させ
ることができず、トランジスタ3a〜3d等の破
損を招くという欠点がある。
However, when a flow divider is used as the detector 5,
It is necessary to insulate the output signals of the shunts so that they are not directly input to the bases of the transistors 3a to 3d, which is very complicated. Since the current flow device becomes a delay element, when an overcurrent occurs, the output of the base control signal from the base control section cannot be stopped instantaneously, resulting in damage to the transistors 3a to 3d, etc.

また検出器5としてヒユーズを用いることも考
えられるが、過電流発生時にヒユーズにより前記
ベース制御部からのベース制御信号の出力を瞬時
に停止させることはできない。
It is also conceivable to use a fuse as the detector 5, but the fuse cannot instantly stop the output of the base control signal from the base control section when an overcurrent occurs.

さらに、負荷8がコンデンサ入力型負荷である
場合、当該負荷を起動する際、起動スイツチのオ
ン等により起動した直後には、前記コンデンサを
充電するために大きな充電電流が必要であるた
め、インバータ6の1次側電流も大きくなつて前
記と同様に過電流保護部10が作動し、インバー
タ6は作動停止してしまい、前記負荷が起動され
ないという不都合が生じ易い。
Furthermore, when the load 8 is a capacitor input type load, when starting the load, a large charging current is required to charge the capacitor immediately after turning on the start switch, etc., so the inverter 6 The primary side current also increases, causing the overcurrent protection section 10 to operate in the same way as described above, causing the inverter 6 to stop operating, which tends to cause the inconvenience that the load cannot be started.

〔発明の目的〕[Purpose of the invention]

この発明は、前記の点に留意してなされたもの
であり、過電流発生時にインバータを瞬時に停止
させ、コンデンサ入力型負荷の起動を可能にする
ことを目的とする。
The present invention has been made with the above-mentioned points in mind, and it is an object of the present invention to instantly stop an inverter when an overcurrent occurs and to enable starting of a capacitor input type load.

〔発明の構成〕[Structure of the invention]

この発明は、複数個のトランジスタのスイツチ
ングにより直流を交流に変換するインバータと、
該インバータの1次側および2次側にそれぞれ設
けられ前記1次側、2次側を流れる電流に比例し
た電圧信号を出力するホール素子を用いた第1、
第2電流検出器と、前記両電流検出器の出力電圧
値と2個の基準電圧値それぞれとを比較し、それ
ぞれ前記両基準電圧値以上の前記両電流検出器か
らの電圧信号により比較信号を出力する第1、第
2比較回路と、前記両比較信号によりそれぞれパ
ルスを出力する第1、第2パルス発生回路と、い
ずれかの前記パルス発生回路からのパルスにより
前記各トランジスタのスイツチングを所定時間停
止させる第1停止回路と、前記両パルス数をカウ
ントし、いずれかの前記パルス数が設定値に達し
たときに前記各トランジスタのスイツチングを停
止させる第2停止回路とを備えたことを特徴とす
るインバータの過電流保護回路である。
This invention provides an inverter that converts direct current to alternating current by switching a plurality of transistors;
A first using Hall elements provided on the primary side and the secondary side of the inverter, respectively, and outputting a voltage signal proportional to the current flowing through the primary side and the secondary side, respectively.
A second current detector compares the output voltage values of the two current detectors with each of the two reference voltage values, and generates a comparison signal using the voltage signals from the two current detectors each having a value greater than or equal to the reference voltage value. First and second comparison circuits that output pulses, first and second pulse generation circuits that output pulses based on both of the comparison signals, and switching of each of the transistors for a predetermined period of time using pulses from either of the pulse generation circuits. The transistor is characterized by comprising a first stop circuit that stops the switching, and a second stop circuit that counts both the numbers of pulses and stops switching of each of the transistors when one of the numbers of pulses reaches a set value. This is an overcurrent protection circuit for inverters.

〔発明の効果〕〔Effect of the invention〕

したがつて、この発明のインバータの過電流保
護回路によると、複数個のトランジスタからなる
インバータの1次側および2次側にホール素子を
用いた第1、第2電流検出器を設け、両基準電圧
値以上の両電流検出器からの電圧信号にもとづく
両パルス発生回路からのいずれかのパルスによ
り、インバータの各トランジスタのスイツチング
を所定時間停止させる第1停止回路を設けるとと
もに、いずれかの両パルス数が設定値に達したと
きに各トランジスタのスイツチングを停止させる
第2停止回路を設けたことにより、過電流発生時
にインバータを瞬時に停止させることができ、ト
ランジスタ等の破損の発生を防止することができ
るとともに、負荷がコンデンサ入力型のものであ
つても、容易に起動することができ、実用的であ
る。
Therefore, according to the inverter overcurrent protection circuit of the present invention, first and second current detectors using Hall elements are provided on the primary and secondary sides of the inverter consisting of a plurality of transistors, and both standards are A first stop circuit is provided that stops switching of each transistor of the inverter for a predetermined period of time by either pulse from both pulse generating circuits based on voltage signals from both current detectors having a voltage value or higher. By providing a second stop circuit that stops switching each transistor when the number reaches a set value, the inverter can be stopped instantly when an overcurrent occurs, thereby preventing damage to the transistors, etc. In addition, even if the load is a capacitor input type, it can be started easily and is practical.

〔実施例〕〔Example〕

つぎに、この発明を、その1実施例を示した第
3図以下の図面とともに詳細に説明する。
Next, the present invention will be explained in detail with reference to the drawings from FIG. 3 showing one embodiment thereof.

まず第3図において、第1図と同一記号は同一
のものを示し、11は検出器5に代わりインバー
タ6の1次側である第3、第4トランジスタ3
c,3dの両エミツタと整流回路2の負出力端子
との間に設けられホール素子を用いた第1電流検
出器、12はインバータ6の1次側であるトラン
ス7の1次巻線7aの一端と第4トランジスタ3
dのコレクタとの間に設けられホール素子を用い
た第2電流検出器であり、両電流検出器11,1
2からインバータ6の1次側、2次側を流れる電
流に比例した電圧信号が出力される。
First, in FIG. 3, the same symbols as in FIG.
A first current detector using a Hall element is provided between both emitters c and 3d and the negative output terminal of the rectifier circuit 2; one end and the fourth transistor 3
A second current detector using a Hall element is provided between the collector of d, and both current detectors 11, 1
2 outputs a voltage signal proportional to the current flowing through the primary and secondary sides of the inverter 6.

13は第2電流検出器12から出力される交流
電圧信号を整流する整流器、14は制御回路であ
り、ゲート制御端子14aを介してサイリスタ2
aのゲートにゲート制御信号を出力するゲート制
御部、4個のベース制御端子14b〜14eを介
して各トランジスタ3a〜3dのベースにベース
制御信号を出力するベース制御部、および第4図
に示すような過電流保護部15により構成されて
いる。
13 is a rectifier that rectifies the AC voltage signal output from the second current detector 12, and 14 is a control circuit that connects the thyristor 2 via the gate control terminal 14a.
a gate control section that outputs a gate control signal to the gate of transistor a; a base control section that outputs a base control signal to the base of each transistor 3a to 3d via four base control terminals 14b to 14e; The overcurrent protection section 15 is configured as follows.

つぎに第4図において、15a,15a′は2個
の直流基準電源、15b,15b′は両基準電源1
5a,15a′による基準電圧と第1電流検出器1
1および整流器13の出力電圧値とをそれぞれ比
較して比較信号を出力する第1、第2比較回路、
15c,15c′はそれぞれ両基準電圧値以上の第
1電流検出器11、整流器13からの電圧信号に
よりハイレベルのパルスを出力する単安定マルチ
バイブレータからなる第1、第2パルス発生回
路、15dは第1停止回路であり、いずれかのパ
ルス発生回路15c,15c′からのパルスによ
り、所定時間である前記パルスの出力期間、すな
わちハイレベル期間前記ベース制御部から各トラ
ンジスタ3a〜3dへのベース制御信号の出力を
停止させ、各トランジスタ3a〜3dのスイツチ
ングを停止させる。
Next, in Fig. 4, 15a and 15a' are two DC reference power supplies, and 15b and 15b' are two reference power supplies 1.
5a, 15a' reference voltage and first current detector 1
1 and the output voltage values of the rectifier 13, respectively, and output comparison signals;
15c and 15c' are first and second pulse generation circuits each consisting of a monostable multivibrator that outputs high-level pulses in response to voltage signals from the first current detector 11 and rectifier 13, each having voltages higher than both reference voltage values, and 15d, This is a first stop circuit, and base control is performed from the base control unit to each transistor 3a to 3d during a predetermined output period of the pulse, that is, a high level period, by a pulse from one of the pulse generating circuits 15c and 15c'. The output of the signal is stopped, and the switching of each transistor 3a to 3d is stopped.

15e,15e′は両パルス発生回路15c,1
5c′からのパルス数をそれぞれカウントし、カウ
ントしたパルス数をそれぞれ第1、第2設定器1
5f,15f′により設定された値に達したときに
第1、第2指令信号を出力する第1、第2カウン
タ、15gは停止部であり、表示部を備え、いず
れかの前記指令信号により前記ベース制御部から
各トランジスタ3a〜3dへのベース制御信号の
出力を完全に停止させ、各トランジスタ3a〜3
dのスイツチングを停止させるとともに、前記表
示部に異常表示するようになつており、両カウン
タ15e,15e′、両設定器15f,15f′およ
び停止部15gにより第2停止回路15hが構成
され、第4図中の1点鎖線で囲まれた回路により
過電流保護部15が構成されている。
15e, 15e' are both pulse generating circuits 15c, 1
Count the number of pulses from 5c', and set the counted pulse numbers to the first and second setting devices 1, respectively.
The first and second counters output the first and second command signals when the values set by 5f and 15f' are reached. Reference numeral 15g is a stop section, and includes a display section. The output of the base control signal from the base control section to each transistor 3a to 3d is completely stopped, and each transistor 3a to 3
d is stopped, and an abnormality is displayed on the display section. Both counters 15e, 15e', both setters 15f, 15f', and a stop section 15g constitute a second stop circuit 15h. The overcurrent protection section 15 is constituted by the circuit surrounded by the one-dot chain line in FIG.

つぎに、前記実施例の動作について説明する。 Next, the operation of the above embodiment will be explained.

いま、制御回路14のベース制御部からのベー
ス制御信号により、第1、第4トランジスタ3
a,3dおよび第2、第3トランジスタ3b,3
cが交互にオン、オフを繰り返してインバータ6
が正常に動作しているときに、制御回路14の誤
動作等によりたとえば第1、第3トランジスタ3
a,3cが同時にオンすると、第1、第3トラン
ジスタ3a,3cの同時のオンにより、インバー
タ6の出力が短絡してインバータ6の1次側に過
電流が流れ、第1電流検出器11から第1比較回
路15bへの電圧信号の電圧値が基準電源15a
による基準電圧値以上となり、第1比較回路15
bからの比較信号により第1パルス発生回路15
cの出力がハイレベルに反転してハイレベルパル
スが出力され、前記パルスにより第1停止回路1
5dが作動し、第1停止回路15dにより前記パ
ルスの出力期間だけ前記ベース制御部から各トラ
ンジスタ3a〜3dへのベース制御信号の出力が
停止され、各トランジスタ3a〜3dのスイツチ
ングが停止されてインバータ6の作動が前記パル
スのハイレベル期間だけ停止する。
Now, the first and fourth transistors 3 are controlled by the base control signal from the base control section of the control circuit 14.
a, 3d and second and third transistors 3b, 3
c repeats on and off alternately, and inverter 6
For example, when the first and third transistors 3 are operating normally, due to a malfunction of the control circuit 14, etc.
When transistors a and 3c are turned on at the same time, the output of the inverter 6 is short-circuited due to the simultaneous turning on of the first and third transistors 3a and 3c, and an overcurrent flows to the primary side of the inverter 6. The voltage value of the voltage signal to the first comparison circuit 15b is the reference power supply 15a.
becomes higher than the reference voltage value, and the first comparator circuit 15
The first pulse generating circuit 15 receives the comparison signal from b.
The output of c is inverted to high level and a high level pulse is output, and the pulse causes the first stop circuit 1
5d is activated, the first stop circuit 15d stops the output of the base control signal from the base control section to each of the transistors 3a to 3d for the output period of the pulse, and the switching of each transistor 3a to 3d is stopped and the inverter is turned off. 6 is stopped only during the high level period of the pulse.

そして、第1パルス発生回路15cの出力がハ
イレベルに反転してから所定時間後に再びローレ
ベルに反転する、第1停止回路15dが作動停止
して前記ベース制御部から各トランジスタ3a〜
3dへ再びベース制御信号が出力されるのである
が、第1、第3トランジスタ3a,3cの同時に
オン等により猶もインバータ6の1次側に過電流
が流れ続ける場合には、前記の動作が繰り返され
て第1カウンタ15eにより第1パルス発生回路
15cからのパルス数がカウントされ、第1カウ
ンタ15eのカウント値が第1設定器15fによ
る設定値に達すると、第1カウンタ15eから出
力される指令信号により停止部15gが作動し、
第2停止回路15hにより前記ベース制御部から
各トランジスタ3a〜3dへのベース制御信号の
出力が完全に停止され、各トランジスタ3a〜3
dのスイツチングが停止されてインバータ6の作
動が完全に停止するとともに、停止部15gの表
示部に異常表示される。
Then, the first stop circuit 15d, in which the output of the first pulse generating circuit 15c is inverted to high level and then inverted to low level again after a predetermined period of time, stops operating, and the output from the base control section is transmitted to each transistor 3a to
The base control signal is output again to the inverter 3d, but if the overcurrent continues to flow to the primary side of the inverter 6 due to the simultaneous turning on of the first and third transistors 3a and 3c, the above operation is not performed. The number of pulses from the first pulse generating circuit 15c is repeatedly counted by the first counter 15e, and when the count value of the first counter 15e reaches the set value by the first setting device 15f, the first counter 15e outputs the pulse number. The stop part 15g is activated by the command signal,
The second stop circuit 15h completely stops outputting the base control signal from the base control section to each of the transistors 3a to 3d.
The switching of d is stopped and the operation of the inverter 6 is completely stopped, and an abnormality is displayed on the display section of the stop section 15g.

つぎに、負荷8が過負荷となつてインバータ6
の2次側であるトランス7の1次巻線7aに過電
流が流れた場合、整流器13を介した第2電流検
出器12から第2比較回路15b′への電圧信号の
電圧値が基準電源15a′による基準電圧値以上と
なり、前記したインバータ6の1次側での過電流
発生時と同様に、第2パルス発生回路15c′から
ハイレベルパルスが出力され、前記パルスにより
第1停止回路15dにより前記ベース制御部から
各トランジスタ3a〜3dへのベース制御信号の
出力が停止されてインバータ6の作動が前記パル
スのハイレベル期間だけ停止する。
Next, the load 8 becomes overloaded and the inverter 6
When an overcurrent flows through the primary winding 7a of the transformer 7, which is the secondary side of the 15a' becomes higher than the reference voltage value, and as in the case where an overcurrent occurs on the primary side of the inverter 6, a high-level pulse is output from the second pulse generation circuit 15c', and the pulse causes the first stop circuit 15d to be output. Accordingly, the output of the base control signal from the base control section to each of the transistors 3a to 3d is stopped, and the operation of the inverter 6 is stopped only during the high level period of the pulse.

さらに第2パルス発生回路15c′からの前記パ
ルスのローレベルへの反転後もインバータ6の2
次側に過電流が流れ続ける場合、前記したインバ
ータ6の1次側での過電流発生時と同様に、第2
カウンタ15e′により第2パルス発生回路15
c′からのパルス数がカウントされ、第2カウンタ
15e′のカウント値が第2設定器15f′による設
定値に達すると、第2停止回路15hにより前記
ベース制御部から各トランジスタ3a〜3dへの
ベース制御信号出力が完全に停止され、各トラン
ジスタ3a〜3dのスイツチング停止されてイン
バータ6の作動が完全に停止するとともに、停止
部15gの表示部に異常表示される。
Furthermore, even after the pulse from the second pulse generation circuit 15c' is inverted to low level, the inverter 6
If overcurrent continues to flow to the next side, the second
The second pulse generating circuit 15 is controlled by the counter 15e'.
The number of pulses from c' is counted, and when the count value of the second counter 15e' reaches the set value by the second setter 15f', the second stop circuit 15h controls the number of pulses from the base control section to each of the transistors 3a to 3d. The base control signal output is completely stopped, the switching of each transistor 3a to 3d is stopped, and the operation of the inverter 6 is completely stopped, and an abnormality is displayed on the display section of the stop section 15g.

また、負荷8がコンデンサ入力型である場合、
インバータ6が作動してトランス7を介し負荷8
への通電が開始されると、通電開始直後は負荷8
のコンデンサの充電に大きな充電電流を必要とす
るため、インバータ6の2次側すなわちトランス
7の1次巻線7aを過電流が流れ、前記したよう
に、第1停止回路15dが作動して前記ベース制
御部から各トランジスタ3a〜3dへのベース制
御信号の出力が所定時間停止されるが、第1停止
回路15dによる前記ベース制御部によるベース
制御信号の出力、出力停止が数回繰り返される
と、前記コンデンサの充電電流が徐々に減少して
いくため、やがて整流器13により整流された第
2電流検出器12からの電圧信号の電圧値が基準
電源15a′による基準電圧値よりも低くなり、第
1、第2停止回路15d,15hがともに作動し
なくなつてインバータ6が正常動作を続け、負荷
8の起動が行なわれる。
Also, if the load 8 is a capacitor input type,
When the inverter 6 operates, the load 8 is passed through the transformer 7.
Immediately after the start of energization, the load 8
Since a large charging current is required to charge the capacitor, an overcurrent flows through the secondary side of the inverter 6, that is, the primary winding 7a of the transformer 7, and as described above, the first stop circuit 15d is activated and the The output of the base control signal from the base control section to each of the transistors 3a to 3d is stopped for a predetermined period of time, but when the first stop circuit 15d repeats the output and stop of the output of the base control signal by the base control section several times, As the charging current of the capacitor gradually decreases, the voltage value of the voltage signal from the second current detector 12 rectified by the rectifier 13 eventually becomes lower than the reference voltage value from the reference power supply 15a', Both the second stop circuits 15d and 15h cease to operate, the inverter 6 continues to operate normally, and the load 8 is started.

したがつて、前記実施例によると、電流検出器
11,12を用いたため、直流変流器のような遅
れ要素を除去することができ、過電流発生時にイ
ンバータ6を瞬時に停止させることが可能とな
り、トランジスタ3a〜3d等の損傷の発生を防
止することができる。
Therefore, according to the embodiment, since the current detectors 11 and 12 are used, a delay element such as a DC current transformer can be removed, and the inverter 6 can be stopped instantly when an overcurrent occurs. Therefore, damage to the transistors 3a to 3d, etc. can be prevented.

また、第1停止回路15dおよび第2停止回路
15hを設けたため、負荷8がコンデンサ入力型
であつても、容易に起動することができ、非常に
実用的である。
Further, since the first stop circuit 15d and the second stop circuit 15h are provided, even if the load 8 is of a capacitor input type, it can be started easily, which is very practical.

なお、前記実施例では、インバータ6をトラン
ジスタによるフルブリツジ型の場合について説明
したが、ハーフブリツジ型であつてもよいことは
勿論である。
In the above embodiment, the case where the inverter 6 is of a full-bridge type using transistors has been described, but it goes without saying that it may be of a half-bridge type.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は従来のインバータの過電流保護回路の
結線図、第2図は第1図の一部の結線図、第3図
以下の図面はこの発明のインバータの過電流保護
回路の1実施例を示し、第3図は結線図、第4図
は一部の結線図である。 3a〜3d…トランジスタ、6…インバータ、
11,12…電流検出器、15b,15b′…比較
回路、15c,15c′…パルス発生回路、15d
…第1停止回路、15h…第2停止回路。
Fig. 1 is a wiring diagram of a conventional inverter overcurrent protection circuit, Fig. 2 is a partial wiring diagram of Fig. 1, and Fig. 3 and the following drawings are an embodiment of the inverter overcurrent protection circuit of the present invention. 3 is a wiring diagram, and FIG. 4 is a partial wiring diagram. 3a to 3d...transistor, 6...inverter,
11, 12...Current detector, 15b, 15b'...Comparison circuit, 15c, 15c'...Pulse generation circuit, 15d
...first stop circuit, 15h...second stop circuit.

Claims (1)

【特許請求の範囲】[Claims] 1 複数個のトランジスタのスイツチングにより
直流を交流に変換するインバータと、該インバー
タの1次側および2次側にそれぞれ設けられ前記
1次側、2次側を流れる電流に比例した電圧信号
を出力するホール素子を用いた第1、第2電流検
出器と、前記両電流検出器の出力電圧値と2個の
基準電圧値それぞれとを比較し、それぞれ前記両
基準電圧値以上の前記両電流検出器からの電圧信
号により比較信号を出力する第1、第2比較回路
と、前記両比較信号によりそれぞれパルスを出力
する第1、第2パルス発生回路と、いずれかの前
記パルス発生回路からのパルスにより前記各トラ
ンジスタのスイツチングを所定時間停止させる第
1停止回路と、前記両パルス数をカウントし、い
ずれかの前記パルス数が設定値に達したときに前
記各トランジスタのスイツチングを停止させる第
2停止回路とを備えたことを特徴とするインバー
タの過電流保護回路。
1. An inverter that converts direct current to alternating current by switching a plurality of transistors, and is provided on the primary and secondary sides of the inverter and outputs a voltage signal proportional to the current flowing through the primary and secondary sides, respectively. The first and second current detectors each using a Hall element, and the output voltage values of the two current detectors are compared with two reference voltage values, and each of the two current detectors is higher than the reference voltage value. first and second comparison circuits that output comparison signals based on voltage signals from the first and second comparison circuits, first and second pulse generation circuits that output pulses based on both of the comparison signals, and pulses from either of the pulse generation circuits. a first stop circuit that stops switching of each of the transistors for a predetermined time; and a second stop circuit that counts both pulse numbers and stops switching of each of the transistors when either of the pulse numbers reaches a set value. An inverter overcurrent protection circuit comprising:
JP59122716A 1984-06-14 1984-06-14 Overcurrent protecting circuit of inverter Granted JPS614469A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59122716A JPS614469A (en) 1984-06-14 1984-06-14 Overcurrent protecting circuit of inverter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59122716A JPS614469A (en) 1984-06-14 1984-06-14 Overcurrent protecting circuit of inverter

Publications (2)

Publication Number Publication Date
JPS614469A JPS614469A (en) 1986-01-10
JPH0449347B2 true JPH0449347B2 (en) 1992-08-11

Family

ID=14842823

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59122716A Granted JPS614469A (en) 1984-06-14 1984-06-14 Overcurrent protecting circuit of inverter

Country Status (1)

Country Link
JP (1) JPS614469A (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6443067A (en) * 1987-08-07 1989-02-15 Mitsubishi Heavy Ind Ltd Overcurrent detection method for inverter
JP2010136543A (en) * 2008-12-05 2010-06-17 Shimada Phys & Chem Ind Co Ltd Noncontact power supply system

Also Published As

Publication number Publication date
JPS614469A (en) 1986-01-10

Similar Documents

Publication Publication Date Title
US4464709A (en) Current and voltage protection for a power supply circuit
US4151453A (en) Induction motor control system
JPH0449347B2 (en)
JP4960761B2 (en) Charging circuit
JPH0777486B2 (en) Multi-voltage inverter device
JPS6349107Y2 (en)
JP2773534B2 (en) DC power supply
JPH04372582A (en) Capacitor rush current preventing circuit for rectifier
JPS5849108B2 (en) Dengen Sochi
JP2634043B2 (en) Inverter overcurrent protection circuit
JP3134913B2 (en) Switching device
JP2988698B2 (en) Switching regulator protection device
JPH0681496B2 (en) Inrush current prevention circuit
JPH054014Y2 (en)
SU1713054A1 (en) Ac-to-dc voltage converter
JPH0530755A (en) Discharging circuit for inverter device
JPH01218357A (en) Voltage detection circuit
JP3049108B2 (en) Switching type DC stabilized power supply
JPH02114858A (en) Overvoltage protection circuit
JP2566289B2 (en) Charging circuit
JPH0116389Y2 (en)
JPH043590Y2 (en)
JPH02237429A (en) Overvoltage protector
JPH0474929B2 (en)
JPH0777512B2 (en) Switching power supply

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees