JPS6349107Y2 - - Google Patents

Info

Publication number
JPS6349107Y2
JPS6349107Y2 JP17114682U JP17114682U JPS6349107Y2 JP S6349107 Y2 JPS6349107 Y2 JP S6349107Y2 JP 17114682 U JP17114682 U JP 17114682U JP 17114682 U JP17114682 U JP 17114682U JP S6349107 Y2 JPS6349107 Y2 JP S6349107Y2
Authority
JP
Japan
Prior art keywords
voltage
switching
power supply
output
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP17114682U
Other languages
Japanese (ja)
Other versions
JPS5975785U (en
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP17114682U priority Critical patent/JPS5975785U/en
Publication of JPS5975785U publication Critical patent/JPS5975785U/en
Application granted granted Critical
Publication of JPS6349107Y2 publication Critical patent/JPS6349107Y2/ja
Granted legal-status Critical Current

Links

Description

【考案の詳細な説明】 本考案は、出力電流に比例して変化する一次側
ピーク電流を検出して過電流保護を行うスイツチ
ングレギユレータの過電流保護回路に関するもの
である。
[Detailed Description of the Invention] The present invention relates to an overcurrent protection circuit for a switching regulator that performs overcurrent protection by detecting a primary side peak current that changes in proportion to the output current.

第1図に過電流保護回路を備えたスイツチング
レギユレータの従来例を示す。図において、VIN
は入力交流電源、RFは整流器、C0は平滑コンデ
ンサ、Tは変圧器、Q1はスイツチングトランジ
スタ、R1は一次側ピーク電圧IPを検出するための
抵抗であり、前記整流器RFの出力端に前記変圧
器Tの一次巻線、トランジスタQ1及び抵抗R1
直列回路が接続されている。
FIG. 1 shows a conventional example of a switching regulator equipped with an overcurrent protection circuit. In the figure, V IN
is the input AC power supply, RF is the rectifier, C0 is the smoothing capacitor, T is the transformer, Q1 is the switching transistor, R1 is the resistor for detecting the primary side peak voltage I P , and the output of the rectifier RF is A series circuit consisting of the primary winding of the transformer T, a transistor Q 1 and a resistor R 1 is connected to the end.

CNは前記トランジスタQ1にスイツチングパル
スを与える制御部、CPは比較器であり、この比
較器CPに電流検出電圧VFが入力され、基準用電
圧VRと比較される。電圧VFは前記抵抗R1の両端
間電圧VDをダイオードD1で整流し、コンデンサ
C1で平滑した後、抵抗R2,R3により分圧して得、
また電圧VRは前記制御部CNの電源電圧となる電
圧VEを抵抗R4,R5によつて分圧して得ており、
VR<VFのとき比較器CPの出力で制御部CNを出
力電流I0が減少するように、つまりトランジスタ
Q1のオン時間が短くなるように制御する。
CN is a control unit that applies a switching pulse to the transistor Q1 , and CP is a comparator.The current detection voltage VF is input to the comparator CP and compared with the reference voltage VR . The voltage V F is obtained by rectifying the voltage V D across the resistor R 1 with the diode D 1 and connecting it to the capacitor.
After smoothing with C 1 , divide the voltage with resistors R 2 and R 3 to obtain
Further, the voltage V R is obtained by dividing the voltage V E , which is the power supply voltage of the control unit CN, by resistors R 4 and R 5 ,
When V R < V F , the output of the comparator CP controls the control unit CN so that the output current I 0 decreases, that is, the transistor
Control so that the on time of Q1 is shortened.

前記電圧VEは、前記整流器RFの出力端間に抵
抗R6を介して接続したツエナダイオードZD1のツ
エナ電圧からトランジスタQ2を介して得ており、
ツエナ電圧に略等しく、入力電源VINの電圧が変
動しても定電圧が保たれる。
The voltage V E is obtained via a transistor Q 2 from the Zener voltage of a Zener diode ZD 1 connected across the output terminals of the rectifier RF via a resistor R 6 ;
Approximately equal to the Zener voltage, a constant voltage is maintained even if the voltage of the input power supply V IN fluctuates.

D2は前記変圧器Tの二次電圧を整流するダイ
オード、C2は平滑コンデンサ、R0は出力電圧V0
を検出するための抵抗であり、検出値は前記制御
部CN、スイツチングトランジスタQ1を駆動する
スイツチングパネルの幅を出力電圧V0が一定に
なるように制御するためにフイードバツクされて
いる。通常は、この動作によつて出力電圧V0
一定電圧に保たれる。
D 2 is a diode that rectifies the secondary voltage of the transformer T, C 2 is a smoothing capacitor, and R 0 is the output voltage V 0
The detected value is fed back to control the width of the switching panel that drives the control unit CN and the switching transistor Q1 so that the output voltage V0 is constant. Normally, this operation maintains the output voltage V 0 at a constant voltage.

このように制御部CNによつてスイツチングト
ランジスタQ1のスイツチング動作が制御されて
おり、出力電圧V0及び電流I0が定格値の範囲内に
あるときは、負荷の変動あるいは入力電圧の変動
があつても出力電圧が一定となるように制御され
ている。
In this way, the switching operation of the switching transistor Q 1 is controlled by the control unit CN, and when the output voltage V 0 and the current I 0 are within the rated value range, the switching operation is controlled by the control unit CN, and when the output voltage V 0 and the current I 0 are within the rated value range, the switching operation is controlled by the control unit CN. The output voltage is controlled to be constant even when

また、出力電流I0が定格値を越える場合には、
変圧器Tの一次側のピーク電流IPの増加として抵
抗R1により検出され、比較器CPにおいて基準電
圧VRと比較される。そして、VR<VFであれば制
御部CNによりスイツチングトランジスタQ1のス
イツチング動作が制御され、出力電圧は垂下す
る。即ち、スイツチングレギユレータの過電流に
よる破損が防止される。
Also, if the output current I 0 exceeds the rated value,
An increase in the peak current I P on the primary side of the transformer T is detected by the resistor R 1 and compared with the reference voltage V R in the comparator CP. Then, if V R <V F , the switching operation of the switching transistor Q 1 is controlled by the control unit CN, and the output voltage drops. That is, damage to the switching regulator due to overcurrent is prevented.

ところが、上記のような回路構成では、トラン
ジスタQ2のエミツタ電圧VEは電源電圧VINが変動
したとしても、常に一定電圧に保持され、従つて
この電圧VEを抵抗R4,R5により分圧した基準電
圧VRも定電圧になつており、入力電源VINの電圧
上昇によつてピーク電流IPが増加し、その検出電
圧、従つて電圧VF,VDが高くなつて、VR<VF
なると、比較器CPの出力が制御部CNに加わり、
スイツチングトランジスタQ1のスイツチングパ
ネルの幅が狭くなつて、出力電圧が垂下するよう
になる。
However, in the above circuit configuration, the emitter voltage V E of the transistor Q 2 is always maintained at a constant voltage even if the power supply voltage V IN fluctuates . The divided reference voltage V R is also a constant voltage, and as the voltage of the input power supply V IN increases, the peak current I P increases, and its detection voltage, and therefore the voltages V F and V D , increase. When V R <V F , the output of the comparator CP is applied to the control unit CN,
As the width of the switching panel of the switching transistor Q1 becomes narrower, the output voltage begins to drop.

この出力電圧V0の垂下点は、入力電圧(整流
器RFの出力端における電圧)VCが定格電圧のと
きには第2図のa点となるように設定してある
が、上記のように電圧VRは定電圧であるので、
入力電圧が高くなり、出力電流I0が増大すれば、
電圧VFは益々高くなつて、早くVF>VRの状態と
なる。その結果、垂下点は定格電圧時の設定点よ
り左側のb点となる。また、入力電圧VCが低く
なつた場合には、反対に垂下点は左側に移行し、
c点となる。即ち、垂下するまでの出力電流I0
範囲がかなり広くなり、またこれに伴つて大きな
出力電流に充分耐えられるような部品が必要とな
るなど、不経済設計となる。
The droop point of this output voltage V 0 is set to be point a in Figure 2 when the input voltage (voltage at the output end of rectifier RF) V C is the rated voltage, but as mentioned above, the voltage V Since R is a constant voltage,
If the input voltage increases and the output current I 0 increases,
The voltage V F becomes higher and higher, and soon the state of V F > V R is reached. As a result, the drooping point becomes point b on the left side of the set point at the rated voltage. In addition, when the input voltage V C decreases, the drooping point shifts to the left,
This will be point c. That is, the range of the output current I 0 before drooping becomes considerably wide, and as a result, components that can sufficiently withstand a large output current are required, resulting in an uneconomical design.

本考案は上記のような欠点を除去するためにな
されたもので、比較器の基準用電圧を入力電源電
圧に応じて変動させることにより、過電流設定精
度が高く、かつ経済設計に寄与できるスイツチン
グレギユレータの過電流保護回路を提供すること
を目的とする。
The present invention was developed in order to eliminate the above-mentioned drawbacks, and by varying the reference voltage of the comparator according to the input power supply voltage, a switch with high overcurrent setting accuracy and contributing to economical design was created. The purpose of the present invention is to provide an overcurrent protection circuit for an angular regulator.

以下、本考案を図示の実施例に基づいて詳細に
説明する。
Hereinafter, the present invention will be explained in detail based on illustrated embodiments.

第3図は本考案の一実施例を示すもので、抵抗
R6とツエナダイオードZD1の直列回路にツエナダ
イオードZD2と抵抗R7を更に直列に接続し、両ツ
エナダイオードZD1,ZD2の接続点に抵抗R4の一
端(従来はトランジスタQ2のエミツタに接続さ
れていた端部)を接続した点が縦来と異なる。即
ち、ツエナダイオードZD2と抵抗R7の直列回路の
両端間に生じる電圧VB(ツエナダイオードZD2
ツエナ電圧+R7・IZD)を抵抗R4,R5により分圧
して比較器CPの基準用電圧VRとしている。
Figure 3 shows an embodiment of the present invention, in which a resistor
A Zener diode ZD 2 and a resistor R 7 are further connected in series to the series circuit of R 6 and a Zener diode ZD 1 , and one end of a resistor R 4 is connected to the connection point of both Zener diodes ZD 1 and ZD 2 (conventionally, one end of the transistor Q 2 is It differs from the vertical one in that the end (which was connected to the emitter) is connected. That is, the voltage V B (Zena voltage of Zener diode ZD 2 + R 7 · I ZD ) generated across the series circuit of Zener diode ZD 2 and resistor R 7 is divided by resistors R 4 and R 5 and the voltage of comparator CP is divided. The reference voltage V R is used.

なお、他の部分は従来(第1図)と同様であ
り、同一構成部分には同じ符号を付してその説明
は省略する。
Note that the other parts are the same as those of the conventional device (FIG. 1), and the same components are given the same reference numerals and their explanations will be omitted.

このような構成とすると、入力電源VINの電圧
が変動した場合、直流電圧VCも変動し、これに
伴つて抵抗R6に流れる電流やツエナダイオード
ZD2及び抵抗R7に流れる電流IZDが変化するよう
になる。この場合、基準用電圧VRは電圧VBを抵
抗R4,R5により分圧して得ており、電圧VB
IZD・R7の変化によつて変動するのに伴つて同様
に変動する。即ち、入力電源の電圧に応じて変動
する。
With this configuration, if the voltage of the input power supply V IN fluctuates, the DC voltage V C will also fluctuate, and the current flowing through the resistor R 6 and the Zener diode will change accordingly.
The current I ZD flowing through ZD 2 and resistor R 7 begins to change. In this case, the reference voltage V R is obtained by dividing the voltage V B by resistors R 4 and R 5 , and the voltage V B is
As it fluctuates due to changes in I ZD・R 7 , it also fluctuates. That is, it varies depending on the voltage of the input power source.

例えば、出力電流がある一定電流であるとき、
入力電源VINの電圧が低くなると、トランジスタ
Q1のスイツチングパルスの幅は広くなり、入力
ピーク電流IPが低くなるため比較器CPの検出電
圧VFが低下する。ただし、この場合には直流電
圧VCが低下して電流IZDが減少し、R7・IZDが小さ
くなつており、電圧VBが低下して基準用電圧VR
も低くなる。
For example, when the output current is a certain constant current,
When the voltage on the input power supply V IN becomes low, the transistor
The width of the switching pulse of Q1 becomes wider, and the input peak current I P becomes lower, so that the detection voltage V F of the comparator CP decreases. However, in this case, the DC voltage V C decreases, the current I ZD decreases, R 7・I ZD becomes smaller, and the voltage V B decreases, causing the reference voltage V R
will also be lower.

このように、電圧VFは入力電源VINの電圧が低
くなれば低くなり、高くなれば高くなるが、同様
に基準用電圧VRも変動するので、入力電源に電
圧変動が生じても、出力電流の過電流設定値は同
一値に補正されるようになり、高精度の設定が可
能となる。
In this way, the voltage V F decreases when the voltage of the input power supply V IN becomes low, and increases when the voltage of the input power supply V IN increases, but the reference voltage V R also fluctuates in the same way, so even if there is a voltage fluctuation in the input power supply, The overcurrent setting value of the output current is now corrected to the same value, allowing highly accurate setting.

第4図は本考案の他の実施例を示すもので、基
準用電圧VRは従来と同様にトランジスタQ2のエ
ミツタ電圧VEを抵抗R4,R5により分圧して得る
が、ツエナダイオードZD1と直列に抵抗R7を接続
している。
FIG. 4 shows another embodiment of the present invention, in which the reference voltage V R is obtained by dividing the emitter voltage V E of the transistor Q 2 by resistors R 4 and R 5 in the same way as in the conventional case. Resistor R 7 is connected in series with ZD 1 .

このようにしても、直流電圧VCの変動に伴い、
R7,IZDの値が変化するため、電圧VEが変化し、
従つて基準用電圧VRも入力電源の電圧に応じて
変動するようになる。
Even if this is done, as the DC voltage V C fluctuates,
Since the values of R 7 and I ZD change, the voltage V E changes,
Therefore, the reference voltage V R also comes to vary depending on the voltage of the input power supply.

なお、前記各実施例ともR7,IZDの値が変化す
るのに従つてトランジスタQ2のエミツタ電圧、
つまり制御部CNの電源電圧が変化するが、エミ
ツタ電圧に占めるIZD,R7の割合いは僅かであり、
実用上問題はない。
In addition, in each of the above embodiments, as the values of R 7 and I ZD change, the emitter voltage of transistor Q 2 and
In other words, the power supply voltage of the control unit CN changes, but the proportion of I ZD and R 7 in the emitter voltage is small.
There are no practical problems.

以上のように本考案によれば、基準用電圧を入
力電源の電圧変動に応じて変動させるようにした
ので、入力電源電圧の変動によつて一次側ピーク
電流、つまり基準電圧VRと比較する検出電圧VF
が変動しても基準用電圧の変動で補正されるよう
になり、過電流保護設定点は入力電源の電圧変動
に拘らず常に一定となる。また、この結果、二次
側のダイオード等の部品は電流容量の余裕を少な
くすることができ、小形・軽量化及びコストの低
減が図れる。また、過電流保護設定点が安定なた
め、負荷側の安全性が高くなる。
As described above, according to the present invention, since the reference voltage is changed according to the voltage fluctuation of the input power supply, the primary side peak current, that is, compared with the reference voltage VR , is determined by the fluctuation of the input power supply voltage. Detection voltage V F
Even if the voltage fluctuates, it is corrected by the fluctuation of the reference voltage, and the overcurrent protection set point is always constant regardless of the voltage fluctuation of the input power supply. Furthermore, as a result, components such as diodes on the secondary side can have less margin in current capacity, making it possible to reduce size, weight, and cost. Additionally, since the overcurrent protection set point is stable, safety on the load side is increased.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は過電流保護の回路を備えたスイツチン
グレギユレータの従来例を示す回路図、第2図は
過電流保護特性図、第3図は本考案の一実施例を
示す回路図、第4図は本考案の他の実施例(要
部)を示す回路図である。 VIN……入力交流電源、RF……整流器、T……
変圧器、Q1……スイツチングトランジスタ、CN
……制御部、CP……比較器、R0…R7……抵抗、
C0〜C2……コンデンサ、ZD1,ZD2……ツエナダ
イオード、V0……出力電圧、I0……出力電流、IP
……一次側ピーク電流、VF……検出電圧、VR
…基準用電圧。
Fig. 1 is a circuit diagram showing a conventional example of a switching regulator equipped with an overcurrent protection circuit, Fig. 2 is an overcurrent protection characteristic diagram, and Fig. 3 is a circuit diagram showing an embodiment of the present invention. FIG. 4 is a circuit diagram showing another embodiment (main part) of the present invention. V IN ...Input AC power supply, RF...Rectifier, T...
Transformer, Q 1 ... Switching transistor, CN
...Control unit, CP...Comparator, R0 ... R7 ...Resistor,
C 0 ~ C 2 ... Capacitor, ZD 1 , ZD 2 ... Zener diode, V 0 ... Output voltage, I 0 ... Output current, I P
...Primary side peak current, V F ...Detection voltage, V R ...
...Reference voltage.

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] 直流電源にスイツチング素子を介して変圧器を
接続し、前記スイツチング素子のスイツチング間
隔等の制御によつて前記変圧器の2次側に直流の
一定電圧を得るスイツチングレギユレータにおい
て、前記変圧器に流れる一次側ピーク電流を検出
して電圧変換を行い、これを入力電源電圧に応じ
て変動する基準用電圧と比較し、過電流時に前記
スイツチング素子を制御して出力電圧を垂下させ
るようにしたことを特徴とするスイツチングレギ
ユレータの過電流保護回路。
A switching regulator in which a transformer is connected to a DC power source via a switching element, and a constant DC voltage is obtained on the secondary side of the transformer by controlling switching intervals of the switching element, etc. The primary side peak current flowing through the converter is detected and converted into a voltage, and this is compared with a reference voltage that fluctuates depending on the input power supply voltage, and the switching element is controlled to drop the output voltage in the event of an overcurrent. An overcurrent protection circuit for a switching regulator.
JP17114682U 1982-11-12 1982-11-12 Switching regulator overcurrent protection circuit Granted JPS5975785U (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17114682U JPS5975785U (en) 1982-11-12 1982-11-12 Switching regulator overcurrent protection circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17114682U JPS5975785U (en) 1982-11-12 1982-11-12 Switching regulator overcurrent protection circuit

Publications (2)

Publication Number Publication Date
JPS5975785U JPS5975785U (en) 1984-05-23
JPS6349107Y2 true JPS6349107Y2 (en) 1988-12-16

Family

ID=30373414

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17114682U Granted JPS5975785U (en) 1982-11-12 1982-11-12 Switching regulator overcurrent protection circuit

Country Status (1)

Country Link
JP (1) JPS5975785U (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2704536B2 (en) * 1988-12-23 1998-01-26 オリジン電気株式会社 Converter with output drooping characteristics
JP2734766B2 (en) * 1990-09-27 1998-04-02 株式会社村田製作所 Switching regulator

Also Published As

Publication number Publication date
JPS5975785U (en) 1984-05-23

Similar Documents

Publication Publication Date Title
US5570277A (en) Switching power supply apparatus
EP0129181A2 (en) DC-DC converter
US5949223A (en) Power source apparatus having first and second switching power source units
JPS6349107Y2 (en)
US5708572A (en) Switched-mode power supply
US4744020A (en) Switching mode power supply
JPS64917B2 (en)
JP2767010B2 (en) Overvoltage protection circuit
JP4180684B2 (en) Power supply
JP2001268903A (en) Overcurrent protection circuit
JP2566289B2 (en) Charging circuit
JPH0654525A (en) Dc/dc converter
JP2773534B2 (en) DC power supply
JPH054014Y2 (en)
JPS5855703Y2 (en) Power supply for starting horizontal oscillation
JP2550199B2 (en) Power supply system for information processing equipment
JP2988698B2 (en) Switching regulator protection device
JPH0624439B2 (en) Switching Regulator
JPS5943831Y2 (en) power supply
JPS619130A (en) Power source with power interruption compensator
JPH0619312Y2 (en) DC power supply circuit
JPS5910948Y2 (en) power supply
JPS61207171A (en) Multioutput switching regulator
JPS6223270Y2 (en)
JPH04322159A (en) Switching power source