JPH0448721U - - Google Patents

Info

Publication number
JPH0448721U
JPH0448721U JP1990091677U JP9167790U JPH0448721U JP H0448721 U JPH0448721 U JP H0448721U JP 1990091677 U JP1990091677 U JP 1990091677U JP 9167790 U JP9167790 U JP 9167790U JP H0448721 U JPH0448721 U JP H0448721U
Authority
JP
Japan
Prior art keywords
circuit
binarization
gate
output
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1990091677U
Other languages
English (en)
Other versions
JPH0611654Y2 (ja
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP1990091677U priority Critical patent/JPH0611654Y2/ja
Publication of JPH0448721U publication Critical patent/JPH0448721U/ja
Application granted granted Critical
Publication of JPH0611654Y2 publication Critical patent/JPH0611654Y2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Pulse Circuits (AREA)

Description

【図面の簡単な説明】
第１図ないし第５図は本考案の第１実施例を示
し、第１図は回路図、第２図は各部の電圧波形図
、第３図はインバータゲート回路が第２図とは異
なるスレツシヨルド電圧を有する場合の各部の電
圧波形図、第４図はスレツシヨルド電圧の分布を
示す図、第５図はスレツシヨルド電圧と遅延時間
との関係を示すグラフである。第６図及び第７図
は本考案の第２実施例を示す第１図及び第２図相
当図、第８図及び第９図は本考案の第３及び第４
の各実施例をそれぞれ示す第１図相当図、第１０
図は２入力形のゲート回路を二値化ゲート回路と
して利用する例を示す回路図である。第１１図は
従来のタイマ回路を示す回路図、第１２図は第１
１図の回路における各部の電圧波形図である。 １１は電圧変換回路、１６は時定数回路、１７
はコンデンサ、１８〜２０は充電抵抗、２４は放
電抵抗、２５〜２７……インバータゲート回路（
時定数回路用の二値化ゲート回路）、２８はイン
バータゲート回路（出力用の二値化ゲート回路）
、３１〜３４はシユミツトインバータゲート回路
（二値化ゲート回路）、４１〜４４はインバータ
ゲート回路（二値化ゲート回路）、５１〜５４は
バツフア回路（二値化ゲート回路）である。

Claims (1)

    【実用新案登録請求の範囲】
  1. コンデンサを備えた時定数回路と、入力電圧に
    応じて２値のうちのいずれかの電圧を出力する出
    力用の二値化ゲート回路とを備え、前記コンデン
    サの端子電圧に応じた前記二値化ゲート回路への
    入力電圧がそのスレツシヨルド電圧を越えて変化
    したときにその二値化回路から信号を出力するよ
    うにしたものにおいて、入力信号が変化した時に
    複数の互いに異なる値の電圧を同時に出力する電
    圧変換回路と、入力電圧に応じて２値のうちのい
    ずれかの電圧を出力しその入力側が前記電圧変換
    回路の各出力電圧を受けるように接続されると共
    にその出力側が前記時定数回路のコンデンサに対
    し充電または放電回路を構成するように接続され
    た時定数回路用の複数の二値化ゲート回路とを有
    すると共に、前記時定数回路用および出力用の各
    二値化ゲート回路は同一の半導体チツプに構成さ
    れたものであることを特徴とするタイマ回路。
JP1990091677U 1990-08-31 1990-08-31 タイマ回路 Expired - Lifetime JPH0611654Y2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1990091677U JPH0611654Y2 (ja) 1990-08-31 1990-08-31 タイマ回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1990091677U JPH0611654Y2 (ja) 1990-08-31 1990-08-31 タイマ回路

Publications (2)

Publication Number Publication Date
JPH0448721U true JPH0448721U (ja) 1992-04-24
JPH0611654Y2 JPH0611654Y2 (ja) 1994-03-23

Family

ID=31827527

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1990091677U Expired - Lifetime JPH0611654Y2 (ja) 1990-08-31 1990-08-31 タイマ回路

Country Status (1)

Country Link
JP (1) JPH0611654Y2 (ja)

Also Published As

Publication number Publication date
JPH0611654Y2 (ja) 1994-03-23

Similar Documents

Publication Publication Date Title
US4754171A (en) High speed low power emitter coupled logic circuit
JPH0448721U (ja)
JP2729379B2 (ja) 論理回路
SU801226A1 (ru) Двухтактный усилитель мощности
JPH0134439Y2 (ja)
JPH0735454Y2 (ja) パルス幅伸張回路
JPS60111132U (ja) デイジタルデ−タ入力回路
JPS6243367B2 (ja)
JPH0467822U (ja)
JPS61134120A (ja) ワイヤ−ドオア回路
JPS6326132U (ja)
JPH0238823U (ja)
JPS61195127U (ja)
JPH0331014B2 (ja)
JPS6199221U (ja)
JPS63111020U (ja)
JPS6374830U (ja)
JPH01181224A (ja) レベル変換回路
JPH02174249A (ja) Ｅｃｌ型ゲートアレイ集積回路装置
JPS6142660U (ja) 二重積分回路
JPH0666658B2 (ja) パルス発生回路
JPS59113770U (ja) 電圧判定回路
JPH02265314A (ja) 半導体集積回路における入力回路
JPS62178622U (ja)
JPS62139132U (ja)