JPH0443769A - 垂直同期信号分離回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （イ）産業上の利用分野 本発明は、テレビジョン受信器（ＴＶ）の垂直同期信号
分離回路に関する。特に、幅狭の垂直同期信号を検出す
る垂直同期信号分離回路に関し、特願平２−７７９４６
号の改良に関する。

（ロ）従来の技術 同期信号分離回路は、直流カット用のコンデンサを介し
て入力された第８図の入力映像信号のうち、比較レベル
（第８図Ｖｒ）以下の信号を、同期信号として検出して
いる。

このため、第８図に示すように、入力される映像信号の
輝度レベルの変化により、分離レベルが変動し、安定な
同期分離が行えなかった。

このため、第９図の如く、入力される入力信号のレベル
が変化しても、比較レベル（第９図Ｖｒ）が一定の同期
分離回路が、特願平２−７７９４６号で提案されている
。

この特願平２−７７９４６号では、入力信号の負のピー
クｉ！（第９図Ｖｐ）と一定レベル差に成るように比較
レベル（第９図Ｖｒ）を設定している。

このような垂直同期信号分離回路を、第１０図に示す。

この例は、上記同期信号分離回路を、同期信号分離回路
（１０）と垂直同期信号分離回路（１２）に適用した例
である。

この同期信号分離回路（１０）と垂直同期信号分離回路
（１２）の特徴は、それぞれの検出同期信号出力により
、スイッチ（ＳＷＩ、５Ｗ２）を閉じて、同期信号期間
の反転増幅器の出力（第９図Ｖｐ漬負のピーク値に関連
）を帰還させて、入力点（ＩＩ、Ｉ２）のレベルを設定
している。

第１０図に於て、（１４）は複合映像信号入力端子であ
る。

（Ｃ１）は結合コンデンサである。

（１５）はバイアス抵抗（Ｒ１，Ｒ２）よりなるバイア
ス手段である。このバイアス抵抗（Ｒ１）は、反転増幅
器（１６）出力を基準電位点（１１）に供給する。バイ
アス抵抗（Ｒ２）は、基準電位点（１１）の電位をアー
スに放電している。

（１６）は反転増幅器である。（１８）はコンパレータ
である。（２０）はインバータである。

第９図の分離レベルの調整は、バイアス抵抗（Ｒ１，Ｒ
２）の値及び、この反転増幅！（１６）のゲイン等によ
り調整できる。

（ＳＷＩ）はスイッチである。このスイッチ（ＳＷ１）
は、複合同期信号出力時にＯＮとなり、反転増幅器（１
６）の出力をバイアス抵抗（Ｒ１）を介して、基準電位
点（１１）に供給する。つまり、反転増幅器（１６）の
入力点（ＩＩ）の平均電位は、同期信号レベル（第９図
のＶｐ）に関連した値となる。

（２２）は水平ＡＦＣ回路出力端子である。

（２４）は複合同期信号入力端子である。

（２６）は積分回路を構成するローパスフィルタ（ＬＰ
Ｆ）である。（Ｒ３）は抵抗、（Ｃ２）はコンデンサで
ある。

（Ｃ３）は結合コンデンサである。

（２７）はバイアス抵抗（Ｒ４，Ｒ５）よりなるバイア
ス手段である。

（２８）は反転増幅器である。（３０）はコンバータで
ある。（３２）はインバータである。

（ＳＷ２）はスイッチである。

この垂直同期信号分離回路（１２）は、同期分離回路（
１０）と略同様に動作する。大きく異なる点は、積分回
路（２６）を備える点と、垂直同期信号は複合同期信号
とは周期が大きく異なるので抵抗（Ｒ４，Ｒ５）の値が
異なる点である。

上記回路の動作を説明する。

第１１図に通常の映像信号入力時の第１０図のａ−ｄ点
の波形を示す。

ｌ／、１２図に弱電界受信時の第１０図のｂ−ｄ点の波
形を示す。この弱電界受信時の垂直同期信号分離回路（
１２ンの入力信号は第１２図すのごとくノイズ信号を多
く含む。そして、積分回路（２６）の出力（第１２図す
参照）の垂直同期信号時の波形の傾きは、第１１図の場
合に比べて緩やかとなる。そして、この時の、分離レベ
ルを小さく設定すると、少しの変動により、垂直同期信
号出力は第１２図ｄから第１２図ｄ′の如く、変化し、
垂直同期信号の検出タイミングが大きく変動し、映像画
面の垂直方向のピクツキが発生する。

このような、症状を無くするために、分離レベルを大き
く設定している。

このように設定した回路の通常の映像信号入力時の波形
を第１３図に示す。又、第１４図に弱電界受信時の波形
を示す。

このように、分離レベルを大きく設定して比較レベル（
Ｖｒ）を高く設定することにより、垂直同期信号の検出
タイミングのズレを小さく出来る。

（ハ）発明が解決しようとする課趙 ところで、このように分離レベルが設定されたＴＶに、
コピー防止のために垂直同期信号が、通常のＮＴＳＣ信
号の垂直同期信号に比べて狭いビデオテープレコーダ（
ＶＴＲ）からの再生信号が入力されると、垂直同期信号
分離回路（１２）が誤動作することがある。

第１５図に、垂直同期パルス幅が８μ秒のコピーガード
付きビデオテープのＶＴＲ再生映像信号をＴＶに入力し
た時の、各部の波形を示す。

つまり、垂直同期信号の幅が狭いため、分離レベルを大
きく設定すると、第１５図ｄの如く、水平同期信号を垂
直同期信号として出力する。

（ニ）課題を解決するための手段 本発明は、従来の垂直同期信号分離回路（１２）の前段
に、水平同期パルス幅以下の信号をカットするべくスレ
ッシュレベルが設定されるコンパレータ手段（３８）（
３８ａ）を備えることを特徴とする。

（ホ）作用 本発明によれば、水平同期信号のパルス幅以下の信号成
分はこのコンパレータ手段（３８）（３８ａ）により、
カットされて、垂直同期信号分離回路に供給される。

（へ）実施例 第１図〜第６図を参照しつつ、本発明の第１実施例を説
明する。

第１図は回路図である。

第２図は時間幅を拡大して水平同期信号入力時の各部の
波形を示す図である。第３図は時間幅を拡大して幅狭の
垂直同期信号入力時の各部の波形を示す図である。

第４図はコピーガードソフト再生時の各部の波形を示す
図である。第５図は通常の映像信号入力時の各部の波形
を示す図である。第６図は弱電界受信時の映像信号入力
時の各部の波形を示す図である。

第１図に於て、第１０図と同一部分には、同一符号を付
して、重複説明を略した。

第１図に於て、（３６）は、積分回路である。

（Ｒ６）は抵抗、（Ｃ４）はコンデンサーである。

（３８）はコンパレータである。（Ｖ　Ｒ）は比較レベ
ル設定用可変抵抗である。

上記動作を第２図を参照しつつ説明する。尚、第２図に
於て、実線は水平同期パルス入力時の各部の波形を示し
、破線は幅狭の垂直同期パルス入力時の各部の波形を示
す。第２図Ｃ°のＶｌは、コンパレータ（３８）の比較
レベルでアル。

まず、水平同期パルス入力時、複合同期信号入力端子（
２４〕には、第２図すの実線の波形が入力される。この
信号は、積分回路（３６）で積分され第２図Ｃ゛の波形
となる。そして、コンパレータ（３８）の基準電位はＶ
ｌに設定されているので、コンパレータ（３８）は、第
２図Ｃ”の波形の如く、ハイレベル出力となる。つまり
、垂直同期信号分離回路（１２）には、水平同期パルス
信号成分は入力されない。

次に、幅狭の垂直同期パルス入力時の動作を第３図を参
照しつつ説明する。尚、第３図に於て、実線は幅狭の垂
直同期パルス入力時の各部の波形を示し、破線は水平同
期パルス入力時の各部の波形を示す。第３図Ｃ°のＶｌ
は、コンパレータ（３８）の比較レベルである。

垂直同期パルス入力時、複合同期信号入力端子（２４）
には、第３図すの波形が入力される。この信号は、積分
回路（３６）で積分され第３図Ｃ′の波形となる。そし
て、コンパレータ（３８）の基準電位はｖｌに設定され
ているので、コンパレータ（３８）は、第３図Ｃ″′の
波形の如く、パルス波形となる。つまり、垂直同期信号
分離回路（１２）に、幅狭の垂直同期パルス信号成分が
入力される。この信号は、積分回路（３６）で、積分さ
れて、第３図Ｃ−の波形の如くなり、第３図ｄの破線波
形の如く垂直同期信号を検出する。

第４図に、垂直同期パルス幅が８μ秒のコピーガード付
きビデオテープのＶＴＲ再生映像信号をＴＶに入力した
時の、各部の波形を示す。第５図に通常の映像信号入力
時の各部ａ−ｄ点の波形を示す。第６図に弱電界受信時
の各部の波形を示す。

尚、本実施例では、コンパレータ（３８）を使用して、
水平同期パルスと垂直同期信号の判別を行ったが、第７
図の如くスレッシュレベルが、■１のインバータ（３８
ａ）と、インバータ（３８ｂ）を使用してもよい。

（ト）発明の効果 上記の如く、本発明によれば、垂直同期信号分離回路の
検出レベルが負ピークに応じて変化する垂直同期信号分
離回路に幅狭の垂直同期信号が入力されても誤動作する
ことを防止することができる。

【図面の簡単な説明】

第１図は本発明の第１実施例を示す回路図である。第２
図、第３図はその各部の波形図である。 第４図、第５図、第６図は各部の波形図である。 第７図は本発明の第２実施例を説明するための図である
。 第８図は従来の同期信号分離回路の動作を説明するため
の図である。 第９図は従来の他の同期信号分離回路の動作を説明する
ための図である。 第１０図は第９図の同期信号分離回路を示す図である。 第１１図、第１２図はその各部の波形図である。第１３
図、第１４図は各部の波形図である。第１５図は課組を
説明するための各部の波形図である。 （１０）・・・同期信号分離回路、 （１２）・・・垂直同期信号分離回路、（２４）・・・
入力端子、 （２６）・・・積分回路（第２の積分回路）、（２８）
・・・反転増幅器、 （２７）・・・バイアス手段、 （３４）・・・垂直同期信号出力端子、（３６）・・・
積分回路（第１の積分回路）、（３８）・・・コンパレ
ータ（コンパレータ手段）、（３８ａ）・・・インバー
タ（コンパレータ手段）、（ＳＷ２）・・・スイッチ（
スイッチ手段）、（Ｃ３）・・・結合コンデンサ。

Claims (1)

【特許請求の範囲】
1. （１）複合同期信号が入力される入力端子（２４）と、 この複合同期信号を積分して積分信号を出力する第１積
   分回路（３６）と、 水平同期パルス幅以下の信号をカットするべくスレッシ
   ュレベル（Ｖ１）が設定されると共に、前記積分信号が
   入力されるコンパレータ手段（３８）（３８ａ、３８ｂ
   ）と、 このコンパレータ手段の出力が入力される第２の積分回
   路（２６）と、 この第２の積分回路の出力が結合コンデンサ（Ｃ３）を
   介して入力される反転増幅器（２８）と、この反転増幅
   器の入力端子の直流レベルを設定するバイアス手段（２
   ７）と、 前記反転増幅器（２８）の出力より形成された同期パル
   スにより、開閉制御されて、前記反転増幅器（２８）の
   出力を前記バイアス手段（２７）に供給するスイッチ手
   段（ＳＷ２）と、 を備える垂直同期信号分離回路。