JPH0442927A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH0442927A
JPH0442927A JP14808890A JP14808890A JPH0442927A JP H0442927 A JPH0442927 A JP H0442927A JP 14808890 A JP14808890 A JP 14808890A JP 14808890 A JP14808890 A JP 14808890A JP H0442927 A JPH0442927 A JP H0442927A
Authority
JP
Japan
Prior art keywords
film
semiconductor substrate
gate insulating
dioxide film
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP14808890A
Other languages
English (en)
Inventor
Yutaka Maruo
丸尾 豊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP14808890A priority Critical patent/JPH0442927A/ja
Publication of JPH0442927A publication Critical patent/JPH0442927A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野1 本発明は、MOS型半導体装置の製造方法に関し、特に
ゲート絶縁膜の形成方法に関するものである。
〔従来の技術] 従来のM OS型半導体装置のゲート絶縁膜の形成方法
は、所望の膜厚を得るために、酸化工程を2回以上に分
Gプで行なうことなく、ある継続しt:時間をかけて行
なっていた。
[発明が解決しようとする課題] しかし、この製造方法では、半導体基板上に酸化シリコ
ン膜を形成する際、シリコン基板と二酸化シリコン膜の
境界面の凹凸や欠陥が存在する。
そのため、ゲート絶縁膜の絶縁破壊などが起こり易いと
いう課題がある8 そこで、本発明は、このような課題を解決するもので、
その目的とするところは、シリコン基板と二酸化シリコ
ン膜の境界面の凹凸を緩和させ、欠陥を除くことによっ
て、ゲート絶縁膜の絶縁破壊が起こり難くし、半導体装
置の信頼性を向上させることができる製造方法を提供す
るところにある。
[課題を解決するだめの手段] 本発明の半導体装置の製造方法は、MO3型半導体装置
のゲート絶縁膜の形成において、熱酸化によって所望の
膜厚より薄い二酸化シリコン膜を形成する工程と、窒素
ガス雰囲気中で熱処理を行なう工程と、その後、少なく
とも一回以上の熱酸化を行なう工程により、所望の膜厚
を得ることを特徴とする。
[作 用] 本発明の上記の製造方法は、半導体基板上に熱酸化によ
り、所望の膜厚より薄い二酸化シリコン膜を形成した後
、アニール処理を行なうことにより半導体基板表面と二
酸化シリコンの境界面の凹凸を緩和させるとともに、欠
陥を恢復させることができる。このため、ゲート絶縁膜
の絶縁破壊の不良が発生し難い。
[実 施 例] 第1図(a)〜(c)は、本発明の実施例における半導
体基板の断面であり、以下にゲート絶縁膜を形成する工
程について詳細に説明する。
先ず、第1図(a)に示すように、半導体基板上にLO
CO3とストッパーにより活性化領域と非活性化領域を
区分した断面図を示す、この半導体基板を温度900℃
で30%に希釈された酸素雰囲気中で3分間のドライ酸
化を行なって約80人の二酸化シリコン膜を形成した後
、1050℃のN2 (窒素)ガス雰囲気中で、120
分間のアニールを行なう。
すると、アニール前の半導体基板と二酸化シリコン膜の
状態は、第2図(a)に示されるとおりであったが、ア
ニールを行なった後の半導体基板と二酸化シリコン膜の
状態は、第2図(b)に示されるものとなる。
それから、更に温度900℃の30%に希釈された酸素
雰囲気中で、約10分間のドライ酸化を行ない、所望の
150人の二酸化シリコン膜を得る。
その後、1050℃のN2  (窒素)雰囲気中で30
分間のアニールを行なう、このようにして得られたゲー
ト絶縁膜は、第2図(b)に示されるように、半導体基
板と二酸化シリコン膜の境界面の凹凸は、所望膜厚に達
する前にアニールを施さないものに比べて少ない、これ
は、境界面に現われる欠陥が発生し難い。
そのため、本発明のゲート絶縁膜は、絶縁破壊を起こし
難い、更に、この絶縁膜に電圧を印加し続けた場合の経
時的な不良についても、同様に、絶縁破壊を起こし難い
したがって、本発明のゲート絶縁膜の製造方法によれば
、半導体基板と二酸化シリコン膜の境界面は、凹凸や欠
陥が少なく、ゲート絶縁膜としての経時的な不良が起こ
り難く、膜質が向上する。
[発明の効果] 以上、述べたように、本発明によれば、ゲート絶縁膜の
不良を軽減できる。
そのため、半導体装置としての信頼性を向上させること
が可能である。
形成した時の半導体基板と二酸化シリコン膜の境界面を
拡大した断面図。
O1, 02・ 03 ・ 04. 201 ・ 105、 ・・シリコン基板 ・LOGO5 ・・ストッパ 202.204 ・ ・ゲート絶縁1莫 以上

Claims (1)

    【特許請求の範囲】
  1.  MOS型半導体装置のゲート絶縁膜の形成において、
    熱酸化によって所望の膜厚より薄い二酸化シリコン膜を
    形成する工程と、窒素ガス雰囲気中で熱処理を行なう工
    程と、その後、少なくとも一回以上の熱酸化を行なう工
    程とにより、所望の膜厚を得ることを特徴とする半導体
    装置の製造方法。
JP14808890A 1990-06-06 1990-06-06 半導体装置の製造方法 Pending JPH0442927A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14808890A JPH0442927A (ja) 1990-06-06 1990-06-06 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14808890A JPH0442927A (ja) 1990-06-06 1990-06-06 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH0442927A true JPH0442927A (ja) 1992-02-13

Family

ID=15444969

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14808890A Pending JPH0442927A (ja) 1990-06-06 1990-06-06 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH0442927A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5685777A (en) * 1994-11-11 1997-11-11 Lohr & Bromkamp Gmbh Constant velocity universal ball joint
US6299543B1 (en) 1996-06-28 2001-10-09 Ntn Corporation Plunging type constant velocity joint

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5685777A (en) * 1994-11-11 1997-11-11 Lohr & Bromkamp Gmbh Constant velocity universal ball joint
US6299543B1 (en) 1996-06-28 2001-10-09 Ntn Corporation Plunging type constant velocity joint

Similar Documents

Publication Publication Date Title
JPS6142145A (ja) ウエハ処理法
EP0167208B1 (en) A method for growing an oxide layer on a silicon surface
JPH039614B2 (ja)
JPS61193456A (ja) 半導体素子の製造方法
JPH0218934A (ja) 半導体装置の製造方法
JPS6142146A (ja) ウエハ処理法
JPH0442927A (ja) 半導体装置の製造方法
JPS634624A (ja) 半導体装置の製造方法
JPS59168643A (ja) 酸化膜の緻密化処理法
JPH03147369A (ja) 半導体装置の製造方法
JP2000164868A (ja) ゲート膜形成方法及び半導体装置
KR0175053B1 (ko) 반도체장치의 다층 절연막 형성방법
JPS6344731A (ja) 半導体装置の製造方法
JPH0682652B2 (ja) シリコン熱酸化膜の形成方法
JPH03280471A (ja) 半導体装置の製造方法
KR970009864B1 (ko) 반도체 소자의 게이트 산화막 형성방법
JPH04196443A (ja) 半導体装置の製造方法
JPH01246860A (ja) 半導体装置の製造方法
JP3089669B2 (ja) 半導体装置の製造方法
JP3156680B2 (ja) 半導体装置の製造方法
JP3357815B2 (ja) 半導体装置の製造方法
JP2550561B2 (ja) 絶縁物薄膜の製造方法
JPH03183132A (ja) 半導体装置の製造方法
JPH04103173A (ja) 半導体装置の製造方法
JPH01289271A (ja) 半導体装置の製造方法