JPH0442474A - Magnetic head positioning circuit - Google Patents

Magnetic head positioning circuit

Info

Publication number
JPH0442474A
JPH0442474A JP15107090A JP15107090A JPH0442474A JP H0442474 A JPH0442474 A JP H0442474A JP 15107090 A JP15107090 A JP 15107090A JP 15107090 A JP15107090 A JP 15107090A JP H0442474 A JPH0442474 A JP H0442474A
Authority
JP
Japan
Prior art keywords
signal
charging
state
discharging
discharge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP15107090A
Other languages
Japanese (ja)
Inventor
Doshu Suzuki
鈴木 道秋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP15107090A priority Critical patent/JPH0442474A/en
Publication of JPH0442474A publication Critical patent/JPH0442474A/en
Pending legal-status Critical Current

Links

Landscapes

  • Moving Of The Head To Find And Align With The Track (AREA)

Abstract

PURPOSE:To suppress the sampling noise of a position pulse signal by performing a charge operation further after holding a peak value by a charge current in an area where the peak value of the position pulse signal is increased, and performing a discharge operation after holding the peak value by the charge current in an area where it is decreased. CONSTITUTION:A charge control circuit 3 inputs the position pulse signal 1 in which positioning information is read out by a magnetic head, and a gate signal 2 representing a timing which holds the peak value of the signal and outputs the charge current 4 to hold the peak value of the position pulse signal 1 when the gate signal 2 is operated. In the area where the position pulse signal 1 is increased, the charge operation is performed further after holding the peak value of the position pulse signal by the charge current 4, and in the area where it is decreased, the discharge operation is performed after holding the peak value by the charge current 4. Therefore, a peak holding signal 18 with low step can be outputted. In such a way, the sampling noise of the position pulse signal 1 when a position signal is demodulated from the peak holding signal 18 can be suppressed.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は磁気ヘッド位置決め回路に関し、特に、磁気デ
ィスク装置の磁気ヘッドの位置情報である位置パルス信
号のピーク値を保持するピークホールド回路を有する磁
気ヘッド位置決め回路に関する。
DETAILED DESCRIPTION OF THE INVENTION [Industrial Application Field] The present invention relates to a magnetic head positioning circuit, and particularly to a magnetic head positioning circuit having a peak hold circuit that holds the peak value of a position pulse signal that is position information of a magnetic head of a magnetic disk device. The present invention relates to a magnetic head positioning circuit.

〔従来の技術〕[Conventional technology]

磁気ディスク装置の磁気ヘッドの位置情報である位置パ
ルス信号のピーク値を保持するピークホールド回路を有
する従来の磁気ヘッド位置決め回路は、あらかじめ磁気
ディスクに書込んである位置決め情報(位置情報)を磁
気ヘッドによって読出し、その読出した位置パルス信号
をピークホールド回路に入力することによって位置パル
ス信号のピーク値を保持し、磁気ヘッドの位置を示す位
置信号を復調して磁気ヘッドの位置決め制御を行ってい
る。
Conventional magnetic head positioning circuits have a peak hold circuit that holds the peak value of a position pulse signal, which is position information of the magnetic head of a magnetic disk device. The peak value of the position pulse signal is held by inputting the read position pulse signal to a peak hold circuit, and the position signal indicating the position of the magnetic head is demodulated to control the positioning of the magnetic head.

このような従来のピークホールド回路は、第2図に示す
ように、充電制御回路23は、位置パルス信号1と位置
パルス信号lのピーク値を保持するタイミングを示すゲ
ーt・信号2を入力し、ゲート信号2の動作状態のとき
に位置パルス信号1のピーク値を保持するための充電電
流4を出力する。充電電流4は、コンデンサ36に充電
され。
In such a conventional peak hold circuit, as shown in FIG. 2, the charging control circuit 23 inputs a gate signal 2 indicating the timing to hold the peak values of the position pulse signal 1 and the position pulse signal l. , outputs a charging current 4 for holding the peak value of the position pulse signal 1 when the gate signal 2 is in the operating state. The charging current 4 charges the capacitor 36.

位置パルス信号1のピーク値と同じレベルの電圧がピー
クホールド信号18としてバッファアンプ17から構成
される装置パルス信号lのピーク値を保持した後、コン
デンサ36に充電された電圧は、放電v制御回路19に
入力される磁気ヘッドの速度の絶対値を示す整流速度信
号5に比例して放電され、充電のときと同様にピークボ
ールド信号18としてバッファアンプ17から出力され
る。
After the voltage at the same level as the peak value of the position pulse signal 1 holds the peak value of the device pulse signal l composed of the buffer amplifier 17 as the peak hold signal 18, the voltage charged in the capacitor 36 is discharged by the discharge v control circuit. It is discharged in proportion to the rectified speed signal 5 indicating the absolute value of the speed of the magnetic head inputted to the magnetic head 19, and is outputted from the buffer amplifier 17 as a peak bold signal 18 in the same way as during charging.

第4図は、第2図の回路のピークボールド信号と位置パ
ルス信号とゲート信号との波形を示す波形図である。
FIG. 4 is a waveform diagram showing the waveforms of the peak bold signal, position pulse signal, and gate signal of the circuit of FIG. 2.

第4図に示すように、ピークホールド信号I8は、位置
パルス信号1のピーク値が減少する領域(減少領域)2
0では、位置パルス信号lのピーク値を保持した後に放
電動作を行ってもピークホールド信号18の放電状態か
ら充電状態に切換わるところの段差は小さいが5位置パ
ルス信号1のピーク値が大きくなる。一方、位置パルス
信号Iのピーク値が増加するi域(増加領域)19では
、位置パルス信号1のピーク値が大きくなるにもかかわ
らず、ピーク値を保持した後に放電動作を行っているた
め、ピークボールド信号18の放電状態から充電状態に
切換ゎるところの段差が大きくなり、ピークホールド信
号18がち位置信号を復調するときの位置パルス信号1
のサンプリングノイズが大きくなる。
As shown in FIG. 4, the peak hold signal I8 is generated in a region (decreasing region) 2 in which the peak value of the position pulse signal 1 decreases.
0, even if a discharging operation is performed after holding the peak value of the position pulse signal 1, the step where the peak hold signal 18 switches from the discharging state to the charging state is small, but the peak value of the 5 position pulse signal 1 increases. . On the other hand, in the i region (increase region) 19 where the peak value of the position pulse signal I increases, even though the peak value of the position pulse signal 1 increases, the discharge operation is performed after the peak value is maintained. The step at the point where the peak bold signal 18 switches from the discharging state to the charging state becomes large, and the peak hold signal 18 changes to the position pulse signal 1 when demodulating the position signal.
sampling noise increases.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

上述したように、従来の磁気ヘッド位置決め回路は、ピ
ークホールド信号18の放電状態から充電状態に切換わ
るところの段差が大きくなり、ピークホールド信号18
から位置信号を復調するときの位置パルス信号1のサン
プリングノイズが大きくなるという欠点を有している。
As described above, in the conventional magnetic head positioning circuit, the step where the peak hold signal 18 switches from the discharging state to the charging state becomes large, and the peak hold signal 18
This has the disadvantage that the sampling noise of the position pulse signal 1 becomes large when the position signal is demodulated from the position signal.

本発明の目的は、上述のような従来の磁気ヘッド位置決
め回路の欠点を解消して、位置パルス信号lのピーク値
が増加する領域(増加領域)においては、位置パルス信
号のピーク値を充電電流で保持した後にさらに充電動作
を行い、位置パルス信号のピーク値が減少する領域(減
少領域)では、位置パルス信号のピーク値を充電電流で
保持した後に放電動作を行うことにより、ピークホール
ド信号の放電状態から充電状態に切換わるところの段差
が小さく、かつピークホールド信号から位置信号を復調
するときの位置パルス信号のサンプリングノイズが小さ
い磁気ヘッド位置決め回路を提供することにある。
An object of the present invention is to eliminate the drawbacks of the conventional magnetic head positioning circuit as described above, and in a region where the peak value of the position pulse signal l increases (increase region), the peak value of the position pulse signal l is changed to the charging current. In a region where the peak value of the position pulse signal decreases (decreasing region) by performing a further charging operation after holding the position pulse signal with the charging current, the peak value of the peak hold signal is It is an object of the present invention to provide a magnetic head positioning circuit which has a small step difference when switching from a discharging state to a charging state and has small sampling noise of a position pulse signal when demodulating a position signal from a peak hold signal.

〔課題を解決するための手段〕[Means to solve the problem]

本発明の磁気ヘッド位置決め回路は、あらかじめ磁気デ
ィスクに書込んである位置決め情報を磁気ヘッドによっ
て読出した位置パルス信号を入力して前記位置パルス信
号のピーク値を保持するための第一の充電電流を出力す
る第一の充電制御回路と、前記磁気ヘッドの速度の絶対
値゛を示す整流速度信号と充放電切換え信号とを入力し
て前記充放電切換え信号が充電状態のときに前記整流速
度信号に比例した第二の充電電流を出力する第二の充電
制御回路と、前記整流速度信号と前記充放電切換え信号
とを入力して前記充放電切換え信号が放電状態のときに
前記整流速度信号に比例した放電電流を出力する放電制
御回路と、前記磁気ヘッドの位置決め状態を示すトラッ
クフォローモード・シークモード切換え信号とシーク方
向を示すシーク方向信号とピークホールド信号とを入力
して前記トラックフォローモード・シークモード切換え
信号がトラックフォロー状態のときは放電状態を示す前
記充放電切換え信号を出力し前記トラックフォローモー
ド・シークモード切換え信号がシークモード状態のとき
は充電状態または放電状態とを示す前記充放電切換え信
号を出力する充放電制御回路と、前記第一の充電電流と
前記第二の充電電流と前記放電電流とを加え合せた充放
電電流を出力する加え合せ点と、前記位置パルス信号の
ピーク値を前記充放電電流で保持するコンデンサと、前
記コンデンサの電圧レベルを前記ピークホールド信号と
して出力するバッファアンズとを備えている。
The magnetic head positioning circuit of the present invention inputs a position pulse signal obtained by reading out positioning information written in advance on a magnetic disk by a magnetic head, and generates a first charging current for holding the peak value of the position pulse signal. A first charging control circuit that outputs a rectifying speed signal indicating the absolute value of the speed of the magnetic head and a charging/discharging switching signal are input, and when the charging/discharging switching signal is in the charging state, the rectifying speed signal is changed to the rectifying speed signal. a second charging control circuit that outputs a proportional second charging current; and a second charging control circuit that inputs the rectifying speed signal and the charging/discharging switching signal so that the charging/discharging switching signal outputs a proportional second charging current that is proportional to the rectifying speed signal when the charging/discharging switching signal is in a discharging state. A discharge control circuit outputs a discharge current, a track follow mode/seek mode switching signal indicating the positioning state of the magnetic head, a seek direction signal indicating the seek direction, and a peak hold signal are inputted to the track follow mode/seek mode. When the mode switching signal is in the track follow state, the charge/discharge switching signal indicating the discharging state is output, and when the track follow mode/seek mode switching signal is in the seek mode, the charge/discharge switching signal indicates the charging state or the discharging state. a charging/discharging control circuit that outputs a signal; a summing point that outputs a charging/discharging current that is a sum of the first charging current, the second charging current, and the discharging current; and a peak value of the position pulse signal. The device includes a capacitor that holds the voltage level at the charging/discharging current, and a buffer amplifier that outputs the voltage level of the capacitor as the peak hold signal.

〔実施例〕〔Example〕

次に本発明の実施例について図面を参照して説明する。 Next, embodiments of the present invention will be described with reference to the drawings.

第1図は本発明の一実施例のピークホールド回路を示す
プロ・ツク図である。
FIG. 1 is a block diagram showing a peak hold circuit according to an embodiment of the present invention.

第1図において、充電制御回路3は、あらかじめ磁気デ
ィスクに書込んである位置決め情報を磁気ヘッドによっ
て読出した位置パルス信号1と、位置パルス信号1のピ
ーク値を保持するタイミングを示すゲート信号2とを入
力し、ゲート信号2が動作状態のときに位置パルス信号
1のピーク値を保持するための充電電流4を出力する。
In FIG. 1, the charging control circuit 3 receives a position pulse signal 1 obtained by reading out positioning information written in advance on a magnetic disk using a magnetic head, and a gate signal 2 indicating the timing to hold the peak value of the position pulse signal 1. is input, and a charging current 4 for holding the peak value of the position pulse signal 1 is output when the gate signal 2 is in the operating state.

充電制御回路6は、整流速度信号5と充放電制御回路1
3からの充放電切換え信号8とを入力して充電電流7を
出力する。充放電切換え信号8は、充電制御回路3から
の充電電流4によって充電した後、さらに充電を行うか
放電を行うかを制御するための制御信号であり、充電電
流7は、充電制御回路3からの充電電流4によって充電
して位置パルス信号1のピーク値を保持した後、さらに
充電を行うための充電電流である。放電制御回路9は、
整流速度信号5と充放電制御回路13がらの充放電切換
え信号8とを入力して放電電流10を出力する。放電電
流10は、充電制御回路3からの充電電流4によって充
電した位置パルス信号1のピーク値を保持した後、放電
を行わせるための制御信号である。充放電制御回路13
は、磁気ヘッドの位置決め状態を示すトラックフォロー
モード・シークモード切換え信号(モード切換え信号)
11とシーク方向を示すシーク方向信号12と位置パル
ス信号1のピーク値を保持したピークホールド信号18
とを入力してモード切換え信号11がトラックフォロー
状態のときは放電状態を示す充放電切換え信号8を出力
し、モード切換え信号11がシークモード状態のときは
シーク方向信号12とピークホールド信号18との電圧
レベルに応じて充電制御回路6の充電状態と放電制御回
路9の充電状態とを切換えるための充放電切換え信号8
を出力する。加え合せ点14は、充電電流4と充電電流
7と放電電流10とを加え合せた充放電電流15を出力
する。コンデンサ16は、充放電電流15によって位置
パルス信号1のピーク値を保持する。バッファアンプ1
7は、コンデンサ16の電圧と同じレベルの電圧をピー
クホールド信号18として出力する。
The charging control circuit 6 receives the rectification speed signal 5 and the charging/discharging control circuit 1.
The charging/discharging switching signal 8 from 3 is input, and the charging current 7 is output. The charge/discharge switching signal 8 is a control signal for controlling whether to perform further charging or discharging after charging with the charging current 4 from the charging control circuit 3 . This is a charging current for further charging after charging with the charging current 4 and holding the peak value of the position pulse signal 1. The discharge control circuit 9 is
A rectification speed signal 5 and a charge/discharge switching signal 8 from a charge/discharge control circuit 13 are input, and a discharge current 10 is output. The discharge current 10 is a control signal for causing discharge after holding the peak value of the position pulse signal 1 charged by the charging current 4 from the charging control circuit 3. Charge/discharge control circuit 13
is a track follow mode/seek mode switching signal (mode switching signal) that indicates the positioning status of the magnetic head.
11, a seek direction signal 12 indicating the seek direction, and a peak hold signal 18 that holds the peak value of the position pulse signal 1.
When the mode switching signal 11 is in the track follow state, the charge/discharge switching signal 8 indicating the discharge state is output, and when the mode switching signal 11 is in the seek mode, the seek direction signal 12 and the peak hold signal 18 are output. A charging/discharging switching signal 8 for switching between the charging state of the charging control circuit 6 and the charging state of the discharging control circuit 9 according to the voltage level of the
Output. The summing point 14 outputs a charging/discharging current 15 that is a sum of the charging current 4, the charging current 7, and the discharging current 10. The capacitor 16 holds the peak value of the position pulse signal 1 by the charging/discharging current 15. Buffer amplifier 1
7 outputs a voltage at the same level as the voltage of the capacitor 16 as a peak hold signal 18.

次に、上述の実施例の動作について第3図を参照して説
明する。
Next, the operation of the above embodiment will be explained with reference to FIG.

第3図は、第1図の回路のピークホールド信号と位置パ
ルス信号とゲート信号との波形を示す波形図である。
FIG. 3 is a waveform diagram showing the waveforms of the peak hold signal, position pulse signal, and gate signal of the circuit of FIG. 1.

モード切換え信号11がトラックフォロー状態のとき、
充電制御回路3は、位置パルス信号1のピーク値をゲー
ト信号2の動作状態のタイミングで保持するために充電
電流4を出力する。充電電流4は、加え合せ点14を通
って充放電電流15としてコンデンサ16を充電し、バ
ッファアンプ17を通ってピークホールド信号18とし
て出力する。充電制御回路3からの充電電流4によって
充電して位置パルス信号1のピーク値を保持した後、放
電制御回路9は、次の位置パルス信号1のピーク迄放電
動作をさせるために放電電流10を出力する。放電電流
10は、加え合せ点14を介してコンデンサ16の放電
をさせてその電圧を下げ、それをバッファアンプ17を
通ってピークホールド信号18として出力する。
When the mode switching signal 11 is in the track follow state,
The charging control circuit 3 outputs a charging current 4 in order to hold the peak value of the position pulse signal 1 at the timing of the operating state of the gate signal 2. The charging current 4 passes through a summing point 14 to charge a capacitor 16 as a charging/discharging current 15, passes through a buffer amplifier 17, and is output as a peak hold signal 18. After charging with the charging current 4 from the charging control circuit 3 and holding the peak value of the position pulse signal 1, the discharge control circuit 9 increases the discharge current 10 in order to perform the discharging operation until the next peak of the position pulse signal 1. Output. The discharge current 10 causes the capacitor 16 to discharge through the summing point 14 to lower its voltage, which is then output as a peak hold signal 18 through the buffer amplifier 17.

モード切換え信号11がシークモード状態のときは、ト
ラックフォロー状態のときと同様に充電制御回路3が位
置パルス信号1のピーク値を保持した後、充放電制御回
路13は、磁気ヘッドのシーク方向を示すシーク方向信
号12とバッファアンプ17の出力のピークホールド信
号18とを入力してそれらの電圧からコンデンサ16を
更に充電するかまたは放電させるかをを判断し、充放電
切換え信号8を出力する。充放電切換え信号8は、充電
制御回路6と放電制御回路9とに入力する。充放電切換
え信号8が充電状態を示すときは、充電制御回路6が動
作して整流速度信号5に比例した充電電流7を出力して
コンデンサ16を更に充電する。充放電切換え信号8が
放電状態を示すときは、放電制御回路9が動作して整流
速度信号5に比例した放電電流10を出力してコンデン
サ16を放電させる。
When the mode switching signal 11 is in the seek mode state, after the charge control circuit 3 holds the peak value of the position pulse signal 1 as in the track follow state, the charge/discharge control circuit 13 changes the seek direction of the magnetic head. It inputs the seek direction signal 12 shown and the peak hold signal 18 of the output of the buffer amplifier 17, determines whether to further charge or discharge the capacitor 16 based on these voltages, and outputs the charge/discharge switching signal 8. The charge/discharge switching signal 8 is input to the charge control circuit 6 and the discharge control circuit 9. When the charging/discharging switching signal 8 indicates a charging state, the charging control circuit 6 operates to output a charging current 7 proportional to the rectification speed signal 5 to further charge the capacitor 16. When the charge/discharge switching signal 8 indicates a discharge state, the discharge control circuit 9 operates to output a discharge current 10 proportional to the rectification speed signal 5 to discharge the capacitor 16.

第3図に示すように、位置パルス信号1のピーク値が増
加する増加領域19では、位置パルス信号1のピーク値
を充電電流4によって保持した後更に充電動作を行い、
位置パルス信号1のピーク値が減少する減少領域20で
は、位置パルス信号1のピーク値を充電電流4によって
保持した後放電動作を行うことによって、段差の小さい
ピークホールド信号18を出力することができる。
As shown in FIG. 3, in an increasing region 19 where the peak value of the position pulse signal 1 increases, after the peak value of the position pulse signal 1 is held by the charging current 4, a further charging operation is performed.
In the decreasing region 20 where the peak value of the position pulse signal 1 decreases, by holding the peak value of the position pulse signal 1 with the charging current 4 and then performing a discharging operation, it is possible to output a peak hold signal 18 with a small step difference. .

〔発明の効果〕〔Effect of the invention〕

以上説明したように、本発明の磁気ヘッド位置決め回路
は、位置パルス信号1の増加領域19では、位置パルス
信号1のピーク値を充電電流4によって保持した後更に
充電動作を行い、位置パルス信号1の減少領域20では
、位置パルス信号1のピーク値を充電電流4によって保
持した後放電動作を行うことによって、段差の小さいピ
ークホールド信号18を出力することができるという効
果がある。従って、ピークホールド信号から位置信号を
復調するときの位置パルス信号のサンプリングノイズを
小さくすることができるという効果がある。
As explained above, in the increasing region 19 of the position pulse signal 1, the magnetic head positioning circuit of the present invention further performs a charging operation after holding the peak value of the position pulse signal 1 with the charging current 4, and In the decreasing region 20, the peak value of the position pulse signal 1 is held by the charging current 4, and then the discharging operation is performed, which has the effect that the peak hold signal 18 with a small step can be output. Therefore, it is possible to reduce the sampling noise of the position pulse signal when demodulating the position signal from the peak hold signal.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の一実施例のピークホールド回路を示す
ブロック図、第2図は従来の磁気ヘッド位置決め回路の
一例のピークホールド回路を示すブロック図、第3図は
第1図の回路のピークホールド信号と位置パルス信号と
ゲート信号との波形を示す波形図、第4図は第2図の回
路のピークホールド信号と位置パルス信号とゲート信号
との波形を示す波形図である。 1・・・−・・位置パルス信号、2・・・・・・ゲート
信号、3−6・23・・・・・・充電制振回路、4−7
・・・・・・充電電流、5・・・・・・整流速度信号、
8・−・・−・充放電切換え信号、9・19・・・・・
・放電制御回路、10・・・−・・放電電流、11・・
・・・・モード切換え信号、12・−・・・・シーク方
向信号、13・・・・・−充放電制御回路、14・34
・・・・・・加え合せ点、15・・・−・・充放電電流
、16・36・・・・・・コンデンサ、17・37・−
・−・・バッファアンプ、18・・・・・・ピークホー
ルド信号、19・・・・・・増加領域、20・・・・・
・減少領域。
FIG. 1 is a block diagram showing a peak hold circuit according to an embodiment of the present invention, FIG. 2 is a block diagram showing a peak hold circuit as an example of a conventional magnetic head positioning circuit, and FIG. 3 is a block diagram showing a peak hold circuit according to an example of a conventional magnetic head positioning circuit. FIG. 4 is a waveform diagram showing the waveforms of the peak hold signal, position pulse signal, and gate signal. FIG. 4 is a waveform diagram showing the waveforms of the peak hold signal, position pulse signal, and gate signal of the circuit of FIG. 1...-Position pulse signal, 2...Gate signal, 3-6, 23...Charging vibration damping circuit, 4-7
...Charging current, 5... Rectification speed signal,
8・-・・・・Charge/discharge switching signal, 9・19・・・・
・Discharge control circuit, 10...--discharge current, 11...
...Mode switching signal, 12...Seek direction signal, 13...Charge/discharge control circuit, 14/34
・・・・・・Addition point, 15・・・−・Charging/discharging current, 16・36・・・・Capacitor, 17・37・−
...Buffer amplifier, 18...Peak hold signal, 19...Increase region, 20...
・Decrease area.

Claims (1)

【特許請求の範囲】 1、あらかじめ磁気ディスクに書込んである位置決め情
報を磁気ヘッドによって読出した位置パルス信号を入力
して前記位置パルス信号のピーク値を保持するための第
一の充電電流を出力する第一の充電制御回路と、前記磁
気ヘッドの速度の絶対値を示す整流速度信号と充放電切
換え信号とを入力して前記充放電切換え信号が充電状態
のときに前記整流速度信号に比例した第二の充電電流を
出力する第二の充電制御回路と、前記整流速度信号と前
記充放電切換え信号とを入力して前記充放電切換え信号
が放電状態のときに前記整流速度信号に比例した放電電
流を出力する放電制御回路と、前記磁気ヘッドの位置決
め状態を示すトラックフォローモード・シークモード切
換え信号とシーク方向を示すシーク方向信号とピークホ
ールド信号とを入力して前記トラックフォローモード・
シークモード切換え信号がトラックフォロー状態のとき
は放電状態を示す前記充放電切換え信号を出力し前記ト
ラックフォローモード・シークモード切換え信号がシー
クモード状態のときは充電状態または放電状態とを示す
前記充放電切換え信号を出力する充放電制御回路と、前
記第一の充電電流と前記第二の充電電流と前記放電電流
とを加え合せた充放電電流を出力する加え合せ点と、前
記位置パルス信号のピーク値を前記充放電電流で保持す
るコンデンサと、前記コンデンサの電圧レベルを前記ピ
ークホールド信号として出力するバッファアンプとを備
えることを特徴とする磁気ヘッド位置決め回路。 2、あらかじめ磁気ディスクに書込んである位置決め情
報を磁気ヘッドによって読出した位置パルス信号と前記
位置パルス信号のピーク値を保持するタイミングを示す
ゲート信号とを入力して前記ゲート信号が動作状態のと
きに前記位置パルス信号のピーク値を保持するための第
一の充電電流を出力する第一の充電制御回路と、前記磁
気ヘッドの速度の絶対値を示す整流速度信号と充放電切
換え信号とを入力して前記充放電切換え信号が充電状態
のときに前記整流速度信号に比例した第二の充電電流を
出力する第二の充電制御回路と、前記整流速度信号と前
記充放電切換え信号とを入力して前記充放電切換え信号
が放電状態のときに前記整流速度信号に比例した放電電
流を出力する放電制御回路と、前記磁気ヘッドの位置決
め状態を示すトラックフォローモード・シークモード切
換え信号とシーク方向を示すシーク方向信号とピークホ
ールド信号とを入力して前記トラックフォローモード・
シークモード切換え信号がトラックフォロー状態のとき
は放電状態を示す前記充放電切換え信号を出力し前記ト
ラックフォローモード・シークモード切換え信号がシー
クモード状態のときは前記シーク方向信号と前記ピーク
ホールド信号との電圧レベルに応じて前記第二の充電制
御回路の充電状態と前記放電制御回路の充電状態とを切
換えるための前記充放電切換え信号を出力する充放電制
御回路と、前記第一の充電電流と前記第二の充電電流と
前記放電電流とを加え合せた充放電電流を出力する加え
合せ点と、前記位置パルス信号のピーク値を前記充放電
電流で保持するコンデンサと、前記コンデンサの電圧レ
ベルを前記ピークホールド信号として出力するバッファ
アンプとを備えることを特徴とする磁気ヘッド位置決め
回路。
[Claims] 1. A position pulse signal read out by a magnetic head from positioning information previously written on a magnetic disk is input, and a first charging current is outputted to maintain the peak value of the position pulse signal. a first charging control circuit that inputs a rectifying speed signal indicating the absolute value of the speed of the magnetic head and a charging/discharging switching signal, so that the charging/discharging switching signal is proportional to the rectifying speed signal when in the charging state. a second charging control circuit that outputs a second charging current; and a second charging control circuit that inputs the rectifying speed signal and the charging/discharging switching signal to discharge a voltage proportional to the rectifying speed signal when the charging/discharging switching signal is in a discharging state. A discharge control circuit that outputs a current, a track follow mode/seek mode switching signal indicating the positioning state of the magnetic head, a seek direction signal indicating the seek direction, and a peak hold signal are inputted to control the track follow mode/seek mode.
When the seek mode switching signal is in the track follow state, the charge/discharge switch signal indicating the discharge state is output, and when the track follow mode/seek mode switch signal is in the seek mode state, the charge/discharge switch signal indicates the charge state or the discharge state. a charging/discharging control circuit that outputs a switching signal; a summing point that outputs a charging/discharging current that is a sum of the first charging current, the second charging current, and the discharging current; and a peak of the position pulse signal. A magnetic head positioning circuit comprising: a capacitor that holds a value with the charging/discharging current; and a buffer amplifier that outputs the voltage level of the capacitor as the peak hold signal. 2. When a position pulse signal read out by a magnetic head from positioning information previously written on a magnetic disk and a gate signal indicating the timing to hold the peak value of the position pulse signal are input and the gate signal is in an operating state. a first charging control circuit that outputs a first charging current for holding the peak value of the position pulse signal, and a rectifying speed signal indicating the absolute value of the speed of the magnetic head and a charging/discharging switching signal. and a second charging control circuit that outputs a second charging current proportional to the rectification speed signal when the charge/discharge switching signal is in a charging state, and inputting the rectification speed signal and the charge/discharge switching signal. a discharge control circuit that outputs a discharge current proportional to the rectified speed signal when the charge/discharge switching signal is in a discharge state; a track follow mode/seek mode switching signal indicating the positioning state of the magnetic head; and a seek direction. The track follow mode is activated by inputting the seek direction signal and peak hold signal.
When the seek mode switching signal is in the track follow state, the charge/discharge switching signal indicating the discharge state is output, and when the track follow mode/seek mode switching signal is in the seek mode state, the seek direction signal and the peak hold signal are output. a charging/discharging control circuit that outputs the charging/discharging switching signal for switching between the charging state of the second charging control circuit and the charging state of the discharging control circuit according to the voltage level; a summing point that outputs a charging/discharging current obtained by adding the second charging current and the discharging current, a capacitor that holds the peak value of the position pulse signal at the charging/discharging current, and a voltage level of the capacitor that is set to the A magnetic head positioning circuit comprising a buffer amplifier that outputs a peak hold signal.
JP15107090A 1990-06-08 1990-06-08 Magnetic head positioning circuit Pending JPH0442474A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15107090A JPH0442474A (en) 1990-06-08 1990-06-08 Magnetic head positioning circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15107090A JPH0442474A (en) 1990-06-08 1990-06-08 Magnetic head positioning circuit

Publications (1)

Publication Number Publication Date
JPH0442474A true JPH0442474A (en) 1992-02-13

Family

ID=15510653

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15107090A Pending JPH0442474A (en) 1990-06-08 1990-06-08 Magnetic head positioning circuit

Country Status (1)

Country Link
JP (1) JPH0442474A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010226954A (en) * 2003-09-02 2010-10-07 Semiconductor Energy Lab Co Ltd Semiconductor device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010226954A (en) * 2003-09-02 2010-10-07 Semiconductor Energy Lab Co Ltd Semiconductor device
US8416220B2 (en) 2003-09-02 2013-04-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device

Similar Documents

Publication Publication Date Title
EP1456951B1 (en) Half-bridge driver and power conversion system with such driver
JPH05175737A (en) Sample-and-hold type phase comparator circuit
US5585701A (en) Current mirror circuit constituted by FET (field effect transistor) and control system using the same
JP3084097B2 (en) Dynamic voltage integration method and circuit for performing and applying the same
JPH0442474A (en) Magnetic head positioning circuit
JP2001217094A (en) Control method of direct-current static eliminator and control device
JPS60501085A (en) Circuit for achieving improved slew rate in operational amplifiers
KR20000017217A (en) A system and method for a preamplifier write circuit with reduced rise/fall time
JP2852172B2 (en) Write detection circuit
JPH06104289B2 (en) Degaussing device for electromagnetic chuck
JP3305173B2 (en) Control device for brushless motor
JP3457460B2 (en) DC degaussing circuit
JP3614395B2 (en) Ringing correction circuit
JP2001332940A (en) D-class power amplifier
JPS637551A (en) Envelope output circuit
JP2566303B2 (en) Magnetic recording / reproducing device
JP2538358B2 (en) Motor servo device
JP2507965B2 (en) Sample-hold circuit
JPH02884B2 (en)
JPH0625764U (en) High-speed peak hold circuit
JPH05327439A (en) Pulse amplifier
JPH06243484A (en) Pickup driving device
JPS6290774A (en) Peak voltage holding circuit
JPH0572238A (en) Peak voltage value detection circuit
JP2001257539A (en) Pop sound reduction circuit