JPH0442196A - 画像合成処理装置 - Google Patents

画像合成処理装置

Info

Publication number
JPH0442196A
JPH0442196A JP2148728A JP14872890A JPH0442196A JP H0442196 A JPH0442196 A JP H0442196A JP 2148728 A JP2148728 A JP 2148728A JP 14872890 A JP14872890 A JP 14872890A JP H0442196 A JPH0442196 A JP H0442196A
Authority
JP
Japan
Prior art keywords
image
image signal
signal generation
output
signals
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2148728A
Other languages
English (en)
Inventor
Akihiro Mizuguchi
昭浩 水口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP2148728A priority Critical patent/JPH0442196A/ja
Publication of JPH0442196A publication Critical patent/JPH0442196A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Studio Circuits (AREA)
  • Editing Of Facsimile Originals (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、複数の画像信号生成装置において生成された
画像信号を合成して、表示装置に表示する画像合成処理
装置に関する。
(従来の技術) パーソナルコンピュータ等の情報処理装置を用いて、一
般の業務を行なう場合、通常、静止画を表示して作業が
進められる。しかしながら、業務内容によっては、静止
画とともに動画を表示させる必要が生じる場合がある。
例えば、モニタカメラにより撮影された動画を監視しな
がら、静止画に表示された所定の業務を実行する等の場
合がこれに該当する。
第2図に、そのような場合の従来の画像表示方法を図示
した。
図において、パーソナルコンピュータ1には、デイスプ
レィ装置2が接続され、ここに静止画3が表示されてい
る。一方、モニタカメラ4には、別のデイスプレィ装置
5が接続され、ここに動画6が表示されている。
オペレータは、このように2台のデイスプレィ装置2.
5を監視して、所定の業務を実施する。
(発明が解決しようとする課題) ところで、上記のような従来方法では、オペレータは同
時に2台のデイスプレィ装置の監視をしなければならず
、操作が煩雑になるという難点があった。また、装置の
設置スペースが広くなってしまうという問題もあった。
本発明は以上の点に着目してなされたもので、オペレー
タの操作性を改善し、装置の設置場所を節約することの
できる画像合成処理装置を提供することを目的とするも
のである。
(課題を解決するための手段) 本発明の画像合成処理装置は、第1の画像信号生成装置
から出力される画像信号と、前記第1の画像信号生成装
置とは異なる複数の画像信号生成装置から出力される画
像信号とを入力し、これら信号を合成処理して表示装置
に出力する画像合成処理装置において、前記複数の画像
信号生成装置の出力する画像信号をそれぞれ一時格納す
る複数のバッファメモリと、前記複数の画像信号生成装
置の出力する同期信号を受入れて、前記複数のバッファ
メモリへの前記画像信号の書込み動作を制御する書込み
制御部と、前記第1の画像信号生成装置の出力する同期
信号を受入れて、前記複数のバッファメモリからの前記
画像信号の読出し動作を制御する読出し制御部と、前記
第1の画像信号生成装置の出力する画像信号と、前記複
数のバッファメモリから読出された画像信号とを受入れ
て、これら画像信号を合成して表示装置に出力する合成
回路と、前記第1の画像信号生成装置の出力する画像信
号に基づく画像中に、前記複数の画像信号生成装置の出
力する画像信号に基づく画像を合成表示する複数の領域
を設定し、かつ前記第1の画像信号生成装置の出力する
同期信号を受入れて、前記設定に従って、前記読出し制
御部の、前記複数のバッファメモリからの画像信号の読
出し動作開始及び終了のタイミングを制御し、同時に前
記合成回路の、前記複数の画像信号生成装置の出力する
画像信号の合成動作開始及び終了のタイミングを制御す
る表示位置制御部とを設けたことを特徴とするものであ
る。
(作用) 以上の装置は、第1の画像信号生成装置と複数の画像信
号生成装置の生成した画像信号をともに受入れて、これ
ら画像信号を合成して表示装置に表示する。この場合、
複数の画像信号生成装置の出力する画像信号は、それぞ
れいったん複数のバッファメモリに書込まれる。そ゛し
て、表示位置制御部が所定のタイミングで複数の画像信
号生成装置に対応したバッファメモリから画像信号を続
出し、合成回路を動作させて第1の画像信号生成装置の
画像信号と複数の画像信号生成装置の画像信号との合成
を行なう。この結果、第1の画像信号生成装置の出力す
る画像信号に基づく画像中に、複数の任意の領域を設定
し、そこに複数の画像信号生成装置の出力する画像信号
に基づくそれぞれの画像を合成表示できる。
(実施例) 以下、本発明を図の実施例を用いて詳細に説明する。
第1図は、本発明の画像合成処理装置の実施例を示すブ
ロック図である。
図の画像合成処理装置10は、第1の画像信号生成装置
21と第2.第3の画像信号生成装置22.23の出力
する画像信号を受入れ、表示装置20に向けて出力する
よう、これらの間に挿入されている。尚、この実施例で
は第1の画像信号生成装置21とは異なる複数の画像信
号生成装置として2台の画像信号生成装置の場合を示し
ている。
この装置10は、バッファメモリ11a。
11bと、読出し制御部12と、書込み制御部13と、
合成回路14と、表示位置制御部15とを有している。
バッファメモリlla、llbは、第2.第3の画像信
号生成装置22.23から出力される画像信号を、少な
くとも1画面分−時格納するために設けられ、ランダム
・アクセス・メモリ等から構成される。書込み制御部1
3は、第2゜第3の画像信号生成装置22.23から同
期信号22a、23aを受入れ、バッファメモリ11a
、llbに対し書込みアドレス13a13bを出力して
、画像信号の書込み制御を行なう回路である。読出し制
御部12は、第1の画像信号生成装置21から同期信号
21aを受入れ、バッファメモリ11a、11bに対し
読出しアドレス12a、12bを出力して、読出し制御
を行なう回路である。合成回路14は、第1の画像信号
生成装置21から直接入力する画像信号21bと、バッ
ファメモリlla、llbから読出された画像信号22
b、23bの双方を受入れて、両画像信号を合成し、表
示装置20に向けて出力する回路である。
尚、ここで、この合成回路14は、例えば入力する3種
の画像信号を重ねあわせて出力し、あるいは何れか1つ
の画像信号を選択して出力する動作を行なう回路である
尚、この実施例においては、第1の画像信号生成装置2
1が出力する画像信号21bに基づく画像中に、所定の
領域を確保し、そこに第2.第3の画像信号生成装置2
2.23が出力する画像信号22b、23bに基づく画
像を嵌込む動作を例にとって説明する。従って、合成回
路14は、入力する画像信号のうち、何れか、1つを選
択して表示装置20に向けて出力する動作を行なう。
表示位置制御部15は、予め第1の画像信号生成装置2
1の出力する画像信号21bに基づく画像中に確保する
所定の領域を設定しておき、これに従って読出し制御部
12を起動し、かつ、合成回路14の選択動作を切替え
る表示位置切替信号15a、15bを出力する回路であ
る。
第3図には、本発明の装置を用いた場合の画像表示方法
の一例を説明するブロック図を示す。
図において、第2図で説明したと同様のパーソナルコン
ピュータlと2台のモニタカメラ4.7とからは、それ
ぞれ、静止画像に相当する画像信号1aと動画に相当す
る画像信号4a、7aが出力されろ。
画像合成処理装置lOは、これら画像信号を合成し、デ
イスプレィ20に向けて出力する。デイスプレィ20に
は、静止画3が表示され、その左上の領域に動画6aが
、また右下の領域に動画6bが表示される。デイスプレ
ィ20には、X軸とY軸とが設定されており、静止画3
中に、それぞれ動画6a、動画6bを表示する領域を決
定するための基準点P (x+ 、y+ )及び基準点
Q(X2 、3/2 )が設定されている。
本発明の装置は、このX軸にそ−って1942分ずつ静
止画3又は動画6a、6bの表示を行ない、Y軸方向に
表示を進める。即ち、X、Y座標が基準点PのX、Y座
標X++ y+になるまでの領域では動画6aを表示し
、X、Y座標が基準点QのX、Y座標Xz、ygより大
きい領域では動画6bの表示を行ない、これ以外の領域
では静止画3を表示する。
第4図に、本発明の画像合成処理装置の具体的なブロッ
ク図を示す。
図において、第1の画像信号生成装置21から出力され
る同期信号21aは、同期回路(SYNC)16に入力
する。同期回路16は、この同期信号21aに基づき、
画像信号21bの処理のためのドツトクロック21aD
と、画像信号21bの有動部分を示す表示イネーブル信
号16aを出力する回路である。同期信号21aは、表
示装置20に向けて出力されると共に、この同期信号2
1a及びドツトクロック2 ]、 a Dと表示イネー
ブル信号16aとは、表示位置制御部15A、15Bに
向けて出力される。また、表示位置制御部15Aからは
、表示切替信号15aが読出し制御部12Aと合成回路
14に向けて出力され、表示位置制御部15Bからは、
表示切替信号15bが読出し制御部12Bと合成回路1
4に向けて出力される。
一方、第2.第3の画像信号生成装置22゜23から出
力される同期信号22a、23aは、同期回路17.1
8に入力する。同期回路17゜18は、各同期信号22
a、23aに基づき、画像信号22b、23bの処理の
ためのドツトクロック22aD、23aDと、画像信号
22b。
23bの有効部分を示す書込みイネーブル信号17a、
18aを、それぞれの書込み制御部13A、13Bへ向
けて出力する回路である。
また、第1の画像信号生成装置221から出力される画
像信号21bは、ラッチ回路19aを介して合成回路1
4に入力するよう結線されている。
ラッチ回路19aは、画像信号21bの位相を整えるた
めに設けられた回路である。
更に、第2.第3の画像信号生成装置22゜23から出
力される画像信号22b、23bは、ラッチ回路19b
、19cを介してそれぞれのバッファメモリlla、l
lbに向は転送されるよう結線されている。ラッチ回路
19b、19cも、画像信号22b、23bの位相を整
えるために設けられた回路である。
尚、上記同期回路16,17.18は、何れも既知の波
形整形回路、クロック発生用発振回路及び分周回路等か
ら構成される。
第5図には、上記表示位置制御部15A。
15bと、読出し制御部12A、12Bと、書込み制御
部13A、13Bの具体的な結線図として一方の表示位
置制御部15A、読出し制御部12A、書込み制御部1
3Aの結線図を示す。
尚、他方の表示位置制御部15B、読出し制御部12B
、書込み制御部13Bの構成もこれと同様である。
読出し制御部12Aには、バッファメモリ11に格納さ
れた画像信号を読出すための、Xアドレスを出力するX
カウンタ121と、Yアドレスを出力するYカウンタ1
22とが設けられている。また、Xカウンタ121には
、アンドゲート123を介して、第1の画像信号生成装
置21から受入れられた画像信号21bの処理用のドツ
トクロック21aDが入力する。また、Yカウンタ12
2には、アンドゲート124を介して、第1の画像信号
生成装置21から出力された水平同期信号21aHが入
力する。
尚、この水平同期信号21aHは、Xカウンタ121の
リセット端子にも入力する。Yカウンタ122は、第1
の画像信号生成装置21から出力された垂直同期信号2
1aVによりリセットされる。
また、アンドゲート123.124は、何れも表示位置
制御部15Δから出力する表示切替信号]、 5 aに
より、そのゲートの開閉制御が行なわれるよう構成され
ている。
また、書込み制御部13Aには、バッファメモリlla
へ第2の画像信号生成装置22から入力する画像信号2
2bを書込むためのXアドレスを発生するXカウンタ1
31と、Yアドレスを発生するYカウンタ132とが設
けられている。
Xカウンタ131には、第2の画像信号生成装置22か
ら出力される画像信号22bの処理用のドツトクロック
22aDが、アントゲート133を介して入力する。ま
た、Yカウンタ132には、アンドゲート134を介し
て、第2の画像信号生成装置22から入力される水平同
期信号22aHが人力する。また、この水平同期信号2
2aHは、Xカウンタ131のリセット端子にも入力す
る。更に、Yカウンタ132のリセット端子には、第2
の画像信号生成装置22から出力される垂直同期信号2
2aVが入力するよう結線されている。そして、アント
ゲート133.134は、何れも書込みイネーブル信号
17aにより開閉制御されるよう構成されている。
次に、表示位置制御部15Aは、Xカウンタ151及び
Yカウンタ152を備えており、Xカウンタ151には
、第1の画像信号生成装置21から出力されたドツトク
ロック21aDがアントゲート153を介して入力する
よう結線されている。また、Yカウンタ152には、第
1の画像信号生成装置21から出力される水平同期信号
21aHが、アンドゲート154を介して入力するよう
結線されている。
Xカウンタ151のリセット端子には、第1の画像信号
生成装置21の出力する水平同期信号21aHが入力す
る。また、Yカウンタ152のリセット端子には、第1
の画像信号生成装置21が出力する垂直同期信号21a
Vが入力する。そして、アンドゲート153.154は
、何れも表示イネーブル信号16aにより開閉制御され
るよう構成されている。
一方、Xカウンタ151の出力は、コンパレータ155
に入力し、コンパレータ155にはバッファ157から
出力された信号が入力するよう結線されており、両者の
比較結果がアンドゲート159に向は出力されるよう結
線されている。
このバッファ157からは、スイッチ160において設
定されたディジタルデータが出力される。具体的には、
第3図に示した基準点P点のX座標であるXIO値が出
力される。同様に、バッファ158からは、スイッチ1
61の操作によって基準点PのY座標y1が出力される
Xカウンタ151とYカウンタ152の出力は、ちょう
ど第3図に示した表示装置20の画面上のX、Y座標を
表わしている。これが、スイッチ160、161により
予め設定された基準点PのX座標、Y座標である(x+
、y+)と比較され・X < x 1でかっY < y
 +の場合に、コンパレータ155、156が、何れも
その出力をハイレベルに切替えるよう動作する。これに
よって、アンドゲート159の出力がハイレベルとなっ
て、表示切替信号15aが出力されるよう構成されてい
る。
即ち、表示位置制御部15Aからは、第3図に示した表
示装置20上の表示アドレスが、動画6aの領域中にあ
る場合に、表示切替信号15aが出力され、これによっ
て合成回路14は、第1の画像信号生成回路21の出力
する画像信号21bの通過を阻止し、第2の画像信号生
成装置22の出力する画像信号22bを選択し、バッフ
ァメモリllaを介して表示装置20に向けて出力する
よう動作する。また、読出し制御部12Aは、この表示
切替信号15aが入力すると、ゲート123.124を
開放し、バッファメモリ11aに対し、Xカウンタ12
1及びYカウンタ122から読出しアドレスを供給する
よう動作する。一方、表示位置制御部15Bからは、同
様に表示装置20上の表示アドレスが、動画6bの領域
中にある場合に表示切替信号15bが出力され、これに
よって合成回路14は、第1の画像信号生成回路21の
出力する画像信号21bの通過を阻止すると共(二第3
の画像信号生成装置23の出力する画像信号23bを選
択し、バッファメモリllbを介して表示装置20に向
けて出力するよう動作する。また、読出し制御部12B
も同様に、表示切替信号15bが入力すると、バッファ
メモリllbに対し読出しアドレスを供給するよう動作
する。更に、書込み制御部13A(13B)は、上記読
出し動作と並行して、書込みイネーブル信号17aの入
力するタイミングで、Xカウンタ131及びYカウンタ
132によって、書込みアドレスを生成し、バッファメ
モリ11a(llb)に向けて出力するよう動作する。
このように、バッファメモリlla、llbへの書込み
と読出しは並行して行なわれるため、バッファメモリl
la、llbには、その動作に適した2ボートメモリ等
を使用することが好ましい。
以上の構成の本発明の画像合成処理装置は、全体として
次のように動作する。
第6図は、本発明の装置の書込み動作を説明するタイム
チャートである。
同図(a)に示すように、書込み制御部13A(13B
)のXカウンタ131にドツトクロック22a (23
a)Dが入力し、書込みイネーブル信号17a (18
a)[同図(b)コにより、動画の画像信号22b (
23b)[同図(C)]の書込み用Xアドレスが設定さ
れる。
この書込み用Xアドレスは、水平同期信号22aH(2
3aH)[同図(d)]によりリセットされゼロクリア
されて、周期的に1ライン分のXアドレスが書込み制御
部13A (13B)から出力される。
一方、水平同期信号22aH(23aH)が書込み制御
部13A (13B)のYカウンタ132によりカウン
トされてYアドレスが出力され、垂直同期信号22aV
 (23aV)によって−画面毎にゼロクリアされる。
以上の動作が繰り返され、動画がバッファメモリ11に
周期的に書込まれる。
第7図は、本発明の装置の表示動作を説明するタイムチ
ャートである。
先ず、表示装置20の表示は、第4図の同期回路16の
出力するドツトクロック21aDにより制御される[第
7図(a)]。
第1の画像信号生成装置からは、垂直同期信号21aV
[同図(C)]と水平同期信号21aH[同図(d)]
が表示装置2oに入力する。そして、第1の画像信号生
成装置から画像信号21bが入力すると、この画像信号
21bは、合成回路14を介して表示装置20に向けて
出力される。
この結果、第1の画像信号生成装置の出力する画像信号
に基づく画像が、表示装置20に表示される[同図(e
)]。
一方、ドツトクロツタ21aDと、垂直同期信号21a
Vと、水平同期信号21aH及び表示イネーブル信号1
6a[同図(b)]が表示位置制御部15に入力すると
、先に説明した要領で基準点Pと表示アドレスとが比較
され、所定のタイミングで表示切替信号が出力される[
同図(f)。
(g)  コ 。
これにより、第4図に示した合成回路14が、第1の画
像信号生成装置21の出力する画像信号21bの通過を
阻止し、バッファメモリllaまたはバッファメモリl
lbから読出される画像信号の出力を許可するよう動作
する。この時点から、先に説明したように、読出し制御
部12Aまたは読出し制御部12Bは、バッファメモリ
11aまたはllbに対し読出しアドレスを供給し、バ
ッファメモリllaまたは1.1 bから動画が読出さ
れ[同図(h)、(i)]、合成回路14を介して表示
装置20に向けて出力される。
以上のようにして、表示装置20の入力が合成される[
同図(j)]。即ち、同図(j)に示すように、a部で
は表示切替信号15aはハイレベルとなるため、合成回
路14はバッファメモリ11aから読出される画像信号
22bを選択して表示装置20に出力し、b部では表示
切替信号15bがハイレベルとなるため、バッファメモ
リ11bから読出される画像信号23bを選択して表示
装置20に出力する。また、このa、b部以外では表示
切替信号15a、15bは共にローレベルであるため合
成回路14は第1の画像信号生成装置21の出力する画
像信号21bを表示装置20に出力する。
尚、実際には、第1の画像信号生成装置をパーソナルコ
ンピュータとすると、垂直同期信号は80Hz、水平同
期信号は35KHz程度に選定され、第2.第3の画像
信号生成装置をビデオカメラとすると、垂直同期信号が
60Hz、水平同期信号が15KHz程度に選定される
。そして、動画は1秒間に約20フレーム程度の割合で
書込みが行なわれる。読出しは、第1の画像信号生成装
置の動作に合わせて、書込みとは全く非同期に制御して
よい。
また、上記第2.第3の画像信号生成装置22.23は
、この画像合成処理装置10に対し、ディジタル形式で
画像信号を出力しても、アナログ形式で画像信号を出力
しても差し支えない。アナログ形式で画像信号が入力す
る場合には、サンプリング回路等によって、所定のタイ
ミングでデータをサンプリングし、バッファメモリ11
a、llbに書込むようにすればよい。
尚、本発明の装置において、動画を静止画の端でなく、
中央に配置することもできる。その場合には、例えば、
第5図に示す表示位置制御部15Aと同様の構成の回路
をもう1つ設け、第3図に示す動画6aを例にとると、
その表示用の基準点Pと対角線上にある基準点Rを設定
する。そして、2つの回路の出力の論理積をとって表示
切替信号を出力すればよい。
また、上記実施例では動画用の複数の画像信号生成装置
として2台の画像信号生成装置の場合を説明したが、こ
の画像信号生成装置が3台以上であっても、複数の画像
信号生成装置の数に対応したバッファメモリ、読出し制
御部、書込み制御部1表示位置位置制御部を備えること
によって、同様の複数の動画を合成表示することができ
る。
更に、上記第1の画像信号生成装置と複数の画像信号生
成装置は何れも、静止画、動画に限らず、どのような画
像信号を出力するものでもよいことはいうまでもない。
(発明の効果) 以上説明した本発明の画像合成処理装置によれば、第1
の画像信号生成装置の出力する画像信号に対し、複数台
の画像信号生成装置の出力する画像信号を合成し、1台
の表示装置に表示することができる。また、複数の画像
信号生成装置の出力する信号を、いったん複数の画像信
号生成装置に対応した複数のバッファメモリに書込み、
これらのバッファメモリから読出される画像信号と、第
1の画像信号生成装置の出力する画像信号とを重ねあわ
せ、あるいは選択して、表示装置に出力するようにした
ので、第1及び複数の画像信号生成装置の同期信号がそ
れぞれ異なる場合でも、容易にこれら画像信号の合成を
実行することができる。
【図面の簡単な説明】
第1図は本発明の画像合成処理装置の実施例を示すブロ
ック図、第2図は従来の画像表示方法を説明するブロッ
ク図、第3図は本発明における画像表示方法を説明する
ブロック図、第4図は本発明の画像合成処理装置の具体
的な実施例を示すブロック図、第5図は本発明の装置の
要部の具体的な結線を示すブロック図、第6図は本発明
の装置の書込み動作を示すタイムチャート、第7図は本
発明の装置の表示動作を示すタイムチャートである。 10・・・画像合成処理装置、 11a、llb・・・バッファメモリ、12・・・読出
し制御部、13・・・書込み制御部、14・・・合成回
路、15・・・表示位置制御部、20・・・表示装置、 21・・・第1の画像信号生成装置、 22・・・第2の画像信号生成装置、 23・・・第3の画像信号生成装置。 従来の画像表示方法 第  2  図 特許出願人 沖電気工業株式会社 本発明における画像表示方法 第3図

Claims (1)

  1. 【特許請求の範囲】 第1の画像信号生成装置から出力される画像信号と、前
    記第1の画像信号生成装置とは異なる複数の画像信号生
    成装置から出力される画像信号とを入力し、これら信号
    を合成処理して表示装置に出力する画像合成処理装置に
    おいて、 前記複数の画像信号生成装置の出力する画像信号をそれ
    ぞれ一時格納する複数のバッファメモリと、 前記複数の画像信号生成装置の出力する同期信号を受入
    れて、前記複数のバッフアメモリへの前記画像信号の書
    込み動作を制御する書込み制御部と、 前記第1の画像信号生成装置の出力する同期信号を受入
    れて、前記複数のバッファメモリからの前記画像信号の
    読出し動作を制御する読出し制御部と、 前記第1の画像信号生成装置の出力する画像信号と、前
    記複数のバッファメモリから読出された画像信号とを受
    入れて、これら画像信号を合成して表示装置に出力する
    合成回路と、 前記第1の画像信号生成装置の出力する画像信号に基づ
    く画像中に、前記複数の画像信号生成装置の出力する画
    像信号に基づく画像を合成表示する複数の領域を設定し
    、かつ前記第1の画像信号生成装置の出力する同期信号
    を受入れて、前記設定に従って、前記読出し制御部の、
    前記複数のバッファメモリからの画像信号の読出し動作
    開始及び終了のタイミングを制御し、同時に前記合成回
    路の、前記複数の画像信号生成装置の出力する画像信号
    の合成動作開始及び終了のタイミングを制御する表示位
    置制御部とを設けたことを特徴とする画像合成処理装置
JP2148728A 1990-06-08 1990-06-08 画像合成処理装置 Pending JPH0442196A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2148728A JPH0442196A (ja) 1990-06-08 1990-06-08 画像合成処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2148728A JPH0442196A (ja) 1990-06-08 1990-06-08 画像合成処理装置

Publications (1)

Publication Number Publication Date
JPH0442196A true JPH0442196A (ja) 1992-02-12

Family

ID=15459285

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2148728A Pending JPH0442196A (ja) 1990-06-08 1990-06-08 画像合成処理装置

Country Status (1)

Country Link
JP (1) JPH0442196A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002117412A (ja) * 2000-07-24 2002-04-19 Sony Computer Entertainment Inc 画像処理システム、デバイス、方法及びコンピュータプログラム

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002117412A (ja) * 2000-07-24 2002-04-19 Sony Computer Entertainment Inc 画像処理システム、デバイス、方法及びコンピュータプログラム

Similar Documents

Publication Publication Date Title
JPH01194082A (ja) 画像拡大装置
JP3419046B2 (ja) 映像表示装置
WO1998040874A1 (fr) Synthetiseur d'image, convertisseur d'image et procedes
JPS62142476A (ja) テレビジョン受像機
JPH02503138A (ja) ビデオデータを伸張するための補間器
US5745101A (en) Method and apparatus for controlling image display
JP2000330536A (ja) 液晶マルチディスプレイ表示装置
US5963221A (en) Device for writing and reading of size reduced video on a video screen by fixing read and write of alternating field memories during resize operation
JPH0429479A (ja) 画像出力制御装置
US20070030260A1 (en) Circuit for controlling display of modulated image in an image display device, and image display method and device
US6008854A (en) Reduced video signal processing circuit
JPH0442196A (ja) 画像合成処理装置
JPH02288474A (ja) 画像合成処理装置
JPS62239672A (ja) 表示方法
JP2609628B2 (ja) メモリアドレス制御装置
JP2555134B2 (ja) ビデオレート投影算出回路
JPH01276331A (ja) ビデオ合成装置
JP2000098963A (ja) 画像処理回路及び画像表示装置
JPH0359696A (ja) 画像信号の合成装置
JPH0470797A (ja) 画像信号合成装置
JP2918049B2 (ja) ピクチャ・イン・ピクチャのための記憶方法
JPH06259048A (ja) 画面分割装置
JPH0125071B2 (ja)
JPH01126686A (ja) ビデオ合成装置
JPH0370288A (ja) スキャンコンバータ