JPH0441382Y2 - - Google Patents
Info
- Publication number
- JPH0441382Y2 JPH0441382Y2 JP12980887U JP12980887U JPH0441382Y2 JP H0441382 Y2 JPH0441382 Y2 JP H0441382Y2 JP 12980887 U JP12980887 U JP 12980887U JP 12980887 U JP12980887 U JP 12980887U JP H0441382 Y2 JPH0441382 Y2 JP H0441382Y2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- voltage
- memory
- comparison
- supplied
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000014759 maintenance of location Effects 0.000 claims description 10
- 230000003068 static effect Effects 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
Landscapes
- Power Sources (AREA)
Description
【考案の詳細な説明】
［考案の目的］
（産業上の利用分野）
この考案は、例えば記憶素子が内蔵され、この
記憶素子に情報を記憶したり、この記憶された情
報を読出すことが可能なカード状記憶装置に関す
る。[Detailed description of the invention] [Purpose of the invention] (Field of industrial application) This invention has a built-in memory element, and it is possible to store information in this memory element and read out the stored information. The present invention relates to a possible card-like storage device.
（従来の技術）
周知のように、集積回路からなる記憶素子が内
蔵され、この集積回路に所要の情報を記憶した
り、この記憶された情報を読出すことが可能なカ
ード状記憶装置が開発されている。(Prior Art) As is well known, a card-shaped storage device has been developed that has a built-in storage element made of an integrated circuit and is capable of storing required information in the integrated circuit and reading out the stored information. has been done.
この種のカード状記憶装置において、メモリと
してＳ−RAM（スタテイツク・ランダム・アク
セス・メモリ）を使用している場合、カード本体
にメモリのバツクアツプ用電池が内蔵されてい
る。そして、カード本体が例えばパーソナル・コ
ンピユータ等の電子装置に装着された状態におい
ては、メモリに電子装置から電源（以下、外部電
源と称す）が供給され、カード本体が電子装置か
ら取外された場合、この電池によつてメモリの記
憶情報が保持されるようになつている。 In this type of card-shaped storage device, when S-RAM (static random access memory) is used as the memory, a battery for backing up the memory is built into the card body. When the card body is attached to an electronic device such as a personal computer, power is supplied to the memory from the electronic device (hereinafter referred to as external power supply), and when the card body is removed from the electronic device. The information stored in the memory is retained by this battery.
また、カード本体の内部には外部電源の電圧が
低下した場合、メモリの電源供給を外部電源から
内蔵されている電池に切換えるとともに、メモリ
の例えばチツプイネーブル端子を所定のレベルに
設定し、メモリを記憶保持モードに設定するリセ
ツト回路が設けられている。 In addition, when the voltage of the external power supply inside the card body drops, the power supply for the memory is switched from the external power supply to the built-in battery, and the chip enable terminal of the memory, for example, is set to a predetermined level, and the memory is A reset circuit is provided to set the memory retention mode.
ところで、従来のカード状記憶装置において
は、前記リセツト回路に設定されているリセツト
電圧（外部電源と内蔵電池とを切換える基準電
圧）が固定とされていた。このため、例えば電池
を使用した携帯用の電子装置にカード状記憶装置
を装着した場合、集積回路の動作可能な電圧、例
えば３（Ｖ）より、リセツト電圧が4.5（Ｖ）と高
く設定されているとすると、電子装置の電池の電
圧が4.5（Ｖ）に低下した時点で、リセツトがかか
つてしまうため、電子装置は動作可能であるにも
係わらず、カードが記憶保持状態となつて使用不
能となるという不都合を有していた。 By the way, in conventional card-shaped storage devices, the reset voltage (reference voltage for switching between the external power source and the built-in battery) set in the reset circuit is fixed. For this reason, for example, when a card-shaped storage device is installed in a portable electronic device that uses batteries, the reset voltage is set higher than the operating voltage of the integrated circuit, for example 3 (V), at 4.5 (V). If the electronic device's battery voltage drops to 4.5 (V), the reset will be delayed, so even though the electronic device can operate, the card will be in a memory retention state and become unusable. This had the disadvantage of being .
また、上記のようにリセツト電圧が集積回路の
動作可能電圧より高い電圧に設定されている場
合、電子装置が動作可能であるにも係わらず、カ
ード状記憶装置を動作可能とするため、電子装置
の電池を交換しなければならず、不経済なもので
あつた。 In addition, if the reset voltage is set to a voltage higher than the operating voltage of the integrated circuit as described above, even though the electronic device is operable, the electronic device The batteries had to be replaced, which was uneconomical.
（考案が解決しようとする問題点）
この考案は、リセツト電圧が固定されているこ
とによる問題を解決するものであり、その目的と
するところは、リセツト電圧をカード本体が接続
される電子装置から任意に設定可能とすることに
より、カード本体に設定されているリセツト電圧
より低い電圧でもカード状記憶装置を使用するこ
とが可能であるとともに、電子装置の電池を有効
に使用することが可能なカード状記憶装置を提供
しようとするものである。(Problem that the invention attempts to solve) This invention solves the problem caused by the reset voltage being fixed, and its purpose is to transfer the reset voltage from the electronic device to which the card body is connected. A card that can be set arbitrarily so that the card-like storage device can be used even at a voltage lower than the reset voltage set on the card itself, and the battery of the electronic device can be used effectively. The aim is to provide a digital storage device.
［考案の構成］
（問題点を解決するための手段）
この考案は、内部に記憶手段が収容されたカー
ド本体と、このカード本体内に設けられ前記記憶
手段の記憶状態を保持する電源手段と、前記カー
ド本体に設けられ前記記憶手段に外部電源を接続
する第１、第２の接続手段と、前記カード本体に
設けられ比較電源が供給される第３の接続端子
と、リセツト電圧が設定され前記比較電圧が供給
されていない場合、このリセツト電圧と前記第
１、第２の接続手段に供給される外部電源の電圧
に応じて前記記憶手段を記憶保持状態に切換え、
前記第３の接続手段に比較電源が供給されている
場合、前記外部電源と比較電源の電圧に応じて前
記記憶手段を記憶保持状態に切換える切換え手段
とから構成されている
（作用）
この考案は、比較電源が供給される第３の接続
端子を設け、この第３の接続端子に比較電源が供
給されてない場合は、第１、第２の接続端子に供
給される外部電源の電圧と、切換え手段に設定さ
れているリセツト電圧に応じて記憶手段を記憶保
持状態に設定し、第３の接続端子に比較電源が供
給されている場合は、この比較電源と外部電圧に
応じて記憶手段を記憶保持状態に設定するように
している。[Structure of the invention] (Means for solving the problem) This invention includes a card body in which a storage means is housed, and a power supply means provided in the card body to maintain the storage state of the storage means. , first and second connection means provided on the card body to connect an external power source to the storage means, a third connection terminal provided on the card body to which a comparison power source is supplied, and a reset voltage set. If the comparison voltage is not supplied, switching the memory means to a memory retention state according to the reset voltage and the voltage of an external power supply supplied to the first and second connection means;
When a comparison power supply is supplied to the third connection means, the invention is comprised of a switching means for switching the storage means to a memory retention state according to the voltages of the external power supply and the comparison power supply. , a third connection terminal to which a comparison power supply is supplied is provided, and when the comparison power supply is not supplied to the third connection terminal, the voltage of the external power supply supplied to the first and second connection terminals, The storage means is set to the memory retention state according to the reset voltage set in the switching means, and when the comparison power supply is supplied to the third connection terminal, the storage means is set according to the comparison power supply and the external voltage. I am trying to set it to a memory retention state.
（実施例）
以下、この考案の一実施例について図面を参照
して説明する。(Example) An example of this invention will be described below with reference to the drawings.
第１図において、カード本体１１の内部には、
例えばＳ−RAM（スタテイツク・ランダム・ア
クセス・メモリ）からなるメモリ１２が設けられ
るとともに、このメモリ１２に保持電流を供給す
るバツクアツプ用の電池１３が設けられている。
この電池１３の負極はメモリ１２の接地端子
GNDに接続され、正極は抵抗R7、ダイオードＤ
を介してメモリ１２の電源端子Vccに接続されて
いる。前記メモリ１２のアドレス、データ端子
ADはカード本体１１の一側面に設けられたアド
レス・データ用接続端子１４ｂ〜１４ｌにそれぞ
れ接続されている。 In FIG. 1, inside the card body 11,
A memory 12 made of, for example, S-RAM (static random access memory) is provided, and a backup battery 13 for supplying a holding current to this memory 12 is provided.
The negative terminal of this battery 13 is the ground terminal of the memory 12.
Connected to GND, positive terminal is resistor R 7 , diode D
It is connected to the power supply terminal Vcc of the memory 12 via. Address and data terminal of the memory 12
AD is connected to address/data connection terminals 14b to 14l provided on one side of the card body 11, respectively.
また、カード本体１１の内部には外部電源と内
蔵電池１３の切換え等を行うリセツト回路１５が
設けられている。即ち、カード本体１１の一側面
に設けられた電源用接続端子１４ａにはトランジ
スタQ1のエミツタが接続され、このトランジス
タQ1のベースは抵抗R1を介して比較用接続端子
１４ｍに接続されている。このトランジスタQ1
のコレクタはツエナーダイオードZDを介して前
記電源用接続端子１４ａに接続されるとともに、
抵抗R2を介して接地用接続端子１４ｎに接続さ
れ、さらに、抵抗R3を介してトランジスタQ2の
ベースに接続されている。このトランジスタQ2
のエミツタは前記接地用接続端子１４ｎに接続さ
れ、コレクタは抵抗R4を介してトランジスタQ3
のベースに接続されている。このトランジスタ
Q3のエミツタは前記電源用接続端子１４ａに接
続され、コレクタは前記メモリ１２の電源端子
Vccに接続されている。また、前記トランジスタ
Q2のコレクタは抵抗R5を介してトランジスタQ4
のベースに接続されている。このトランジスタ
Q4のコレクタは前記メモリ１２のチツプイネー
ブル端子CEに接続されるとともに、抵抗R6を介
して前記接地用接続端子１４ｎに接続され、エミ
ツタは前記メモリ１２の電源端子Vccに接続され
ている。 Further, a reset circuit 15 is provided inside the card body 11 for switching between an external power source and the built-in battery 13. That is, the emitter of a transistor Q1 is connected to a power supply connection terminal 14a provided on one side of the card body 11, and the base of this transistor Q1 is connected to a comparison connection terminal 14m via a resistor R1. There is. This transistor Q 1
The collector is connected to the power supply connection terminal 14a via a Zener diode ZD, and
It is connected to the grounding connection terminal 14n via a resistor R2 , and further connected to the base of the transistor Q2 via a resistor R3 . This transistor Q 2
The emitter is connected to the ground connection terminal 14n, and the collector is connected to the transistor Q3 via the resistor R4.
connected to the base of. this transistor
The emitter of Q 3 is connected to the power supply connection terminal 14a, and the collector is connected to the power supply terminal of the memory 12.
Connected to Vcc. Furthermore, the transistor
The collector of Q 2 is connected to the transistor Q 4 through the resistor R 5
connected to the base of. this transistor
The collector of Q 4 is connected to the chip enable terminal CE of the memory 12 and also to the ground connection terminal 14n via a resistor R 6 , and the emitter is connected to the power supply terminal Vcc of the memory 12 .
上記構成において動作について説明する。 The operation in the above configuration will be explained.
先ず、電子装置に比較電圧Vrefが設定されて
いない場合について説明する。 First, a case where the comparison voltage Vref is not set in the electronic device will be described.
カード本体１１が図示せぬ電子装置に装着され
ると、電源用接続端子１４ａと接地用接続端子１
４ｎ間に電子装置より電源Vccが供給され、接続
端子１４ｍは開放されている。この状態におい
て、電源Vccが、ツエナーダイオードZDのツエ
ナー電圧より高い場合、ツエナーダイオードZD
に電流が流れ、トランジスタQ2，Q3、Q4はオン
状態となる。したがつて、メモリ１２の電源端子
Vccに電子装置から電源Vccが供給されるととも
に、チツプイネーブル端子CEがハイレベルとさ
れるため、メモリ１２は動作可能状態とされ、ア
ドレス・データ用接続端子１４ｂ〜１４ｌを介し
てメモリ１２と電子装置間で情報の授受が行われ
る。 When the card body 11 is attached to an electronic device (not shown), the power supply connection terminal 14a and the ground connection terminal 1 are connected to each other.
Power supply Vcc is supplied from the electronic device between 4n and connection terminal 14m is open. In this state, if the power supply Vcc is higher than the Zener voltage of the Zener diode ZD, the Zener diode ZD
A current flows through the transistors Q 2 , Q 3 , and Q 4 to turn on. Therefore, the power supply terminal of the memory 12
Since the power supply Vcc is supplied to Vcc from the electronic device and the chip enable terminal CE is set to high level, the memory 12 is enabled to operate, and the memory 12 and the electronic Information is exchanged between devices.
一方、電源用接続端子１４ａに供給される電源
Vccが、ツエナーダイオードZDのツエナー電圧
より低くなると、ツエナーダイオードZDには電
流が流れず、トランジスタQ2，Q3、Q4はオフ状
態となる。したがつて、メモリ１２のチツプイネ
ーブル端子CEはローレベルとされるとともに、
電源端子VccにはダイオードＤ、抵抗R7を介して
保持電流が供給され、メモリ１２は記憶保持状態
となる。 On the other hand, the power supply supplied to the power supply connection terminal 14a
When Vcc becomes lower than the Zener voltage of the Zener diode ZD, no current flows through the Zener diode ZD, and the transistors Q 2 , Q 3 , and Q 4 are turned off. Therefore, the chip enable terminal CE of the memory 12 is set to low level, and
A holding current is supplied to the power supply terminal Vcc via a diode D and a resistor R7 , and the memory 12 enters a memory holding state.
次に、電子装置に比較電圧Vrefが設定されて
いる場合について説明する。 Next, a case will be described in which a comparison voltage Vref is set in the electronic device.
カード本体１１が図示せぬ電子装置に装着され
ると、電源用接続端子１４ａと接地用接続端子１
４ｎ間に電子装置より電源Vccが供給され、比較
用接続端子１４ｍと接地用接続端子１４ｎ間には
比較電圧Vrefが接続される。この比較電圧Vref
は、例えば電源Vccから抵抗やダイオードを使用
した簡単な回路によつて生成される。また、この
比較電圧Vrefは、リセツト回路１５に設定され
ているリセツト電圧より低く設定されている。 When the card body 11 is attached to an electronic device (not shown), the power supply connection terminal 14a and the ground connection terminal 1 are connected to each other.
4n, a power supply Vcc is supplied from the electronic device, and a comparison voltage Vref is connected between the comparison connection terminal 14m and the ground connection terminal 14n. This comparison voltage Vref
is generated, for example, from the power supply Vcc by a simple circuit using resistors and diodes. Further, this comparison voltage Vref is set lower than the reset voltage set in the reset circuit 15.
この状態において、電子装置の電源Vccが比較
電圧Vrefより高い場合、トランジスタQ1がオン
状態となり、これに伴つてトランジスタQ2，Q3，
Q4もオン状態となる。したがつて、メモリ１２
の電源端子Vccに電子装置から電源Vccが供給さ
れるとともに、チツプイネーブル端子CEがハイ
レベルとされるため、メモリ１２は動作可能状態
とされる。 In this state, when the power supply Vcc of the electronic device is higher than the comparison voltage Vref, the transistor Q 1 is turned on, and accordingly, the transistors Q 2 , Q 3 ,
Q4 is also turned on. Therefore, memory 12
Since the power supply Vcc is supplied from the electronic device to the power supply terminal Vcc of the memory 12 and the chip enable terminal CE is set to a high level, the memory 12 is enabled to operate.
また、電源Vccが比較電圧Vrefより低くなる
と、トランジスタQ1がオフ状態となり、トラン
ジスタQ2，Q3，Q4もオフ状態となる。したがつ
て、メモリ１２のチツプイネーブル端子CEはロ
ーレベルとされ、電源端子Vccにはダイオード
Ｄ、抵抗R7を介して保持電流が供給されて、メ
モリ１２は記憶保持状態となる。 Further, when the power supply Vcc becomes lower than the comparison voltage Vref, the transistor Q 1 is turned off, and the transistors Q 2 , Q 3 , and Q 4 are also turned off. Therefore, the chip enable terminal CE of the memory 12 is set to a low level, a holding current is supplied to the power supply terminal Vcc via the diode D and the resistor R7 , and the memory 12 enters the memory holding state.
上記実施例によれば、カード本体１１に比較電
圧が供給される比較用接続端子１４ｍを設け、こ
の比較用接続端子１４ｍに所要の比較電圧を供給
することにより、リセツト回路１５に設定されて
いるリセツト電圧とは異なる電圧で、カード本体
１１を使用可能としている。したがつて、比較電
圧をリセツト回路１５に設定されているリセツト
電圧より低い電圧とすれば、電子装置に設けられ
た電池の電圧がリセツト回路１５に設定されたリ
セツト電圧以下に低下した場合においても、比較
電圧より高ければメモリ１２が記憶保持状態とさ
れることがないため、電子装置の電池を交換する
ことなく、通常の場合より長期間使用することが
可能となる。 According to the above embodiment, the card body 11 is provided with the comparison connection terminal 14m to which a comparison voltage is supplied, and the reset circuit 15 is set by supplying the required comparison voltage to the comparison connection terminal 14m. The card body 11 can be used at a voltage different from the reset voltage. Therefore, if the comparison voltage is set to a voltage lower than the reset voltage set in the reset circuit 15, even if the voltage of the battery installed in the electronic device falls below the reset voltage set in the reset circuit 15, If the voltage is higher than the comparison voltage, the memory 12 will not be put into the memory retention state, so the electronic device can be used for a longer period of time than usual without replacing the battery.
また、比較電圧をリセツト電圧より低く設定す
ることにより、電子装置の電池を有効に使用する
ことが可能であるため、電池交換の頻度を少なく
することが可能であり、経済的に有利なものであ
る。 In addition, by setting the comparison voltage lower than the reset voltage, it is possible to use the batteries of electronic devices effectively, so it is possible to reduce the frequency of battery replacement, which is economically advantageous. be.
さらに、リセツト電圧のレベルを使用者の要望
に応じて、カード本体１１側で設定しようとした
場合、リセツト電圧の異なる複数のカード状記憶
装置を用意する必要があるが、比較用接続端子１
４ｍに接続される比較電圧に応じてリセツト電圧
を変更することにより、カード状記憶装置のリセ
ツト電圧を一種類とし得る利点を有している。 Furthermore, when attempting to set the reset voltage level on the card body 11 side according to the user's request, it is necessary to prepare a plurality of card-shaped storage devices with different reset voltages.
By changing the reset voltage in accordance with the comparison voltage connected to 4m, there is an advantage that the reset voltage for the card-shaped storage device can be set to one type.
尚、この考案は上記実施例に限定されるものでは
なく、考案の要旨を変えない範囲において、種々
変形実施可能なことは勿論である。It should be noted that this invention is not limited to the above-mentioned embodiments, and it goes without saying that various modifications can be made without changing the gist of the invention.
［考案の効果］
以上、詳述したようにこの考案によれば、比較
電源が供給される第３の接続端子を設け、この第
３の接続端子に比較電源が供給されていない場合
は、第１、第２の接続端子に供給される外部電源
の電圧と、切換え手段に設定されているリセツト
電圧に応じて記憶手段を記憶保持状態に設定し、
第３の接続端子に比較電源が供給されている場合
は、この比較電源と外部電圧に応じて記憶手段を
記憶保持状態に設定することにより、カード本体
に設定されているリセツト電圧より低い電圧でも
カード状記憶装置を使用することが可能であると
ともに、システム側の電池を有効に使用すること
が可能なカード状記憶装置を提供できる。[Effects of the invention] As detailed above, according to this invention, a third connection terminal to which comparison power is supplied is provided, and when the comparison power is not supplied to the third connection terminal, the third connection terminal is provided. 1. Setting the storage means to a memory retention state according to the voltage of the external power supply supplied to the second connection terminal and the reset voltage set in the switching means,
If a comparison power supply is supplied to the third connection terminal, by setting the storage means to the memory retention state according to this comparison power supply and external voltage, even if the voltage is lower than the reset voltage set on the card body. It is possible to provide a card-shaped storage device that can use a card-shaped storage device and can also effectively use a battery on the system side.
第１図はこの考案に係わるカード状記憶装置の
一実施例を示す構成図である。
１１……カード本体、１２……メモリ、１４ａ
……電源用接続端子、１４ｍ……比較用接続端
子、１４ｎ……接地用接続端子、１３……電池、
１５……リセツト回路、Vref……比較電圧。
FIG. 1 is a block diagram showing an embodiment of a card-shaped storage device according to this invention. 11...Card body, 12...Memory, 14a
... Connection terminal for power supply, 14m ... Connection terminal for comparison, 14n ... Connection terminal for ground, 13 ... Battery,
15...Reset circuit, Vref...comparison voltage.
Claims (1)
のカード本体内に設けられ前記記憶手段の記憶状
態を保持する電源手段と、前記カード本体に設け
られ前記記憶手段に外部電源を接続する第１、第
２の接続手段と、前記カード本体に設けられ比較
電源が供給される第３の接続端子と、リセツト電
圧が設定され前記比較電源が供給されていない場
合、このリセツト電圧と前記第１、第２の接続手
段に供給される外部電源の電圧に応じて前記記憶
手段を記憶保持状態に切換え、前記第３の接続手
段に比較電源が供給されている場合、前記外部電
源と比較電源の電圧に応じて前記記憶手段を記憶
保持状態に切換える切換え手段とを具備したこと
を特徴とするカード状記憶装置。 a card body in which a storage means is accommodated; a power supply means provided in the card body for maintaining the storage state of the storage means; a first power supply provided in the card body for connecting an external power source to the storage means; A second connection means, a third connection terminal provided on the card body and to which a comparison power supply is supplied, and when a reset voltage is set and the comparison power supply is not supplied, this reset voltage and the first and second connection terminals are connected to each other. The storage means is switched to the memory retention state in accordance with the voltage of the external power supply supplied to the second connection means, and when the comparison power supply is supplied to the third connection means, the voltage of the external power supply and the comparison power supply is changed. A card-shaped storage device comprising: switching means for switching the storage means to a storage holding state in accordance with the above.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12980887U JPH0441382Y2 (en) | 1987-08-26 | 1987-08-26 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12980887U JPH0441382Y2 (en) | 1987-08-26 | 1987-08-26 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6435424U JPS6435424U (en) | 1989-03-03 |
| JPH0441382Y2 true JPH0441382Y2 (en) | 1992-09-29 |
Family
ID=31384425
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12980887U Expired JPH0441382Y2 (en) | 1987-08-26 | 1987-08-26 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0441382Y2 (en) |
-
1987
- 1987-08-26 JP JP12980887U patent/JPH0441382Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6435424U (en) | 1989-03-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6384626B2 (en) | Programmable apparatus and method for programming a programmable device | |
| US5706239A (en) | Rechargeable SRAM/flash PCMCIA card | |
| JPH0441382Y2 (en) | ||
| JPS6061988A (en) | Semiconductor memory | |
| JPS6333184B2 (en) | ||
| JPH06119510A (en) | Memory card | |
| JPH1069792A (en) | Hybrid integrated circuit device | |
| JPS58114B2 (en) | memory device | |
| KR200322213Y1 (en) | Circuit for inputting power to backup-memory | |
| JPS6215920Y2 (en) | ||
| JP2578819B2 (en) | IC memory card | |
| JPH04289582A (en) | semiconductor storage device | |
| JPS6059590A (en) | C-mos static memory element | |
| JP3091545B2 (en) | Semiconductor integrated circuit device | |
| JPH0546280A (en) | Backup circuit | |
| JPS5897720A (en) | power circuit | |
| JPH0249040Y2 (en) | ||
| JPS61172292A (en) | Semiconductor memory device | |
| JPS5933059Y2 (en) | Volatile memory power supply circuit | |
| JPH0256619A (en) | Memory card | |
| RU1791849C (en) | Storage cell | |
| JPH01128110A (en) | Memory card | |
| JPS613221A (en) | Power failure compensating circuit for memory circuit | |
| JPS61153895A (en) | semiconductor storage device | |
| JP2702820B2 (en) | IC memory card and card holder |