KR200322213Y1 - Circuit for inputting power to backup-memory - Google Patents
Circuit for inputting power to backup-memory Download PDFInfo
- Publication number
- KR200322213Y1 KR200322213Y1 KR20-2003-0012535U KR20030012535U KR200322213Y1 KR 200322213 Y1 KR200322213 Y1 KR 200322213Y1 KR 20030012535 U KR20030012535 U KR 20030012535U KR 200322213 Y1 KR200322213 Y1 KR 200322213Y1
- Authority
- KR
- South Korea
- Prior art keywords
- power
- capacitor
- memory device
- input circuit
- voltage
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
Abstract
본 고안은 백업용 메모리 소자의 전원입력회로에 관한 것으로서, 본 고안의 백업용 메모리 소자의 전원입력회로는 백업용 메모리 소자의 전원라인에 연결되어 전원라인을 통해 인가되는 소정용량의 전압을 충전하고 전원 오프시 그 충전된 전압을 방전하는 캐패시터(C)와, 상기 전원라인과 캐패시터(C) 사이에 연결되어 전원 오프시 캐패시터(C)에 충전된 전압이 외부 부하에 의해 방전되는 것을 차단하는 다이오드(D)를 포함한다. 따라서, 적은 공간에도 전원입력회로를 설치할 수 있으며, 캐패시터 용량을 결정하기 위한 시험 시간을 소모하지 않고도 효율적인 캐패시터의 수량으로 전원입력회로를 구성할 수 있다는 장점이 있다.The present invention relates to a power supply input circuit of a backup memory device, the power supply input circuit of the backup memory device of the present invention is connected to the power supply line of the backup memory device to charge a voltage of a predetermined capacity applied through the power supply line when the power off A capacitor (C) for discharging the charged voltage and a diode (D) connected between the power line and the capacitor (C) to prevent the voltage charged in the capacitor (C) from being discharged by an external load when the power is turned off. It includes. Accordingly, there is an advantage that the power input circuit can be installed in a small space, and the power input circuit can be configured with an efficient number of capacitors without consuming test time for determining the capacitor capacity.
Description
본 고안은 메모리 소자의 전원입력회로에 관한 것이다. 특히, 전원 오프(off)시 백업(back-up)용 메모리 소자에 자동으로 데이터를 저장하기 위해 상기 메모리 소자에 소정 전압이 유지되도록 하는 전원입력회로에 관한 것이다.The present invention relates to a power input circuit of a memory device. In particular, the present invention relates to a power supply input circuit for maintaining a predetermined voltage in the memory device for automatically storing data in a back-up memory device when the power is turned off.
통상적으로 RAU(radio access unit)에 사용된 백업(back-up)용 메모리 소자는 전원 오프(off)시 자동으로 데이터를 저장하기 위해 통상적으로 4.5V ~ 3.6V의 전압이 10ms 이상 지속되어야 한다.In general, a back-up memory device used in a radio access unit (RAU) typically requires a voltage of 4.5 V to 3.6 V to be maintained for 10 ms or more in order to automatically store data when the power is turned off.
이를 위해, 통상적인 백업(back-up)용 메모리 소자는 기생캐패시터(capacitor)의 충전(charge) 용량에 의존하여 메모리 소자에 전압을 흘려주었다. 이와 같이 방전 시간을 메모리 소자의 기생 캐패시터(capacitor)의 충전(charge) 용량에 의존할 경우 4.5V ~ 3.6V의 전압 지속 시간이 불안하여 데이터 저장시 신뢰성이 떨어진다는 문제점이 있었다.To this end, the conventional back-up memory device has applied a voltage to the memory device depending on the charge capacity of the parasitic capacitor (capacitor). As such, when the discharge time is dependent on the charge capacity of the parasitic capacitor of the memory device, there is a problem that the voltage duration of 4.5V to 3.6V is unstable, and thus the reliability of data storage is poor.
따라서, 종래에는 VCC 라인에 외부 캐패시터를 추가하는 회로를 구성하였다.Therefore, conventionally, the circuit which adds an external capacitor to the VCC line was comprised.
도 1은 이러한 종래의 일 실시 예에 따른 전원입력회로(20)에 대한 예를 나타내고 있다. 도 1을 참조하면, 종래에는 메모리 소자(nvSRAM)(10)의 전원라인에 다수의 캐패시터들을 연결하여 전원입력회로(20)를 구성하였다.1 shows an example of a power input circuit 20 according to a conventional embodiment. Referring to FIG. 1, a power input circuit 20 is configured by connecting a plurality of capacitors to a power line of a memory device (nvSRAM) 10.
이 경우 모듈 공통라인인 VCC에 캐패시터(capacitor)를 추가함으로써 큰 용량의 캐패시터(capacitor)가 사용되어야 하며 이 때문에 많은 수량의 캐패시터(capacitor)를 병렬로 연결하여 사용함으로써 보드 상에 많은 공간을 차지한다는 단점이 있었다.In this case, a large capacity capacitor should be used by adding a capacitor to VCC, a module common line. Therefore, a large amount of capacitors are connected in parallel to occupy a lot of space on the board. There was a downside.
또한, 상기와 같은 종래의 방법은 캐패시터(capacitor)의 용량을 실험을 통하여 결정하여야 하므로 캐패시터(capacitor) 용량을 결정하는데 많은 시험 시간을 소모하였으며 대용량의 캐패시터(capacitor)의 사용으로 캐패시터(capacitor)를 모듈 자체에 장착하지 못하고 별도의 부수적인 장치를 이용하여야 하는 등 많은 장착 공간을 필요로 한다는 문제점이 있었다.In addition, the conventional method as described above requires a large amount of test time to determine the capacity of the capacitor, since the capacity of the capacitor must be determined through experiments, and the use of a large capacity capacitor is used for the capacitor. There was a problem in that it requires a lot of mounting space, such as not to be mounted on the module itself and to use a separate additional device.
본 고안은 이러한 종래의 문제점을 보완하기 위해 안출된 것으로서, 본 고안의 제1 목적은 적은 공간에도 설치가 가능한 백업용 메모리 소자의 전원입력회로를 제공함에 있다.The present invention has been made to solve such a conventional problem, and a first object of the present invention is to provide a power input circuit of a backup memory device that can be installed in a small space.
본 발명의 제2 목적은 캐패시터 용량을 결정하기 위한 시험 시간을 소모하지 않고도 효율적인 캐패시터의 수량으로 구성된 백업용 메모리 소자의 전원입력회로를 제공함에 있다.It is a second object of the present invention to provide a power supply input circuit for a backup memory device configured with an efficient number of capacitors without consuming test time for determining capacitor capacity.
도 1은 종래의 일 실시 예에 따른 전원입력회로에 대한 예시도,1 is an exemplary diagram of a power input circuit according to a conventional embodiment;
도 2는 본 고안의 일 실시 예에 따른 전원입력회로에 대한 예시도,2 is an exemplary view of a power input circuit according to an embodiment of the present invention;
도 3은 본 고안이 적용된 메모리 소자의 구성 예를 도시한 도면.3 is a diagram illustrating a configuration example of a memory device to which the present invention is applied.
상기 목적들을 달성하기 위해 본 고안에서 제공하는 백업용 메모리 소자의 전원입력회로는 백업용 메모리 소자의 전원라인에 연결되어 전원라인을 통해 인가되는 소정용량의 전압을 충전하고 전원 오프시 그 충전된 전압을 방전하는 캐패시터와, 상기 전원라인과 캐패시터 사이에 연결되어 전원 오프시 캐패시터에 충전된 전압이 외부 부하에 의해 방전되는 것을 차단하는 다이오드를 포함하는 것을 특징으로 한다.In order to achieve the above objects, the power supply input circuit of the backup memory device provided in the present invention is connected to the power supply line of the backup memory device to charge a voltage having a predetermined capacity applied through the power supply line and discharge the charged voltage when the power is turned off. And a diode connected between the power line and the capacitor to block a voltage charged in the capacitor from being discharged by an external load when the power is turned off.
이하 본 고안의 바람직한 실시 예들을 첨부한 도면을 참조하여 상세히 설명한다. 이 때, 본 고안의 요지를 불필요하게 흐릴 수 있는 공지 기능 및 구성에 대한 상세한 설명은 생략한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. At this time, a detailed description of known functions and configurations that may unnecessarily obscure the subject matter of the present invention will be omitted.
도 2는 본 고안의 일 실시 예에 따른 전원입력회로(100)에 대한 예시도이다. 도 2를 참조하면, 본 고안의 일 실시 예에 따른 전원입력회로(100)는 다이오드(D)와, 캐패시터(C)를 포함하여 구성된다.2 is an exemplary view of a power input circuit 100 according to an embodiment of the present invention. Referring to FIG. 2, the power input circuit 100 according to an embodiment of the present invention includes a diode D and a capacitor C. Referring to FIG.
캐패시터(C)는 백업용 메모리 소자(nvSRAM: non-volatile Static RandomAccess Memory)(10)의 전원라인에 연결되어 전원(VCC)로부터 인가되는 소정용량의 전압을 충전하고, 전원 오프시 그 충전된 전압을 방전한다.The capacitor C is connected to a power line of a non-volatile static random access memory (nvSRAM) 10 to charge a voltage of a predetermined capacity applied from the power supply VCC, and when the power is turned off, the capacitor C is charged. Discharge.
다이오드(D)는 전원(VCC)과 캐패시터(C) 사이에 연결되어 전원 오프시 캐패시터(C)에 충전된 전압이 외부 부하에 의해 방전되는 것을 차단한다.The diode D is connected between the power supply VCC and the capacitor C to block the voltage charged in the capacitor C from being discharged by an external load when the power is turned off.
이러한 다이오드(D)에 의해, 캐패시터(C)는 전원 오프시 백업용 메모리 소자(nvSRAM)(10)의 전원부 부하에 의해 방전되어 백업용 메모리 소자(nvSRAM)(10)로 소정 범위의 전압을 소정 시간 이상 안정적으로 제공한다.By this diode D, the capacitor C is discharged by the power supply load of the backup memory element (nvSRAM) 10 when the power is turned off, and the voltage of a predetermined range is supplied to the backup memory element (nvSRAM) 10 for a predetermined time or more. Provide stable.
도 3은 본 고안이 적용된 메모리 소자의 구성 예를 도시한 도면이다. 도 3을 참조하면, 소정의 정보를 저장하는 메모리 소자(SRAM: Static Random Access Memory)(30)와, 메모리 소자(SRAM)(30)에 저장되는 정보들을 백업하기 위한 백업용 메모리 소자(nvSRAM)(10)은 중앙처리부(CPU: Central Processing Unit)(50)의 제어를 받으며, 특히, 백업용 메모리 소자(nvSRAM)(10)는 본 고안의 전원입력회로(100)를 통해 전원(VCC)과 연결된다.3 is a diagram illustrating a configuration example of a memory device to which the present invention is applied. Referring to FIG. 3, a memory device (SRAM) 30 for storing predetermined information and a backup memory device (nvSRAM) for backing up information stored in the memory device (SRAM) 30 ( 10) is controlled by a central processing unit (CPU) 50, in particular, the backup memory device (nvSRAM) 10 is connected to the power supply (VCC) through the power input circuit 100 of the present invention. .
이와 같은 구성을 갖는 소정 장비의 정보 저장 수단은 해당 장비의 전원이 오프(off)되면 현재 사용중인 데이터(data)를 백업용 메모리 소자(nvSRAM)(10)에 백업(back-up)시킨다.The information storage means of a predetermined device having such a configuration backs up the data currently being used to the backup memory device (nvSRAM) 10 when the power of the corresponding device is turned off.
이 때, 백업용 메모리 소자(nvSRAM)(10)에 데이터(data)가 백업(back-up)되기 위해선 소정 범위(예컨대, VSWITCH(4.5V)~3.6V) 사이의 전압이 10ms 이상 지속되어야 하므로, 이를 위해 전원 오프시 전원입력회로(100)가 동작하게 되는 것이다.In this case, in order for the data to be backed up to the backup memory device (nvSRAM) 10, a voltage between a predetermined range (for example, V SWITCH (4.5V) to 3.6V) must be maintained for 10 ms or more. For this purpose, the power input circuit 100 operates when the power is turned off.
즉, 전원입력회로(100)의 다이오드(D)는 전원 오프(off)시 다른 외부 부하에 의한 전압 방전을 차단하고 백업용 메모리 소자(nvSRAM)(10)의 전원부 부하에 의한 전압 방전이 일어나게 함으로서 VSWITCH(4.5V)~3.6V 사이의 전압 지속 시간을 10ms 이상 안정적으로 확보하도록 한다.That is, the diode D of the power input circuit 100 blocks voltage discharge by another external load when the power is off and causes voltage discharge by the power load of the backup memory device (nvSRAM) 10 to occur. Make sure that the voltage duration between SWITCH (4.5V) and 3.6V is stable for more than 10ms.
상술한 본 고안의 설명에서는 구체적인 실시 예에 관해 설명하였으나, 여러 가지 변형이 본 고안의 범위에서 벗어나지 않고 실시할 수 있다. 따라서 본 고안의 범위는 설명된 실시 예에 의하여 정할 것이 아니고 실용신안등록청구범위와 실용신안등록청구범위의 균등한 것에 의해 정해 져야 한다.In the above description of the present invention, specific embodiments have been described, but various modifications may be made without departing from the scope of the present invention. Therefore, the scope of the present invention should not be determined by the described embodiments, but should be determined by the equivalent of utility model registration claims and utility model registration claims.
상기와 같은 본 고안은 캐패시터와 다이오드로 구성된 간단한 회로를 이용하여 전원 오프시 백업용 메모리로 인가되는 전원입력회로를 제공함으로써, 적은 공간에도 전원입력회로를 설치할 수 있도록 한다는 장점이 있다. 또한, 본 고안은 캐패시터 용량을 결정하기 위한 시험 시간을 소모하지 않고도 효율적인 캐패시터의 수량으로 전원입력회로를 구성함으로써, 간편하게 전원입력회로를 구성할 수 있다는 장점이 있다.The present invention as described above has an advantage that the power input circuit can be installed in a small space by providing a power input circuit applied to the backup memory when the power off using a simple circuit consisting of a capacitor and a diode. In addition, the present invention has the advantage that the power input circuit can be easily configured by configuring the power input circuit with the number of effective capacitors without consuming the test time for determining the capacitor capacity.
Claims (2)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR20-2003-0012535U KR200322213Y1 (en) | 2003-04-23 | 2003-04-23 | Circuit for inputting power to backup-memory |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR20-2003-0012535U KR200322213Y1 (en) | 2003-04-23 | 2003-04-23 | Circuit for inputting power to backup-memory |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR200322213Y1 true KR200322213Y1 (en) | 2003-08-02 |
Family
ID=49336736
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR20-2003-0012535U KR200322213Y1 (en) | 2003-04-23 | 2003-04-23 | Circuit for inputting power to backup-memory |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR200322213Y1 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20220091125A (en) * | 2020-12-23 | 2022-06-30 | 청주대학교 산학협력단 | Asynchronous non-volatile memory module using NAND flash memory and PSRAM |
| KR20230150494A (en) * | 2022-04-22 | 2023-10-31 | 청주대학교 산학협력단 | Asynchronous non-volatile memory module with self-diagnosis function |
-
2003
- 2003-04-23 KR KR20-2003-0012535U patent/KR200322213Y1/en not_active IP Right Cessation
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20220091125A (en) * | 2020-12-23 | 2022-06-30 | 청주대학교 산학협력단 | Asynchronous non-volatile memory module using NAND flash memory and PSRAM |
| KR102484430B1 (en) * | 2020-12-23 | 2023-01-04 | 청주대학교 산학협력단 | Asynchronous non-volatile memory module using NAND flash memory and PSRAM |
| KR20230150494A (en) * | 2022-04-22 | 2023-10-31 | 청주대학교 산학협력단 | Asynchronous non-volatile memory module with self-diagnosis function |
| KR102598152B1 (en) * | 2022-04-22 | 2023-11-06 | 청주대학교 산학협력단 | Asynchronous non-volatile memory module with self-diagnosis function |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1825732B (en) | Power supply switch circuit | |
| US5430681A (en) | Memory cartridge and its memory control method | |
| US5568441A (en) | IC card | |
| KR940018974A (en) | SEMICONDUCTOR MEMORY DEVICE | |
| US5734204A (en) | Backup apparatus | |
| JPS6230666B2 (en) | ||
| US6967891B2 (en) | Information processing apparatus and semiconductor memory | |
| US5677890A (en) | Modular cache memory battery backup system | |
| JPH0693253B2 (en) | Battery circuit for IC memory card | |
| JPS6128319Y2 (en) | ||
| KR200322213Y1 (en) | Circuit for inputting power to backup-memory | |
| US6456553B1 (en) | Circuit configuration for switching over a receiver circuit in particular in DRAM memories and DRAM memory having the circuit configuration | |
| KR101776800B1 (en) | Switching power supply using in device having high peak current characteristic | |
| US7545696B2 (en) | Ferro-electric memory device | |
| US5734618A (en) | Memory card with low power consumption in inactive state | |
| JP2004213804A (en) | Ferroelectric storage device | |
| US5604709A (en) | Persistent data storage which utilizes a shared power supply | |
| US4800532A (en) | Circuit arrangement with a processor and at least two read-write memories | |
| JPS6333184B2 (en) | ||
| US10044219B2 (en) | Power supply apparatus | |
| CN111192607A (en) | Power-down protection method and device for storage system and related components | |
| JPH05109273A (en) | Semiconductor memory | |
| KR960005586Y1 (en) | Battery back-up circuit of plc | |
| JPH11167794A (en) | Semiconductor memory and its backup method | |
| US20050099838A1 (en) | Nonvolatile ferroelectric memory device having power control function |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| REGI | Registration of establishment | ||
| LAPS | Lapse due to unpaid annual fee |