JPH0441262A - Printing head controller - Google Patents

Printing head controller

Info

Publication number
JPH0441262A
JPH0441262A JP14943390A JP14943390A JPH0441262A JP H0441262 A JPH0441262 A JP H0441262A JP 14943390 A JP14943390 A JP 14943390A JP 14943390 A JP14943390 A JP 14943390A JP H0441262 A JPH0441262 A JP H0441262A
Authority
JP
Japan
Prior art keywords
pin
head
signal
timer
print data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP14943390A
Other languages
Japanese (ja)
Inventor
Seiji Kimura
誠司 木村
Yutaka Miyazono
豊 宮園
Hajime Shiraishi
肇 白石
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP14943390A priority Critical patent/JPH0441262A/en
Publication of JPH0441262A publication Critical patent/JPH0441262A/en
Pending legal-status Critical Current

Links

Landscapes

  • Character Spaces And Line Spaces In Printers (AREA)

Abstract

PURPOSE:To correct a slant of a pin string of a print head slanted with respect to the moving direction of a carriage so as to make it possible to reduce the number of gates by providing AND means to AND a print data and an output of an energizing timer. CONSTITUTION:A CPU 1 accesses a character font to be printed from a character font ROM 3 in accordance with a rise timing of a print data interrupt demand signal m having a cycle same as an interval signal (p) sent from a first timer 5, and a print data signal (g) of each of 24 pins is outputted to a latch section 11. The latch section 11 makes an output s of individual timers 8-1-8-24 to be a latch clock so as to latch the print data signal (g) at every pin. Further, an AND circuit 12 ANDs a print data signal (v) of latched each pin of 24 bits and the timing signal s so as to obtain a driving signal (w) of each pin of a head. A head driver 19 gives a pulse voltage to a head coil 10 in accordance with the driving signal (w) so as to drive the head.

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、ドツトマトリクスプリンタの印字ヘッド制御
装置に関するものである。
DETAILED DESCRIPTION OF THE INVENTION Field of the Invention The present invention relates to a print head control device for a dot matrix printer.

従来の技術 近年、ドツトマトリクスプリンタにおいて各ピンが同時
に打点することによる騒音、電源の大容量化や電磁力を
利用する場合のrJPi気干渉などの回避および高密度
実装化等のためにキャリッジにti載され、キャリッジ
の移動方向に直交する方向に対してピンを傾斜して配列
した印字ヘッドのピン列の各々のピンに対応した駆動信
号を供給し印字をおこなわせる分散印字ヘッドが用いら
れ、分取印字ヘッドの印字ヘッド制御装置が使用されて
いる。
Conventional technology In recent years, dot matrix printers have been using Ti on the carriage to avoid noise caused by each pin hitting the dot at the same time, to avoid rJPi interference when using a large capacity power supply or electromagnetic force, and to achieve high-density packaging. A distributed print head is used that prints by supplying a drive signal corresponding to each pin in a row of print head pins arranged at an angle with respect to the direction perpendicular to the direction of carriage movement. A printhead control device for an integrated printhead is used.

以下従来の印字ヘッド制御装置について説明する。A conventional print head control device will be described below.

第4図(a)は従来の24ピンワイヤドツトヘツドのピ
ン列のパターンである。第4図(b)はピンを傾斜して
配列した分散印字ヘッドのピン列のパターン、第4図(
C)は分散印字ヘッドのピン列のパターンのもう一つの
例である。
FIG. 4(a) shows the pin row pattern of a conventional 24-pin wire dot head. Figure 4(b) shows the pin row pattern of a distributed print head in which the pins are arranged at an angle.
C) is another example of a pin array pattern for a distributed print head.

第5図は24ピンワイヤドツトヘツドの駆動タイミング
チャートであり、第5図(a)、第5図(b)、第5図
(c)はそれぞれ第4図(a、 )、第4図(b)、第
4図(C)のピン列のパターンのヘッドに対応している
。第4図(a)のピン列のパターンにおいては第5図(
a)に示すように文字を構成するドツトとドツトの間隔
を決定するタイミングT7、ヘッドのピンを駆動するヘ
ッドコイルの通電時間を決定するタイミングT8を生成
するタイマのみてよいが、第4図(b)のピン列のパタ
ーンにおいては第5図(b)に示ずように各々のピンで
駆動タイミングが異なるため、タイミングT7、タイミ
ングT8を生成するタイマだけでなく、ピン配列の傾斜
に従ってピン毎の遅延時間を決定するタイミングT9を
生成するタイマが必要で、24ピンの駆動タイミング全
てをタイミングT9づつ遅延する必要がある。
FIG. 5 is a drive timing chart of the 24-pin wire dot head, and FIG. 5(a), FIG. 5(b), and FIG. 5(c) are respectively FIG. b) corresponds to the head with the pin row pattern in FIG. 4(C). In the pin row pattern of Fig. 4(a), Fig. 5(a)
As shown in a), the timer that generates the timing T7 that determines the spacing between the dots that make up the characters and the timing T8 that determines the energization time of the head coil that drives the pins of the head may be used. In the pin array pattern b), as shown in Figure 5(b), each pin has a different drive timing. A timer is required to generate timing T9 that determines the delay time of , and it is necessary to delay all the drive timings of the 24 pins by timing T9.

第4図(C)のピン配列では第5図(C)に示すように
駆動タイミングの遅延を6ピンのグループ毎に行い制御
回路を簡略化している。
In the pin arrangement of FIG. 4(C), the control circuit is simplified by delaying the drive timing for each group of six pins as shown in FIG. 5(C).

第6図は第4図(b)のピン配列を持つ従来の印字ヘッ
ド制御装置のフロック図である。第6図において、22
は文字フォントのデータが書き込まれている文字フォン
ト読み出し専用メモリ(以下、文字フォントROMと略
称する。)、23は印字データ分散用のタイミングを生
成するタイミング生成部で、第5図(b)に示すような
T7、T8のタイミングを有するクロックを生成するタ
イマ24、T9のタイミングを有するクロックを生成す
るタイマ25および、これらのタイマ24.25を動作
させる発振器26よりなっている。27は文字フォント
ROM22より読み出された印字データを遅延させるシ
フトレジスタ部である。28は中央処理装置(以下、C
PUと略称する。)で文字フォントROM22、タイミ
ング生成部23、シフトレジスタ部27のそれぞれを入
出力部(以下、170部と略称する。)29を介して制
御している。30は24個のAND回路でそれぞれCP
U28からの24ピン分の印字データとタイマ24の出
力のANDを取る。31はヘッドコイル32にパルス信
号を印加するヘッドドライバである。
FIG. 6 is a block diagram of a conventional print head control device having the pin arrangement shown in FIG. 4(b). In Figure 6, 22
23 is a character font read-only memory (hereinafter abbreviated as character font ROM) in which character font data is written, and 23 is a timing generation unit that generates timing for distributing print data. It is comprised of a timer 24 that generates clocks with timings T7 and T8 as shown, a timer 25 that generates clocks with timing T9, and an oscillator 26 that operates these timers 24 and 25. Reference numeral 27 is a shift register section for delaying print data read out from the character font ROM 22. 28 is a central processing unit (hereinafter referred to as C
It is abbreviated as PU. ) controls each of the character font ROM 22, timing generation section 23, and shift register section 27 via an input/output section (hereinafter abbreviated as 170 section) 29. 30 is 24 AND circuits, each with CP
The print data for 24 pins from U28 and the output of timer 24 are ANDed. 31 is a head driver that applies a pulse signal to the head coil 32.

以上のように構成された印字ヘッド制御装置についてそ
の動作を以下に説明する。
The operation of the print head control device configured as described above will be described below.

CPU28はタイマ24により第5図(b)の1ピン目
のタイミング信号(以下、シフトデータと略称する。)
の立ち下がりタイミングWが常に知らされ、CPU28
は文字フォントROM22より24ピン分の印字データ
を読み込みシフトデータの立ち下がりのタイミングに従
ってAND回路30へ送り、AND回路30て24ピン
分の印字データのそれぞれとタイマ24の出力のAND
をとりシフトレジスタ部27へ送る。またタイマ25て
は文字モードデータXをCPU28より受は取りそれら
の印字モードに応じた第5図(b)のT9を周期とする
タイミングを有するクロックt(以下、シフトクロック
と略称する。)をシフトレジスタ部27に送る。シフト
レジスタ部27はAND回路30からの出力(3号、シ
フトクロックtに基き第5図(b)の1ピンから24ピ
ンまでの駆動信号を生成し、ヘットドライバ31へ送る
。ヘッドドライバ31は、シフトレジスタ部27からの
駆動信号によりヘッドコイル32にパルス電圧をあたえ
ることによりヘッドを駆動する。
The CPU 28 uses the timer 24 to output the timing signal of the first pin shown in FIG. 5(b) (hereinafter abbreviated as shift data).
The falling timing W of is always notified, and the CPU 28
reads the print data for 24 pins from the character font ROM 22 and sends it to the AND circuit 30 according to the falling timing of the shift data, and the AND circuit 30 ANDs each of the print data for the 24 pins and the output of the timer 24.
and sends it to the shift register section 27. Further, the timer 25 receives character mode data X from the CPU 28 and outputs a clock t (hereinafter abbreviated as shift clock) having a timing having a period of T9 in FIG. 5(b) according to the printing mode. It is sent to the shift register section 27. The shift register section 27 generates drive signals from pins 1 to 24 in FIG. 5(b) based on the output from the AND circuit 30 (No. 3, shift clock t) and sends them to the head driver 31. , the head is driven by applying a pulse voltage to the head coil 32 in response to a drive signal from the shift register section 27.

シフトクロックtの周波数は種々の文字に関する印字モ
ードに対応して変化するが、T8のタイミングを維持す
る為にはT8がシフトクロックtの整数倍てなければな
らないので、必然的にシフトクロックtの周波数を上げ
る、即ちT9期間を細分化したシフトクロックtをシフ
トレジスタ部27に与える必要が生しる。このためシフ
トレジスタ部27のシフ]・レジスタは複数段設けてい
た。
The frequency of shift clock t changes depending on the printing mode for various characters, but in order to maintain the timing of T8, T8 must be an integer multiple of shift clock t, so the frequency of shift clock t inevitably changes. It becomes necessary to increase the frequency, that is, to supply the shift clock t obtained by subdividing the T9 period to the shift register section 27. For this reason, a plurality of stages of shift registers in the shift register section 27 were provided.

発明が解決しようとする課題 しかしながら前記従来の構成では、文字フォントROM
22より読み出された印字データにヘッドコイル32の
通電時間のデータをf寸前し、この印字データに通電時
間のデータを付加したデータによりシフトレジスタ部2
7て分散印字ヘッドのピン列の各々のピンに対応した分
散データを生成しているのでヘッドコイル32の通電時
間をあらゆる印字モードに対しても維持するためヘット
′コイル32の通電時間が常にシフトレジスタ部27を
駆動するシフトクロックの周期の整数倍となるようシフ
トクロックの周波数を高くする必要があり、シフトレジ
スタ部32においてシフトレジスタの数が多くゲート数
が多くなる。ゲート数を少なくするために第5図(C)
のようなピン列のパターン構成にすると、印字騒音低減
、電源容量縮小等の効果が激減する。
Problems to be Solved by the Invention However, in the conventional configuration, the character font ROM
The data of the energization time of the head coil 32 is added to the print data read from the print data 22, and the data of the energization time is added to the print data.
7) to generate distributed data corresponding to each pin in the pin row of the distributed print head, so the energization time of the head coil 32 is constantly shifted in order to maintain the energization time of the head coil 32 for all printing modes. It is necessary to increase the frequency of the shift clock so that it is an integral multiple of the cycle of the shift clock that drives the register section 27, and the shift register section 32 has a large number of shift registers and a large number of gates. Figure 5 (C) to reduce the number of gates.
If the pin row pattern is configured as shown in FIG.

課題を解決する為の手段 本発明は前記問題点を解決するため、印字のインターバ
ルを周期とするタイミング信号を発生する第1のタイマ
と、タイミング信号をシフトするシフトレジスタと、シ
フトレジスタの出力を印字ヘッドの通電時間保持する通
電タイマと、印字データを出力する印字データ出力手段
と、印字データと通電タイマの出力との論理積をとる論
理積手段とを備えた。
Means for Solving the Problems In order to solve the above-mentioned problems, the present invention includes a first timer that generates a timing signal whose cycle is the printing interval, a shift register that shifts the timing signal, and an output of the shift register. The present invention includes an energization timer for maintaining the energization time of the print head, a print data output means for outputting print data, and an AND means for logically multiplying the print data and the output of the energization timer.

作用 本発明は前記した構成により、シフトクロックの周波数
を上げずに印字ヘッドの通電時間を維持し、キャリッジ
の移動方向に対して傾斜をつけた印字ヘッドのピン列の
傾斜を補正することができる。
Effect of the Invention With the above-described configuration, the present invention can maintain the energization time of the print head without increasing the frequency of the shift clock, and can correct the inclination of the pin row of the print head that is inclined with respect to the moving direction of the carriage. .

実施例 第1図は本発明の一実施例における印字ヘッド制御装置
のフロック図である。第1図において1は中央処理装置
(以下、CPUと略称する。ン、2は各装置間のインタ
ーフェースを受は持つ入出力部(以下、I10部と略称
する。3は文字フォント読み出し専用メモリ(以下、文
字フォントROMと略称する。)である。
Embodiment FIG. 1 is a block diagram of a print head control device in an embodiment of the present invention. In FIG. 1, 1 is a central processing unit (hereinafter abbreviated as CPU), 2 is an input/output unit (hereinafter abbreviated as I10 unit) that has an interface between each device, and 3 is a character font read-only memory ( (hereinafter abbreviated as character font ROM).

4は発振器、5は第1のタイマで発振器4が発生する基
本クロックCによって駆動され印字データ要求割り込み
信号dおよび印字インターバル時間t1の周期をもつ信
号pを出力する。6は第2のタイマでCPU1からの文
字の品位を切り換える印字モードデータeと発振器4が
発生する基本クロックCを入力とし各印字モードに従い
ピン列の傾斜を補正する、となり合うピン毎の駆動信号
の時間差を周期とするクロック信号fを出力する。7は
クロック信号fをシフトクロックとし第1のタイマより
送られてくる印字インターバル時間t1の周期をもつ信
号pをシフトし各ピン毎のタイミング信号を生成するシ
フトレジスタ部である。8−1〜8−24はシフトレジ
スタ部7て生成された1ピンから24ピンまてのタイミ
ング信号rを入力としヘッドの通電時間を各ピン毎に与
える個別タイマである。11はCPU1からハスライン
を通して送られる印字データ信号gを入力データとし個
別タイマ8−1〜8−24の出力信号Sをラッチクロッ
クとするラッチ部である。12は個別タイマ8−1〜8
−24の出力信号Sとラッチ部11の出力信号■とのA
NDをとり駆動信号Wを出力するAND回路である。9
はヘッドドライバでの出力信号i−1〜j−24により
ヘッドコイル10にパルス電圧を与えヘッドを駆動する
4 is an oscillator, and 5 is a first timer which is driven by the basic clock C generated by the oscillator 4 and outputs a print data request interrupt signal d and a signal p having a period of print interval time t1. 6 is a second timer which inputs print mode data e from the CPU 1 for switching character quality and basic clock C generated by the oscillator 4, and is a drive signal for each adjacent pin that corrects the slope of the pin row according to each print mode. A clock signal f having a period equal to the time difference of is output. Reference numeral 7 denotes a shift register section which uses the clock signal f as a shift clock to shift the signal p having a cycle of the print interval time t1 sent from the first timer and generates a timing signal for each pin. Numerals 8-1 to 8-24 are individual timers which receive timing signals r generated by the shift register section 7 for pins 1 to 24 and provide the head energization time for each pin. Reference numeral 11 denotes a latch section which uses the print data signal g sent from the CPU 1 through the lotus line as input data and uses the output signals S of the individual timers 8-1 to 8-24 as a latch clock. 12 is an individual timer 8-1 to 8
A between the output signal S of -24 and the output signal ■ of the latch section 11
This is an AND circuit that takes an ND and outputs a drive signal W. 9
applies a pulse voltage to the head coil 10 using output signals i-1 to j-24 from the head driver to drive the head.

第2図は本発明の一実施例における印字ヘッド制御装置
が制御するヘッドのピン列のパターンである。第2図に
おいてヘッドのピン列のパターンは24ピンのうち奇数
ピンを第1列、偶数ピンを第2列とし、同一列のピンが
同時に駆動されることがないようそれぞれの列の12ピ
ンのうちピンNとピン(N+2)とが1/120*1/
12インチ印字行方向にずれている。ここで1 / 1
20インチは文字のドツト間隔である。さらに第1列と
第2列のピンにおいても同時に駆動されることがないよ
うピンNとピン(N+ 1 )は1/120* 1/1
2インチの整数倍とは異なった長さの間隔となっている
。即ち、それぞれのピンは同時にオンになることがない
よう、印字ヘッドが1/120インチ移動する距離の間
に印字ヘッドの24ピンが24のタイミングに分散され
て印字を行う。
FIG. 2 is a pattern of pin rows of a head controlled by a print head control device in an embodiment of the present invention. In Figure 2, the pin row pattern of the head is such that among the 24 pins, the odd numbered pins are in the first row and the even numbered pins are in the second row. Of these, pin N and pin (N+2) are 1/120*1/
It is shifted by 12 inches in the printing line direction. Here 1/1
20 inches is the dot spacing between characters. Furthermore, pin N and pin (N+ 1) are set to 1/120*1/1 so that the pins in the first and second rows are not driven at the same time.
The intervals are different in length from an integral multiple of 2 inches. That is, the 24 pins of the print head are distributed at 24 timings to perform printing during the distance that the print head moves by 1/120 inch so that each pin is not turned on at the same time.

以上のように構成された印字ヘッド制御装置について以
下その動作を説明する。
The operation of the print head control device configured as described above will be explained below.

第3図は第1図の印字ヘッド制御装置のタイミングチャ
ートである。第1のタイマ5は印字インターバル時間t
1の周期をインターバル信号pとしてレジスタ部7へ出
力する。シフトレジスタ部7では、プリンタが持ってい
る印字モード(文字数/インチ、フォント種類のバリエ
ーション)に対応したCPU1からの信号eにより第2
のタイマ6から出力される、ピン列の傾斜を補正する、
となり合うピン毎の駆動信号の時間差t3を周期とする
信号fをシフトクロックとしインターバル信号pをピン
毎にt3ずつ遅延しr1〜r24を出力する。例えば、
CPU1が信号eにより第2のタイマにt3を36と設
定した場合、第2のタイマはシフトレジスタ部7に36
を周期とする信号fを送る。個別タイマ8−1〜8−2
4ではr1〜r24の立ち上がりで予め設定したヘッド
の通電時間t2の間ハイレベルとじS1〜s24のタイ
ミング信号を生成する。
FIG. 3 is a timing chart of the print head control device of FIG. 1. The first timer 5 is the print interval time t
The period of 1 is outputted to the register section 7 as an interval signal p. In the shift register section 7, the second
Correcting the inclination of the pin row output from the timer 6 of
Using a signal f having a period equal to the time difference t3 between the drive signals of adjacent pins as a shift clock, the interval signal p is delayed by t3 for each pin and outputs r1 to r24. for example,
When the CPU 1 sets t3 to 36 in the second timer using the signal e, the second timer sets t3 to 36 in the shift register section 7.
A signal f with a period of is sent. Individual timers 8-1 to 8-2
4, a high level binding timing signal S1 to s24 is generated during a preset head energization time t2 at the rising edge of r1 to r24.

CPUIは第1のタイマ5より送られてくるインターバ
ル信号pと同じ周期の印字データ割り込み要求信号mの
立ち上がりタイミングに従って印字すべき文字のフォン
トを文字フォントROλ(3より呼び出し、24ピンの
各ピンそれぞれの印字データ信号gをラッチ部11へ出
力する。ラッチ部11は個別タイマ8−1〜8−24の
出力Sをラッチクロックとし印字データ信号gを各ピン
毎にラッチする。更にこの24ビツトのラッチされた各
ピンの印、字データ信号Vとタイミング信号とSのAN
DをAND回路12てとることによりヘッドの各ピンの
駆動信号Wを得る。ヘッドドライバ9はこの駆動信号W
に従いヘッドコイル10にパルス電圧をあたえることに
よりヘッドを駆動する。
The CPU calls the font of the character to be printed from the character font ROλ (3) according to the rising timing of the print data interrupt request signal m, which has the same cycle as the interval signal p sent from the first timer 5, and sets the font for each of the 24 pins. The print data signal g of 24 bits is output to the latch section 11.The latch section 11 uses the output S of the individual timers 8-1 to 8-24 as a latch clock and latches the print data signal g for each pin. Marking of each latched pin, character data signal V, timing signal, and AN of S
By calculating D with an AND circuit 12, a drive signal W for each pin of the head is obtained. The head driver 9 receives this drive signal W.
Accordingly, the head is driven by applying a pulse voltage to the head coil 10.

本実施例では個別タイマを用いることにより、従来の回
路に比べ約1/3のゲート数に削減できる。
In this embodiment, by using an individual timer, the number of gates can be reduced to about ⅓ compared to the conventional circuit.

なお、本実施例は単一モードの印字の場合においても使
用てきる。
Note that this embodiment can also be used in the case of single mode printing.

発明の効果 以上のように本発明は、印字のインターバルを周期とす
るタイミング信号を発生する第1のタイマと、タイミン
グ信号をシフトするシフトレジスタと、シフトレジスタ
の出力を印字ヘッドの通電時間保持する通電タイマと、
印字データを出力する印字データ出力手段と、印字デー
タと通電タイマの出力との論理積をとる論理積手段とを
備えたことにより、シフトクロックの周波数を上げずに
印字ヘッドの通電時間を維持し、キャリッジの移動方向
に対して傾斜をつけた印字ヘッドのピン列の傾斜を補正
することがてき、ケート数の低減が可能となる。
Effects of the Invention As described above, the present invention includes a first timer that generates a timing signal whose period is a printing interval, a shift register that shifts the timing signal, and an output of the shift register that holds the output of the print head for the energization time of the print head. Energization timer,
By providing a print data output means for outputting print data and an AND means for logically multiplying the print data and the output of the energization timer, the energization time of the print head can be maintained without increasing the frequency of the shift clock. , it is possible to correct the inclination of the pin array of the print head that is inclined with respect to the moving direction of the carriage, and it is possible to reduce the number of cages.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の一実施例に置ける印字ヘッド制御装置
のブロック図、第2図は本発明の一実施例に置ける印字
ヘッド制御装置が制御するヘッドのピン列のパターンを
示した図、第3図は本発明の一実施例に置ける印字ヘッ
ド制御装置のタイミロ図は従来の印字ヘッド制御装置の
フロック図である。 1 ・ 2 ・ 3 ・ 4 ・ 5 ・ 6 ・ 7 ・ 8 ・ 9 ・ 10 ・ 11 ・ 12 ・ CPU 170部 文字フォントROM 発振器 第1のタイマ 第2のタイマ シフトレジスタ部 個別タイマ ヘッドドライバ ヘッドコイル ラッチ部 AND回路
FIG. 1 is a block diagram of a print head control device according to an embodiment of the present invention, and FIG. 2 is a diagram showing a pin row pattern of a head controlled by the print head control device according to an embodiment of the present invention. FIG. 3 is a timing diagram of a print head control device according to an embodiment of the present invention, which is a block diagram of a conventional print head control device. 1 ・ 2 ・ 3 ・ 4 ・ 5 ・ 6 ・ 7 ・ 8 ・ 9 ・ 10 ・ 11 ・ 12 ・ CPU 170 copies Character font ROM Oscillator 1st timer 2nd timer Shift register section Individual timer head driver head coil latch section AND circuit

Claims (1)

【特許請求の範囲】[Claims] キャリッジに搭載され、前記キャリッジの移動方向に直
交する方向に対して傾斜をつけた印字ヘッドのピン列の
各々のピンに対応した駆動信号を供給し印字をおこなわ
せる印字ヘッド制御装置であつて、印字のインターバル
を周期とする第1のタイミング信号を発生する第1のタ
イマと、前記ピン列の傾斜を補正するとなり合うピン毎
の駆動信号の時間差を周期とする第2のタイミング信号
を発生する第2のタイマと、該第2のタイミング信号を
シフトクロックとし前記タイミング信号をシフトするシ
フトレジスタと、前記シフトレジスタの出力を前記印字
ヘッドの通電時間保持する通電タイマと、印字データを
出力する印字データ出力手段と、前記印字データと前記
通電タイマの出力との論理積をとる論理積手段と、前記
論理積手段の出力によりヘッドを駆動する駆動手段とを
備えたことを特徴とする印字ヘッド制御装置。
A print head control device that is mounted on a carriage and performs printing by supplying drive signals corresponding to each pin of a pin row of the print head that is inclined with respect to a direction perpendicular to the moving direction of the carriage, A first timer that generates a first timing signal whose cycle is a printing interval; and a second timing signal whose cycle is a time difference between drive signals for each adjacent pin that corrects the inclination of the pin row. a second timer, a shift register that uses the second timing signal as a shift clock and shifts the timing signal, an energization timer that holds the output of the shift register for the energization time of the print head, and a printer that outputs print data. A print head control comprising: a data output means; an AND means for logically multiplying the print data and the output of the energization timer; and a drive means for driving the head by the output of the AND means. Device.
JP14943390A 1990-06-07 1990-06-07 Printing head controller Pending JPH0441262A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14943390A JPH0441262A (en) 1990-06-07 1990-06-07 Printing head controller

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14943390A JPH0441262A (en) 1990-06-07 1990-06-07 Printing head controller

Publications (1)

Publication Number Publication Date
JPH0441262A true JPH0441262A (en) 1992-02-12

Family

ID=15475008

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14943390A Pending JPH0441262A (en) 1990-06-07 1990-06-07 Printing head controller

Country Status (1)

Country Link
JP (1) JPH0441262A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5724077A (en) * 1992-10-08 1998-03-03 Fuji Xerox Co., Ltd. Driving method for an ink jet recording device having a plurality of recording heads

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5724077A (en) * 1992-10-08 1998-03-03 Fuji Xerox Co., Ltd. Driving method for an ink jet recording device having a plurality of recording heads

Similar Documents

Publication Publication Date Title
JP3305115B2 (en) Recording apparatus and method, recording head and driving circuit thereof
JP2003291344A (en) Ink jet printer capable of reducing maximum driving current of ink jet cartridge, and reducing method
JPH0441262A (en) Printing head controller
JPH0441261A (en) Printing head controller
JPH0444868A (en) Printing head controlling device
JP2899365B2 (en) Printing piezoelectric element drive circuit
JPH0358919B2 (en)
JP2808995B2 (en) Print head controller
JPH0958019A (en) Image forming equipment
JPH0435965A (en) Printing head controller
JPH0482758A (en) Impact dot printer
JPH0422651A (en) Printing head controller
JP3562409B2 (en) Position shift adjustment in printing using multiple types of drive signals
JPS61241170A (en) Driving-controlling system for thermal serial printer
JPH04141462A (en) Apparatus for controlling printing head
JPS63203352A (en) Method for driving recording element array in optical printer
JPH0422650A (en) Printing head controller
JP2537394B2 (en) Print control method of serial dot printer
JP2007112106A (en) Thermal printing head and related control method
JP3222971B2 (en) Serial dot printer
JP3659257B2 (en) Image forming apparatus
JPH0429859A (en) Printing head controller
JPS60183163A (en) Variable control of character pitch for dot printer
JPS6228249A (en) Dot printer
JPH02289361A (en) Printing controller in serial printer