JPH0439798B2 - - Google Patents
Info
- Publication number
- JPH0439798B2 JPH0439798B2 JP7382583A JP7382583A JPH0439798B2 JP H0439798 B2 JPH0439798 B2 JP H0439798B2 JP 7382583 A JP7382583 A JP 7382583A JP 7382583 A JP7382583 A JP 7382583A JP H0439798 B2 JPH0439798 B2 JP H0439798B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- protective cap
- conductor
- electrical connection
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000004020 conductor Substances 0.000 claims description 58
- 230000001681 protective effect Effects 0.000 claims description 37
- 239000000758 substrate Substances 0.000 description 33
- 229910052751 metal Inorganic materials 0.000 description 16
- 239000002184 metal Substances 0.000 description 16
- 238000010438 heat treatment Methods 0.000 description 14
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 10
- 239000003822 epoxy resin Substances 0.000 description 7
- 229920000647 polyepoxide Polymers 0.000 description 7
- 230000008054 signal transmission Effects 0.000 description 6
- 239000000919 ceramic Substances 0.000 description 5
- 239000012212 insulator Substances 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 239000010935 stainless steel Substances 0.000 description 4
- 229910001220 stainless steel Inorganic materials 0.000 description 4
- 239000004593 Epoxy Substances 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 230000020169 heat generation Effects 0.000 description 2
- 229910000906 Bronze Inorganic materials 0.000 description 1
- 229910001335 Galvanized steel Inorganic materials 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000010974 bronze Substances 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- KUNSUQLRTQLHQQ-UHFFFAOYSA-N copper tin Chemical compound [Cu].[Sn] KUNSUQLRTQLHQQ-UHFFFAOYSA-N 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000008397 galvanized steel Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
Landscapes
- Structure Of Printed Boards (AREA)
Description
【発明の詳細な説明】 〔発明の技術分野〕 本発明はハイブリツド集積回路に関する。[Detailed description of the invention] [Technical field of invention] The present invention relates to hybrid integrated circuits.
回路基板上に集積回路チツプ、抵抗体チツプ、
コンデンサチツプ等の複数個の電子部品を搭載し
たハイブリツド集積回路は、例えばサーマルヘツ
ドの発熱体の駆動回路部、イメージセンサ等の信
号読出し部等、各種の電子機器に応用されてい
る。
Integrated circuit chips, resistor chips,
Hybrid integrated circuits equipped with a plurality of electronic components such as capacitor chips are used in various electronic devices, such as drive circuits for heating elements in thermal heads, signal readout sections in image sensors, and the like.
このようなハイブリツド集積回路では、近年の
電子機器の小型化、またサーマルヘツド、イメー
ジセンサ等の高精度化等に伴ない、回路基板上の
導体パターンにも高密度化が要求されている。こ
のような要望に答えて、導体幅の削減、多層配線
等の手段がとられている。 In such hybrid integrated circuits, with the recent miniaturization of electronic devices and the increasing precision of thermal heads, image sensors, etc., conductor patterns on circuit boards are also required to have higher density. In response to such demands, measures such as reduction of conductor width and multilayer wiring are being taken.
ところでこのような導体パターンには集積回路
チツプからの信号の伝送路の他、例えばサーマル
ヘツドの発熱抵抗体に流れる電流用の導体路があ
る。このように大電流を流すための導体路は、大
容量が必要であるため、かなりの導体路幅、導体
路面積が必要である。このため、回路基板表面に
おいて、このような電流用の導体路の占める面積
が大きくなり、他の信号伝送路により一層の高密
度化が要求されることとなる。 By the way, such a conductor pattern includes not only a transmission path for signals from an integrated circuit chip but also a conductor path for a current flowing through a heating resistor of a thermal head, for example. A conductor path for passing a large current as described above requires a large capacity, and thus requires a considerable width and area of the conductor path. For this reason, on the surface of the circuit board, the area occupied by such current conductor paths becomes large, and other signal transmission paths are required to be arranged at a higher density.
しかしながら、回路基板上の限られた面積内で
の高密度配線には限界がある。また高密度化が進
むと回路基板上の導体パターンの断線、隣接する
導体パターン間のシヨート等の問題も生じてく
る。 However, there are limits to high-density wiring within a limited area on a circuit board. Further, as density increases, problems such as disconnection of conductor patterns on the circuit board and shorts between adjacent conductor patterns arise.
本発明は以上の点を考慮してなされたもので、
導体パターンの密度を低減することの可能なハイ
ブリツド集積回路を提供することを目的とする。
The present invention has been made in consideration of the above points, and
It is an object of the present invention to provide a hybrid integrated circuit that can reduce the density of conductor patterns.
本発明は、導体パターンを有する回路基板と、
前記回路基板上に固定され、前記導体パターン
と電気的接続を有する電子部品と、
前記回路基板に固定された保護キヤツプと、
前記保護キヤツプの前記回路基板に対向する面
に形成され、前記回路基板上の導体パターンに電
気的に接続された導体路とを具備したことを特徴
とするハイブリツド集積回路である。
The present invention provides: a circuit board having a conductor pattern; an electronic component fixed on the circuit board and having electrical connection with the conductor pattern; a protective cap fixed to the circuit board; and the circuit of the protective cap. A hybrid integrated circuit characterized by comprising a conductor path formed on a surface facing a substrate and electrically connected to a conductor pattern on the circuit board.
回路基板としては、Al板、Fe板、亜鉛メツキ
鋼板、ステンレス板、４−２アロイ板等の金属基
板表面にエポキシ樹脂、ポリイミド樹脂等の絶縁
体層が形成され、この絶縁体層上にCu，Au，Ag
等の導体パターンが形成された金属基板、アルミ
ナ等のセラミツクス基板表面に導体パターンが形
成されたセラミツクス基板等を用いることができ
る。また複数枚の回路基板を組み合わせて用いて
も良い。 As a circuit board, an insulator layer such as epoxy resin or polyimide resin is formed on the surface of a metal substrate such as an Al plate, Fe plate, galvanized steel plate, stainless steel plate, or 4-2 alloy plate. ,Au,Ag
A metal substrate with a conductor pattern formed thereon, a ceramic substrate made of alumina or the like with a conductor pattern formed on its surface, etc. can be used. Further, a combination of a plurality of circuit boards may be used.
電子部品としては、集積回路素子、抵抗体素子
コンデンサ素子等が挙げられ、エポキシ樹脂等に
よる接着、ハンダ付等の手段により回路基板上に
固定される。例えば集積回路素子として未封止の
チツプを用いた場合は導電性エポキシ樹脂等によ
りアースの接続と集積回路素子の固定とを同時に
行なうことも可能であり、回路基板上の導体パタ
ーンとの接続は例えばワイヤボンデイング等によ
り行なうことができる。また抵抗体素子等はチツ
プとして搭載してもよいし、抵抗体ペースト等を
用いて回路基板上に直接形成してもよい。 Examples of the electronic components include integrated circuit elements, resistor elements, capacitor elements, and the like, which are fixed on the circuit board by means such as adhesion with epoxy resin, soldering, and the like. For example, if an unsealed chip is used as an integrated circuit element, it is possible to simultaneously connect the ground and fix the integrated circuit element using conductive epoxy resin, etc., and connect it to the conductor pattern on the circuit board. For example, this can be done by wire bonding or the like. Furthermore, the resistor elements and the like may be mounted as chips, or may be formed directly on the circuit board using resistor paste or the like.
一般にステンレス板等の金属板からなる保護キ
ヤツプを回路基板に固定して、搭載された電子部
品、回路基板上の導体パターンを保護することが
行なわれている。この保護キヤツプは例えばネジ
止め等により回路基板に固定される。 Generally, a protective cap made of a metal plate such as a stainless steel plate is fixed to a circuit board to protect mounted electronic components and conductor patterns on the circuit board. This protective cap is fixed to the circuit board, for example, by screwing or the like.
本発明においては、この保護キヤツプの裏面、
すなわち回路基板表面と対向する面に導体路を形
成する。このような導体路は、例えば所望の導体
路パターンを有するフレキシブル基板を接着剤等
により保護キヤツプに固定して形成することがで
きる。また保護キヤツプとして、前述の金属基板
を加工したものを用いてもよい。 In the present invention, the back side of this protective cap,
That is, conductor paths are formed on the surface facing the circuit board surface. Such a conductor track can be formed, for example, by fixing a flexible substrate with the desired conductor track pattern to a protective cap with an adhesive or the like. Further, as the protective cap, a processed metal substrate as described above may be used.
すなわち前述のような金属基板に所望の導体路
を形成したものに折り曲げるなどの加工を施し、
保護キヤツプを形成するのである。このようにす
ればフレキシブル基板を用いた場合に比べ接着等
の必要がなく製造上、有効である。またこのよう
に導体路の形成された保護キヤツプに電子部品を
搭載することも可能である。 In other words, the metal substrate as described above is processed by bending it into a desired conductor path.
It forms a protective cap. This method eliminates the need for adhesion and is more effective in manufacturing than when a flexible substrate is used. It is also possible to mount electronic components on a protective cap provided with conductor tracks in this manner.
本発明のごとく保護キヤツプの裏面にも導体路
を形成することにより、回路基板上の導体路パタ
ーンのうちの一部を保護キヤツプ側に移すことが
可能であり、同様の導体パターンをすべて回路基
板上に形成した場合に比べ、パターン密度を緩和
することができる。従つて導体パターンの断線、
シヨート等が生ずるのを防止することができ、回
路基板の歩留も向上し、コスト低減にもつなが
る。また、保護キヤツプに導体路を形成した分だ
け回路基板上に必要な導体パターン用面積も小さ
くなるので、回路基板を小型化することができ、
電子機器全体の小型化にもつながる。 By forming a conductor path on the back side of the protective cap as in the present invention, it is possible to move part of the conductor path pattern on the circuit board to the protective cap side, and all similar conductor patterns can be transferred to the circuit board. The pattern density can be reduced compared to the case where the pattern is formed on top. Therefore, disconnection of the conductor pattern,
It is possible to prevent shoots and the like, improve the yield of circuit boards, and lead to cost reductions. In addition, since the area required for the conductor pattern on the circuit board is reduced by forming the conductor path on the protective cap, the circuit board can be made smaller.
This also leads to the miniaturization of electronic devices as a whole.
特にサーマルヘツド等に用いた場合、発熱抵抗
体への電力供給用の導体路を保護キヤツプ側に形
成すれば、他の信号伝送路を考慮することなく、
充分な導体幅を得ることができるため、熱放散性
に優れ、機器の温度上昇を抑えることができる。 Particularly when used in a thermal head, etc., if the conductor path for power supply to the heating resistor is formed on the protective cap side, there is no need to consider other signal transmission paths.
Since a sufficient conductor width can be obtained, it has excellent heat dissipation properties and can suppress the temperature rise of the equipment.
このように保護キヤツプの裏面に形成された導
体路と、回路基板上の導体パターンとの電気的接
続は、単に接触させて行なつてもよいし、導電性
ゴム、導電性エポキシ樹脂等を介して行なつても
よい。また保護キヤツプの端部を回路基板上の導
体パターンに押しつけて電気的接続を得る場合、
接触部における圧力の不均一等により電気的接続
状態も不均一になる可能性がある。例えばサーマ
ルヘツド等に用いた場合には、発熱の不均一にも
つながるため好ましくない。このような場合に
は、電気的接続を行なう箇所に導電性エポキシ等
により接続されたCu板等の板状の導体板（以下
バスバーという）を設けて、このバスバーを介し
て保護キヤツプの導体路を当接すれば、どの箇所
でも一様な電気的接続を得ることができる。また
このバスバーを板バネ状に形成すれば、より一層
安定した接続を得ることができる。 The electrical connection between the conductive path formed on the back surface of the protective cap and the conductive pattern on the circuit board may be made by simply contacting it, or by using conductive rubber, conductive epoxy resin, etc. You may do so. Also, when pressing the end of a protective cap against a conductive pattern on a circuit board to obtain an electrical connection,
The electrical connection state may also become uneven due to uneven pressure at the contact portion. For example, when used in a thermal head, etc., it is not preferable because it leads to uneven heat generation. In such a case, a plate-shaped conductor plate (hereinafter referred to as a busbar) such as a Cu plate connected with conductive epoxy or the like is provided at the point where the electrical connection is to be made, and the conductor path of the protective cap is connected via this busbar. A uniform electrical connection can be obtained at any location by making contact. Moreover, if this bus bar is formed into a leaf spring shape, an even more stable connection can be obtained.
以上説明したように本発明によれば、集積回路
チツプを保護するために用いられる保護キヤツプ
の裏面に導体路を形成することにより、他の部品
を付加することなく導体パターンを形成し得る面
積が電気的に増加するため、回路基板上の導体パ
ターンの密度を緩和することができる。
As explained above, according to the present invention, by forming a conductor path on the back surface of a protective cap used to protect an integrated circuit chip, the area on which a conductor pattern can be formed can be increased without adding any other parts. Because of the electrical increase, the density of the conductor pattern on the circuit board can be reduced.
従つて回路基板の歩留を向上することができコ
スト低減につながる。また導体パターン形成のた
め回路基板に必要な面積を小さくすることができ
るため、コンパクト設計が可能となる。 Therefore, the yield of circuit boards can be improved, leading to cost reduction. Furthermore, since the area required for the circuit board for forming the conductor pattern can be reduced, a compact design is possible.
以下に本発明をサーマルヘツドに用いた実施例
を説明する。
An example in which the present invention is applied to a thermal head will be described below.
第１図はサーマルヘツドの断面図である。 FIG. 1 is a sectional view of the thermal head.
アルミナ基板１上のほぼ中央にその長手方向に
直線上に複数個の発熱抵抗体２が形成されてい
る。この発熱抵抗体２は例えばTa−SiO2，Ta−
Ｎ系等からなり、この発熱抵抗体２の電極３，９
は、発熱抵抗体２のならぶ直線に対して左右に導
出するようにAu，Cr等のスパツタリング、真空
蒸着により形成される。また、発熱抵抗体の駆動
用の集積回路チツプ４等の電子部品は、発熱抵抗
体２の両側に固定され、例えばCu，Al，Ag，
Au等からなる信号伝送路５とボンデイングワイ
ヤ６等により電気的に接続されている。このよう
に電極３，９、信号伝送路５等の導体パターンが
形成されたアルミ基板に例えばステンレス板等か
らなる保護キヤツプ７を固定する。この保護キヤ
ツプ７は集積回路チツプ４等の電子部品を保護す
るように固定される。本実施例においては、この
保護キヤツプ７の裏面、すなわち回路基板と対向
する面に、所望の導体パターン（図示せず）を有
するフレキシブル基板８を接着する。また本実施
例においては、このフレキシブル基板８に形成し
た導体パターンは、発熱抵抗体２への電源供給ラ
インとして用い、発熱抵抗体２の所望の電極３，
９と接続されるように、パターン形成されてい
る。 A plurality of heat generating resistors 2 are formed approximately in the center of an alumina substrate 1 in a straight line in the longitudinal direction thereof. This heating resistor 2 is made of, for example, Ta-SiO 2 , Ta-
The electrodes 3 and 9 of this heating resistor 2 are made of N-based material, etc.
are formed by sputtering or vacuum deposition of Au, Cr, etc. so as to extend left and right with respect to a straight line along which the heating resistors 2 are arranged. Further, electronic components such as an integrated circuit chip 4 for driving the heating resistor are fixed on both sides of the heating resistor 2, such as Cu, Al, Ag, etc.
It is electrically connected to a signal transmission line 5 made of Au or the like by a bonding wire 6 or the like. A protective cap 7 made of, for example, a stainless steel plate is fixed to the aluminum substrate on which conductor patterns such as the electrodes 3 and 9 and the signal transmission path 5 are formed. This protective cap 7 is fixed so as to protect electronic components such as the integrated circuit chip 4. In this embodiment, a flexible substrate 8 having a desired conductor pattern (not shown) is adhered to the back surface of the protective cap 7, that is, the surface facing the circuit board. Further, in this embodiment, the conductive pattern formed on the flexible substrate 8 is used as a power supply line to the heat generating resistor 2, and the conductor pattern formed on the flexible substrate 8 is used as a power supply line to the heat generating resistor 2.
The pattern is formed so that it is connected to 9.
第２図にアルミナ基板１上に形成された発熱抵
抗体２及び電極３，９の詳細を平面図として示
す。第２図中一点鎖線は保護キヤツプの端部の位
置を示し、点線の円内にて保護キヤツプ裏面の導
体パターンを接続される位置を示す。 FIG. 2 shows details of the heating resistor 2 and electrodes 3 and 9 formed on the alumina substrate 1 as a plan view. In FIG. 2, the one-dot chain line indicates the position of the end of the protective cap, and the dotted line circle indicates the position where the conductor pattern on the back side of the protective cap is connected.
発熱抵抗体２の一方の電極９は、金属基板上の
集積回路チツプからの駆動信号をうけるため個々
に導出され、他方の電極３は、電源供給のため複
数本の発熱抵抗体２に共通に接続されている。こ
のように共通に接続された電極３にのみ電気的接
続を得るように、保護キヤツプ（図示せず）側の
導体路を形成する。例えば第３図に平面図として
示したように、フレキシブル基板８上の導体路１
５を部分的に凸領域１５′を有するように形成し
てこの部分で電気的接続を行なえば良い。 One electrode 9 of the heat generating resistor 2 is individually led out to receive a drive signal from an integrated circuit chip on a metal substrate, and the other electrode 3 is commonly connected to a plurality of heat generating resistors 2 for power supply. It is connected. The conductor tracks on the side of the protective cap (not shown) are formed in such a way that an electrical connection is obtained only to the commonly connected electrodes 3. For example, as shown in the plan view in FIG.
5 may be partially formed to have a convex region 15' and electrical connection may be made at this portion.
この場合、電気的接続を要しない部分は、フレ
キシブル基板の絶縁体部分１６であるため、問題
はないが、例えば基板上の電極３，９表面に絶縁
体層を形成して、電気的接触を防止してもよい。 In this case, the portion that does not require electrical connection is the insulator portion 16 of the flexible substrate, so there is no problem, but for example, an insulator layer may be formed on the surface of the electrodes 3 and 9 on the substrate to establish electrical contact. May be prevented.
第４図に保護キヤツプ７側の導体路とアルミナ
基板１上に形成された導体パターンとの電気的接
続の構造の詳細を断面図として示す。 FIG. 4 shows the details of the structure of the electrical connection between the conductor path on the protective cap 7 side and the conductor pattern formed on the alumina substrate 1 as a sectional view.
第４図ａは、保護キヤツプ７に接着されたフレ
キシブル基板８の導体路を当接して電気的接続を
得る構造であり、アルミナ基板１上の電気的接続
を所望する電極３にAuメツキ１０等を施してお
くことが好ましい。また第４図ｂに示すように導
電性ゴム１１を用いてもよい。 FIG. 4a shows a structure in which an electrical connection is obtained by contacting the conductor path of a flexible substrate 8 bonded to a protective cap 7, and the electrode 3 on the alumina substrate 1 to which electrical connection is desired is plated with Au plating 10, etc. It is preferable to apply Alternatively, a conductive rubber 11 may be used as shown in FIG. 4b.
また第４図ｃに示すように、例えばCu板等の
金属板からなるバスバー１２をアルミナ基板１上
の電極３のうち、保護キヤツプ７側の導体路と電
気的接続を所望する部分と例えば導電性エポキシ
１３等により電気的に接続するように形成して、
このバスバー１２を介しして保護キヤツプ７を当
接してもよい。 Further, as shown in FIG. 4c, a bus bar 12 made of a metal plate such as a Cu plate is connected to a portion of the electrode 3 on the alumina substrate 1 where electrical connection is desired with the conductor path on the protective cap 7 side, for example. formed so as to be electrically connected using epoxy 13 or the like,
The protective cap 7 may be brought into contact with the bus bar 12.
このバスバー１２は例えば第４図ｄに示すよう
にリン青銅板等を用いバネ状の構造としてもよ
い。この場合もアルミナ基板１の電極にAuメツ
キ（図示せず）等を施して電気的接続の安定性を
図ることもできる。 The bus bar 12 may have a spring-like structure using a phosphor bronze plate, for example, as shown in FIG. 4d. In this case as well, the electrodes of the alumina substrate 1 may be plated with Au (not shown) or the like to ensure stability of the electrical connection.
このようなバスバーの例を第５図に示す。 An example of such a bus bar is shown in FIG.
第５図はバスバーの断面図である。 FIG. 5 is a sectional view of the bus bar.
例えば第５図ａに示すように、バスバー１２の
所望の箇所に穴１３を設け、導電性エポキシをこ
の穴１３に充填することにより、電気的接続を得
る。また第５図ｂに示すように、所望の箇所のみ
凸部１４を形成し、アルミナ基板側の電極とこの
凸部１４により接触させてもよい。この場合電極
側にはAu膜等を形成しておくことが好ましい。 For example, as shown in FIG. 5a, an electrical connection is obtained by providing a hole 13 at a desired location in the bus bar 12 and filling the hole 13 with conductive epoxy. Alternatively, as shown in FIG. 5B, a convex portion 14 may be formed only at a desired location, and the convex portion 14 may be brought into contact with the electrode on the alumina substrate side. In this case, it is preferable to form an Au film or the like on the electrode side.
以上説明したように、本実施例においては、
保護キヤツプ裏面にも導体路を形成したこと
により、回路基板上の導体パターンの密度が緩
和される。 As explained above, in this embodiment, the density of the conductor pattern on the circuit board is reduced by forming the conductor path also on the back surface of the protective cap.
発熱抵抗体への電源供給ライン等の大面積を
要する導体路を保護キヤツプ裏面に形成したこ
とにより、回路基板上の他の信号伝送路等の導
体パターンの密度をより一層緩和することがで
きる。 By forming a conductor path that requires a large area, such as a power supply line to a heating resistor, on the back side of the protective cap, the density of conductor patterns such as other signal transmission paths on the circuit board can be further reduced.
発熱抵抗体への電源供給ラインのような大電
流が流れ、発熱量の大きい導体路を保護キヤツ
プ側に形成したことにより、電子部品等に発熱
による影響を与えることが少なくなる。 By forming a conductor path on the protective cap side, through which a large current flows and which generates a large amount of heat, such as a power supply line to a heat generating resistor, the effect of heat generation on electronic components etc. is reduced.
さらにステンレス板等の熱放射性の良い金属
性の保護キヤツプに、発熱量の大きい電源供給
ラインを形成したことにより、機器全体の温度
上昇を防止することができる。 Furthermore, by forming a power supply line that generates a large amount of heat in a metal protective cap that has good heat radiation, such as a stainless steel plate, it is possible to prevent the temperature of the entire device from rising.
さらにバスバーを用いることにより、保護キ
ヤツプ側の導体路と回路基板上の導体パターン
との電気的接続が容易となる。 Further, by using the bus bar, electrical connection between the conductor path on the protective cap side and the conductor pattern on the circuit board is facilitated.
等の効果を得ることができる。Effects such as this can be obtained.
また第１図に示す実施例では一枚の回路基板を
用いたが複数枚の回路基板を一体化して回路基板
としたものを用いてもよい。第６図に複数枚の回
路基板を用いた実施例を示す。第６図はサーマル
ヘツドの断面図である。 Furthermore, although a single circuit board is used in the embodiment shown in FIG. 1, a circuit board formed by integrating a plurality of circuit boards may also be used. FIG. 6 shows an embodiment using a plurality of circuit boards. FIG. 6 is a sectional view of the thermal head.
第６図に示すサーマルヘツドは、発熱抵抗体２
をアルミナ等のセラミツクス基板Ａ上に形成し、
集積回路チツプ等の駆動回路部を４−２アロイ等
の金属板にエポキシ樹脂等の絶縁体層で形成した
金属基板Ｂ，B′上に搭載し、さらにこのセラミ
ツクス基板Ａ、金属基板Ｂ，B′を、４−２アロ
イ板等の支持基台Ｃ上に固定して一体化したもの
である。 The thermal head shown in FIG.
is formed on a ceramic substrate A such as alumina,
A driving circuit section such as an integrated circuit chip is mounted on metal substrates B and B' made of a metal plate such as 4-2 alloy and an insulator layer such as epoxy resin, and then these ceramic substrates A and metal substrates B and B are mounted. ' are fixed and integrated on a support base C such as a 4-2 alloy plate.
各基板間の配線は例えばワイヤボンデイング等
により行なう。他の構成は、第１図に示すものと
同様とし、同じ番号を用いその説明は省略する。
金属基板Ｂ，B′上の集積回路チツプ４等を保護
する保護キヤツプ７に形成されたフレキシブル基
板８は、セラミツクス基板Ａ上の発熱抵抗体２の
電極３，９に当接され、発熱抵抗体２の電源供給
回路（図示せず）を構成する。 Wiring between each board is performed by wire bonding, for example. The other configurations are similar to those shown in FIG. 1, the same numbers are used, and the description thereof will be omitted.
A flexible substrate 8 formed on a protective cap 7 for protecting integrated circuit chips 4 and the like on metal substrates B and B' is brought into contact with electrodes 3 and 9 of a heating resistor 2 on a ceramic substrate A, and the heating resistor A second power supply circuit (not shown) is configured.
このように複数枚の回路基板を一体化して回路
基板を構成しても同等の効果が得られる。 Even if a circuit board is constructed by integrating a plurality of circuit boards in this manner, the same effect can be obtained.
またこのように複数枚の基板を用いることによ
り、セラミツクス基板Ａには、高温処理の必要な
発熱抵抗体２を形成し、駆動回路部は金属基板Ｂ
上に形成するというように、それぞれ分離して製
造することができるため非常に有効である。さら
に第６図に示したように、絶縁体層１６を貫通し
て金属板１７を露出するように形成された孔に導
電性エポキシ樹脂等を充填し、この導電性エポキ
シ樹脂１５により、集積回路チツプ４の固定と集
積回路チツプ４とアース配線としての金属板との
接続を同時に行なうことができる。 Furthermore, by using a plurality of substrates in this way, the heating resistor 2 that requires high temperature treatment is formed on the ceramic substrate A, and the drive circuit section is formed on the metal substrate B.
It is very effective because it can be manufactured separately, such as by forming them on top of each other. Furthermore, as shown in FIG. 6, the holes formed to penetrate the insulator layer 16 and expose the metal plate 17 are filled with a conductive epoxy resin or the like, and the conductive epoxy resin 15 is used to form an integrated circuit. It is possible to simultaneously fix the chip 4 and connect the integrated circuit chip 4 to a metal plate serving as a ground wiring.
このような構成においては、従来、回路基板上
で大面積を要していた。アース配線、発熱抵抗体
の電源供給用配線をともに回路基板上からそれぞ
れ、金属板、保護キヤツプに移すことができるた
め、さらに回路基板上の導体パターン密度が緩和
される。 Conventionally, such a configuration requires a large area on a circuit board. Since both the ground wiring and the power supply wiring for the heating resistor can be moved from the circuit board to the metal plate and the protective cap, the density of conductor patterns on the circuit board can be further reduced.
第１図乃至第６図は本発明の実施例を説明する
ための図であり、第１図、第４図及び第６図はサ
ーマルヘツドの断面図、第２図はサーマルヘツド
の平面図、第３図はフレキシブル基板の平面図、
第５図はバスバーの断面図である。
１…アルミナ基板（回路基板）、３，９…電極
（導体パターン）、５…信号伝送路（導体パター
ン）、４…集積回路チツプ（電子部品）、７…保護
キヤツプ。
1 to 6 are diagrams for explaining an embodiment of the present invention, and FIG. 1, FIG. 4, and FIG. 6 are sectional views of the thermal head, and FIG. 2 is a plan view of the thermal head. Figure 3 is a plan view of the flexible board.
FIG. 5 is a sectional view of the bus bar. DESCRIPTION OF SYMBOLS 1... Alumina board (circuit board), 3, 9... Electrode (conductor pattern), 5... Signal transmission line (conductor pattern), 4... Integrated circuit chip (electronic component), 7... Protective cap.
Claims (1)
と電気的接続を有する電子部品と、 前記回路基板に固定された保護キヤツプと、 前記保護キヤツプの前記回路基板に対向する面
に形成され、前記回路基板上の導体パターンに電
気的に接続された導体路とを具備したことを特徴
とするハイブリツド集積回路。[Scope of Claims] 1. A circuit board having a conductive pattern, an electronic component fixed on the circuit board and having electrical connection with the conductive pattern, a protective cap fixed to the circuit board, and the protective cap. A hybrid integrated circuit comprising: a conductor path formed on a surface facing the circuit board and electrically connected to a conductor pattern on the circuit board.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7382583A JPS59200487A (en) | 1983-04-28 | 1983-04-28 | Hybrid integrated circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7382583A JPS59200487A (en) | 1983-04-28 | 1983-04-28 | Hybrid integrated circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59200487A JPS59200487A (en) | 1984-11-13 |
| JPH0439798B2 true JPH0439798B2 (en) | 1992-06-30 |
Family
ID=13529310
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7382583A Granted JPS59200487A (en) | 1983-04-28 | 1983-04-28 | Hybrid integrated circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59200487A (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2022047800A (en) * | 2020-09-14 | 2022-03-25 | 株式会社オートネットワーク技術研究所 | Circuit arrangement |
-
1983
- 1983-04-28 JP JP7382583A patent/JPS59200487A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59200487A (en) | 1984-11-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3176307B2 (en) | Mounting structure of integrated circuit device and method of manufacturing the same | |
| WO2004021435A1 (en) | Module part | |
| US4949225A (en) | Circuit board for mounting electronic components | |
| JP3060896B2 (en) | Structure of bump electrode | |
| KR20020032274A (en) | Semiconductor module and method of manufacturing thereof | |
| JP2988243B2 (en) | Power hybrid integrated circuit device | |
| EP0867939A2 (en) | Wiring substrate for semiconductor device with externally wired leads | |
| JPH08148839A (en) | Hybrid integrated circuit device | |
| US5099395A (en) | Circuit board for mounting electronic components | |
| JPH1022326A (en) | Semiconductor device mounting structure | |
| JP2735912B2 (en) | Inverter device | |
| JPH0439798B2 (en) | ||
| JP2000286291A (en) | Mounting structure for semiconductor | |
| JP2545077Y2 (en) | Chip type resistor | |
| JPS58205780A (en) | Heat sensitive printing head | |
| JP2002232104A (en) | Wiring module | |
| JP2527507B2 (en) | Lead frame and semiconductor device using the same | |
| JPH0735413Y2 (en) | Mounting structure for chip electronic components in hybrid integrated circuits | |
| JPH0519974Y2 (en) | ||
| JP3714808B2 (en) | Semiconductor device | |
| JP2649251B2 (en) | Substrate for mounting electronic components | |
| JP2947468B2 (en) | Composite electronic circuit device | |
| JPH08181001A (en) | Chip resistor for surface mounting and its surface-mounting method | |
| JPH03218060A (en) | Inverter | |
| JPS592865A (en) | Thermal heat to be carried on driver |