JPH0437313A - 論理状態検出センス回路装置及び検出方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕　　　　　　　　　　　　。

本発明は、＝般に、集積回路、特にセンス回路装置に関
する。

〔従来の技術〕

センス増幅器は、相補型金属酸礼物半導体（以下、ＣＭ
Ｏ３）プログラマブル７レイ論理（ＰＡＬ）装置内の接
続点（以下、「積線」）の論理状態を検出するのに使用
される。電気的プログラマブルアレイ論理（ＥＰＡＬ）
装置においては、多数のプログラマブルスイッチ、典型
的には、ＦＡＭＯＳ））ランジスタは、そのドレインを
積―に一続されミソースを接地される。ＦＡＭＯＳトラ
ンジスタは、このトランジスタのゲートに接続される電
気的プログラマブルアレイ論理装置への入力によってア
ドレス又はアドレス消去される。

ＦＡＭＯＳトランジスタは、消去状態にあるとき正規Ｎ
チャネルＭＯＳトランジスタのように機能する。したが
って、このようなトランジスタのゲートがアドレスされ
る（ゲート上で論理「１」）のとき、このトランジスタ
はｒオン」であり、トランジスタのドレインは論理［０
」にある。同様に、もしこのトランジスタのゲートがア
ドレスされないならば（ゲート上で論理−「０」）、こ
のトランジスタは導通せず、そのドレインは論理「１」
にある。ＦＡＭＯＳ）ランジスタがプログラムされると
きはいつでも、このトランジスタのしきい値が高レベル
に偏移され、この結果、このトランジスタは正規動作の
下でターンオンすることはないであろう。プログラムさ
れたＦＡＭＯＳトランジ叉夕のドレインは、常時、論理
・「１」にあるであろう。

論理的に、ＦＡＭＯＳ　）ランジスタは、積項への入力
データの否定ゲートとして―（。さらに、被数のＦＡＭ
ＯＳトランジスタのドレインは互いに接続されるゆえに
、１つの論理ｒＯｊ・はいかなる個数の論理「１」より
も優勢であろう。これは、否定入力データのｒＡＮＤ機
能Ｊ′である。もし所望する結果が非否定入力データの
ｒＡＮＤ動作」であるならば、否定ステップは入力信号
上で実現される。・ 零電カブ凸グラマプルアレイ論理回路は、待機モードに
おいて、すなわち、入力がスイッチングしないときに、
゛はとんど電力を消費しない・。

ＦＡＭＯｓＪ技術を使用する零電力ＣＭＯＳプログ与マ
ブルアレイ論理回路内のセンス増幅器は、高又は低レベ
ルいずれかのデフォルト状態を有さなければならない。

標準デフ矛″ルト状態は、低レベルである。し−たがっ
て、゛積線はデフォルト状態においてそのキャパシタン
スを放電されかつセンシングに先立って充電されなけれ
ばならない。事故プログラミングを起こすおそれのある
熱い電子領域にＦＡＭＯＳトランジスタが入るめ゛を・
防止するために、積線は２ボルトの電圧より低く維持さ
れなければならない。

先行技′術の開発したセンス増幅器においては、積線上
の電圧を′制限するために電圧Ｖ、維持が・使用”され
る。それゆえ、、・積線は、Ｎチャネル電圧Ｖ１、普通
、約１ボルトより高く顕著に上昇することができない。

このことは、電圧偏移を酷しく制限し、またしたかって
、センス増幅器・の動作速度を制限する。さらに、ＦＡ
ＭＯＳトランジスタへの入力信号遷移に応答して入力遷
移検出器（ＩＴＤ）信・号が発生される。この信号は１
．入力遷移の際に能動的□になる。先行技術の回路は、
積線を高レベルに引き上げるため入力遷移検出器信号を
使・用する際に、遅延を導入し、それゆえセンス増幅：
器の動作速度を低下させる。

（発明・が解決しようとする問題点〕 したがって、産業面において、零電力回路に適合性のセ
ンス増幅器と共に使用される高速引上げ回路を得ること
の必要性が起こっている。

〔問題を解決するための手段〕

本発明によれば、先行技術のセンス回路装置に関連する
欠点を実質的に除去したセンス回路装置か、提供される
。

本発明によるセンス回路装置は、関連する制御線によっ
て選択的に使用可能とされるスイッチング装置に接続さ
れた関連する積線の論理状態を検出する。検出回路は、
制御線上の遷移に応答して制御信号を発生するために配
設される。結合回路は、制御信号に応答して積線をセン
シング接続点に結合するように動作する。電圧制御回路
は、積線かセンシング接続点に結合されないとき、所定
電圧をセンシング接続点に発生するように働く。

本発明のセンス回路装置は、先行技術に対しいくつかの
利点を存する。電圧制御回路は、積線の全電圧偏移を可
能にし、これによって動作速度を向上する。結合回路は
、制御信号に応答して積線をセンシング接続点に接続す
る。

本発明の第２実施例においては、プログラマブルアレイ
論理集積回路が配設される。プログラマブルアレイ論理
集積回路は、複数の入力線と複数の積線とを有し、複数
のプログラマブルスイッチによって互いに選択的に結合
される。センス回路装置は、各積線に接続される。セン
ス回路装置は、センシング接続点、制御信号に応答して
関連する積線をセンシング接続点に結合する結合回路、
入力線上の信号遷移に応答して制御信号を発生する検出
回路、及び積線かセンシング接続点に接続されないとき
所定電圧をセンシング接続点上に発生する電圧制御回路
を含む。

〔実施例〕

本発明及びその利点の一層完全な理解のために、以下の
説明は、付図を参照して行われる。

本発明の好適実施例は、第１図から第４図を参照するこ
とによってよく理解されるか、これらの付図を通して類
似及び対応する部分を指示するのに同じ記号が使用され
る。

第１［ｇは、プログラマブルアレイ論理回路の簡単化回
路図である。プログラマブルアレイ論理回路１０は、複
数の入力１２を入力緩衝増幅器１４に接続している。入
力緩衝増幅器１４は、真出力１６と偽出力（否定出力）
１８を存する。入力緩衝増幅器１４の出力１６及び１８
は、入力線２０に接続されている。積線２２は、ＦＡＭ
Ｏ３）ランジスタ２４を経由して入力線２０に接続され
ている。センス回路装置２６は、各積線２２に関連して
いる。センス回路装置２６の出力は、ＯＲゲート２８に
入力し、後者は出力信号（ＯＵＴ）を出力する。

動作中、ＦＡＭＯＳトランジスタ２４は、プログラムさ
れるか又は消去されることによって、所望の論理機能を
発揮する。プログラムされたＦＡＭＯ３）ランジスタは
、関連する入力線２０上の信号に拘らず積線２２と接地
との間に高インピーダンス状態を維持するであろう。消
去されたＦＡＭＯＳトランジスタ２４は、スイッチとし
て働き、トランジスタ２４かその関連する入力線上の信
号を通してアドレスされるとき、この積線２２を接地す
るであろう。もしプログラムされないＦＡＭＯＳトラン
ジスタ２４のいずれか１つか使用可能とされるならば、
その関連する積線２２は接地電位に引き下げられるであ
ろう。

センス回路装置２６は、積線２２の論理状態を判断する
。１つの積線２２に関連する全てのアドレスされたＦＡ
ＭＯ３）ランジスタ２４がプログラムされると、センス
回路装置２６は、その積線２２の論理状態を判断するに
先立ち、その積線２２を高しベルヘ引き上げる。しかし
なから、種線２２上の電圧は、事故プログラミングを起
こすおそれのある熱い電子を発生するような電圧より上
に引き上げてはならない。

第２図は、先行技術の電気的プログラマブル論理回路を
示す。第１図に示されるように、ＦＡＭＯＳトランジス
タ２４は、そのゲートをそれぞれの入力線に接続され、
そのドレインを１つの種線２２イニ接続され、及びその
ソースを接地されている。センス回路装置２６は、種線
引上げ回路３０を含み、この回路は積線２２に接続され
、入力遷移検出器（ＩＴＤ）信号を受信し、入力遷移検
出器信号は遅延回路３１によって遅延させられている。

入力遷移検出器信号は１．入力１２の１つにおける信号
変化に応答して発生され、かつ、普通、所定時間幅のパ
ルスである。Ｎチャネルトランジスタ３２はそのゲート
及びツレインを積線２２に接続され、そのソースを接地
されている。

ラッチ３４その入力を積線２２に接続され、そのグロッ
ク入力を遅延された入力遷移検出器（ＩＴＤ）信号に接
続され、及びその出力４をＯＲゲート２８に接続されて
いる。

Ｎチャネルトランジスタ３２は積線２２に接続されてい
るそのゲートが接地電位より高い電圧Ｖ、に接続されて
いるとき接地路を与えるので、トランジスタ３２・は電
圧Ｖ、維持を行う。このことは１．積算２２の電圧偏移
を−しく制限し、これがまたこの装置の動作速度を制限
する。積線引上げ回路３０は、ＦＡＭＯＳトラ、ンジス
タ２４の全てが使用禁止されたとき、積線２２を電圧Ｖ
、又はさらに高い電圧へ引き上げる。低論理レベルのデ
フす１ルト状態が使用されφゆえに、高度に容量性の積
線２２は、この積線が読み取られるに先立ち、充電され
なければならない。

第３図は、他の先行技術のプログラマブルアレイ論理回
路を示す。ここでもまた、ＦＡＭＯＳトランジスタが積
線２２及び入力線２０に接続されて、いる。入力信号検
出器（ＩＴＤ）信号は、バイアス電圧■０．８信号発生
回路３６に接続され、この発生回路は出力ｖ０６．信号
をＮチャネルトランジスタ３８のゲートに出力する。Ｎ
チャネルトランジス、り３８の第１ソース−ドレイン領
域は積線２２に接続され、Ｎチャネルトランジスタ３８
の第２ソース−下レイン領域はセンシング接続点４０に
接続されている。Ｐチャネルトランジスタ４２は、その
ゲートとドレインをセンシング接続点４０に接続され、
そのソースを電圧源ＶＣＣに接続されている。センシン
グ接続点４０は、、遅延回路３１・を経由してラッチ４
４に接続されている。。入力信号遷移検出器（ＩＴＤ）
信号は、また、ラッチ４４のクロック入力・に接続され
、ラッチ４４の出力はＯＲゲート２８に接続されている
。

動作中、バイアス電圧Ｖ□６．信号は、待機モードの間
は低レベルにある。したがって、Ｐチャネルトランジス
タ４２がセンシング接続点４０を電圧源ＶＣＣの電圧ｖ
Ｉ範囲内へ引き上げるであろうから、センシング接続点
４０は待機モードの間は高レベル状態に維持される。入
力信号検出器（、ＩＴＤ）信号が５能勢的状態へ偏移す
ると、電圧ｖ１１．は高レベルと低レベルとの閘の中−
値に設定され、これによって積線２２とセンシング接続
点４０との間に抵を発生する。積線は、このように、し
てＶＴｈｌａａＶＨに維続される。

この技術は、２つの主要な欠点を育する。入力信号遷移
検出器（ＩＴＤ）信号パルスは、Ｎチャネルトランジス
タ３８に直接に行くことはない。

電圧ｖ０．８信号のレベルを設定するに当たり遅延が存
在す、るから、このセンス回路装置の動作速度は、低下
させられる。また、Ｎチャネルトランジスタ３８のゲー
トからの信号は高レベル線に直接に達しないから、大、
形抵抗器が積線充電引上げトランジスタ４２に直列に接
続され、その結果、さらに速度低下を招くことになる。

第４図は、本発明のプログラマ、プルアレイ論理回路、
４６を示す。ここでも、また、ＦＡＭＯＳトランジスタ
２４がそのゲートを入力線２０に接続され、そのドレイ
ンを積線２２に接続され、及びそのソーろを接地され、
る。Ｎチャ、ネルトランジスタ４８はそのゲートを入力
信号遷移検出器（ＩＴＤ）信号に接続され、第１ソース
−ドレイン領域を積線２２に接続され、及び第２ソース
−ドレイン領域をセンシング接続点５０に接続されてい
φ。Ｎチャネルトランジスタ５２は、そ、のゲート及び
第１ソースードレ１イン領域を電圧源Ｖ　ｃ　ｃに接続
され、第２：ソース−ドレイン領域をＮチャネルトラン
ジスタ５４のゲートと第２ソース−ドレイン領域に接続
されている。Ｎチ・ヤネルトランジスタ、５４の第２ソ
ースーゲニト領域はセンシング接続点５０に接続されて
いる。センシング接続点は、また、ラッチ５．６の入力
に接続され、後Ｊは遅延回路３１によって遅延されてい
る入力遷移検出器（ＩＴＤ）信号によってクロック駆動
される。ラッチ５６の出力は、ＯＲゲート２８に接続さ
れている。

動作中、Ｎチャネルトランジスタ５２及び５４は、セン
シング接続５０を２ボルト（Ｖ、。−２゜Ｖｌ−人体効
果）より高く引き上げる。この２ボルト偏移は、種線２
２にとって所望される最大である。しかしながら、電圧
はＮチャネルトランジスタの数及びそのしきい電圧とを
調節することによって設定される。入力遷移後、入力遷
移検出器（ＩＴＤ）信号は、全高レベルへ偏移し、これ
がＮチャネルトランジスタ４８を通してセンシング接続
点５０と種線２２との間での充電分割を可能にする。種
線２２は、したがって、すでに充電された接続点によっ
て高レベルへ引き上げられる。

もし種線２２か論理「１」にある（すなわち、ＦＡＭＯ
Ｓトランジスタ２４の１つか使用可能とされている）な
らば、この種線は、急速にセンシング接続点５０を放電
するであろう。引上げＮチャネルトランジスタ５２及び
５４は、常時オンしているから、全電力装置に対して零
電力装置において動作速度が低下するという欠点は存在
しない。

本発明は、電気的プログラマブル論理 （ＥＰＡＬ）に関連して説明されたけれとも、本発明は
、ゲートアレイ及びプログラマブルシーエンス発生器を
含む、ＦＡＭＯ３技術を使用するあらゆる零電力論理装
置に対して適用可能である。

〔発明の効果〕

本発明は、ＦＡＭＯ３ｔ−ランジメタ２４内に熱い電子
を注入する可能性を増大することなく零電力装置内の動
作速度を上昇する技術的利点を提供する。

本発明の詳細な説明されたけれども、様々な変更、挿入
及び代替は、前掲の特許請求の範囲に記載された本発明
の精神と範囲から逸脱することな〈実施され得ると理解
されるべきである。

以上の説明に関し更に以下を開示する。

（１）　　関連する制御線によって選択的に使用可能と
されるスイッチング装置に接続された関連する種線の論
理状態を検出するセンス回路装置であって、　前記制御
線上の信号遷移に応答して制御信を発生する検出回路と
、 センソング接続点と、 前記制御信号に応答して前記種線を前記センシング接続
点に結合するように前記検出回路に接続された結合回路
と、 前記種線か前記センシング接続点に結合されないとき前
記センシング接続点に所定電圧を発生する電圧制御回路
と、 を包含することを特徴とする前記センス回路装置。

（２）　　第１項記載のセンス回路装置において、前記
スイッチング装置は不揮発性記憶装置を含むことを特徴
とする前記センス回路装置。

（３）　　第２項記載のセンス回路装置において、前記
不揮発性記憶装置はＦＡＭＯ３）ランジスタを含むこと
を特徴とする前記センス回路装置。

（４）　　第１項記載のセンス回路装置において、前記
結合回路はＮチャネルトランジスタを含むことを特徴と
する前記センス回路装置。

（５）　　第１項記載のセンス回路装置において、前記
検出回路は前記制置線路遷移に応答して電圧パルスを発
生することを特徴とする前記センス回路装置。

（６）　　第５項記載のセンス回路装置において、前記
結合回路は前記検出回路に結合されたケートと、前記種
線に接続された第１ソース−トレイン領域と、前記セン
シング接続点に接続された第２ソスートレイン領域とを
含むことを特徴とする前記センス回路装置。

（７）　　第１項記載のセンス回路装置であって、さら
に、前記制御信号に応答して論理値を記憶するために前
記センシング値に結合されたラッチ回路を包含すること
を特徴とする前記センス回路装置。

（８）　　第１項記載のセンス回路装置において、前記
電圧制御回路は直列に接続されたソース−トレイン領域
を有する第１Ｎチヤネルトランジスタと第２Ｎチヤネル
トランジスタとを含むことを特徴とする前記センス回路
装置。

（９）　　第８項記載のセンス回路装置において、前記
第１Ｎチヤネルトランジスタは電圧源に接続された第１
ソースドレ・イン領域とゲートと、前記第２Ｎチヤネル
トランジスタの第、１ソース−ドレイン領域に接続され
た第２ソース−ドレイン領域とを有し、かつ前記第２Ｎ
チヤネルトランジスタは前記第２Ｎチヤネルトランジス
タの前記第１ソ、−スートレイン領域に接続されたゲー
トと前記センシング接続点に接続された第２ソース−ド
レイン領域とを有することを特徴とする前記センス回路
装置。

（ｌＯ）第１項記載のセンス回路装置であって、さらに
、前記積線に接続された複数のスイッチング装置を包含
することを特徴とする前記センス回路装置。　　　・　
　　、　　　　　　　　　。

（１１）・関連する制郭線によって選択的に使用可能と
されるスイッチング装置に接続された積線の論理状態を
検出する方法であ゛つて、 前記制゛御線上の信号遷移に応答して制御信号を発生す
るステップと、　　　　　　□ ・前記制御信号に応答、して前記積線をセンシング接続
点に結合するステップと、　・・ 前記積線が前記センシング接続点に結合されないとき前
記センシング接続点に電圧を発生するステップと、 を包含することを特徴とする前記方法。

（１２）第１１項記載の方法において、前記結合するス
テップは前記センシング接続点と前記積線とに結合され
たそれぞれのソース−ドレイ、ン領域を有するＮチャネ
ルトランジスタを使用可能とすることを含むことを特徴
とする前記方法。

（１３）第”１１項記載の方法におい、て、前記制御信
号を発生するステップは制御線遷移に応答して電圧パル
スを発生１することを含むことを特徴とする前記方法。

　　　　　　　　　２゜ （１４）第１１項記載の方法であって、さらに、前記制
御信号に応答して論理値を記憶するステップを包含する
・ことを特徴とする前記方法。

（１５）第１１項記載の方法において、前記スイッチン
グ装置は不揮発性記憶装置であることを特徴とする前記
方法。　　　　１、 （１６）　　複数の入゛力と、 複数の積線と、　゛　・ それぞれの入力に応・答して各積線を電圧源に選択的に
結合する複数のプログラマブルスイッチング装置と、　
′ 各積線に関連するセンス回路装置・と を包含するプログラマブルアレイ論理集積回路であって
、゛前記プログラマブルアレイ論理集積回路において、 前記センス回路装置は、 １つの入力上の信号遷移に応答して制御信号を発生する
検出回路と、 センシング接続点と、 前記制御信号に応答して関連する積線を前記センシング
接続点に電゛気的に結合するように検出回路に接続され
た結合゛回路と、　　　　・前記積線が前記センシング
接続点に結合されないとき前記・センシング接続点に所
定電圧を発生する電圧制御回路と、を含む、こと を特徴とする前記プログラマブルアレイ論理集積面、路
。　・ （１７）−第１６項記載のプログラマブルアレイ論理集
積回路において、前記スイッチング装置は不揮発性記憶
装置を含むことを特徴とする前記プログラマブルアレ、
イ論理・集積回路。　　　：（１８）第１７項記載のプ
ログラマブルアレイ論理集積回路において、前記不揮発
性記憶装置はＦＡＭＯ・Ｓトランジスタを含むことを特
徴とする前記プログラマブルアレイ論理集積面絡み（１
９）第１６項記載のプログラマブルアレイ論理、集積回
路においてζ前記結合回路は前記検出回路に接続された
ーゲー、トを有するＮチャ・ネルトランジスタを含むこ
とを特徴とする前記プログラマブルアレイ論理集４積回
路。

（２０）”　　第１６項記載のプログラマブルアレイ論
理集積回路において１、前・記電圧制純回路は直列接続
されだソー、スートレイン領域を有する第１Ｎチヤネル
トランジスタと第２Ｎチヤネルトランジスタとを含むこ
とを特徴とする前記プログラマブルアレイ論理集積回路
、。。

、（２１）　　第１６−項記載のプログラマブルアレイ
論理集積回路において、前記第１Ｎチヤネルトランジス
タは電圧源に接続された第１ソース−ドレイン領域とゲ
ートと、前記第２Ｎチヤネルトランジスタの第１ソース
−ドレイン領域に接続された第２ソース−ドレイン領域
を有し、かつ前記第２Ｎチヤネルトランジスタは前記第
２Ｎチヤネルトランジスタの前記第１ソース−ドレイン
領域に接続されたゲートと前記センシング接続点に接続
された第２ソース−ドレイン領域を有することを特徴と
する前記プログラマブルアレイ論理集積回路。

（２２）　　プログラマブルアレイ論理回路４６であっ
て、ＦＡＭＯ３）ランジスタ２４を経由して積線２２に
接続される人力線２０を含み、前記積線２２は入力信号
遷移検出器（ＩＴＤ）信号によって制御されるＮチャネ
ルトランジスタ４８を通してセンシング接続点５０に接
続され、センシング接続点５０はＮチャネルトランジス
タ５２．５４によって待機モードの間、高レベルへ引き
上げられ、ラッチ５６か入力信号遷移検出器（ＩＴＤ）
信号に応答してセンシング接続点５０の状態を記憶する
前記トランジスタアレイ論理回路。

【図面の簡単な説明】

第１図は、先行技術のセンス回路装置のブロック回路図
、 第２図は、先行技術の他のセンス回路装置のブロック回
路図、 第３図は、先行技術のさらに他のセンス回路装置のブロ
ック回路図、 第４図は、本発明による実施例のセンス回路装置のブロ
ック回路図、である。 Ｃ記号の説明〕 ２０：入力線 ２２、積線 ２４　：　ＦＡＭＯ３）ランジメタ ２６：センス回路装置 ３１：遅延回路 ４６：プログラマブルアレイ論理回路 ４８二Ｎチヤネルトランジスタ ５０：センシング接続点 ５２、Ｎチャネルトランジスタ ５４、Ｎチャネルトランジスタ ５６：ラッチ ＩＴＤ：入力信号遷移検出器 図面の浄書（内容に変更なし）

Claims (3)

【特許請求の範囲】
1. （１）関連する制御線によって選択的に使用可能とされ
   るスイッチング装置に接続された関連する横線の論理状
   態を検出するセンス回路装置であって、前記制御線上の
   信号遷移に応答して制御信号を発生する検出回路と、 センシング接続点と、 前記制御信号に応答して前記積線を前記センシング接続
   点に結合するように前記検出回路に接続された結合回路
   と、 前記積線が前記センシング接続点に結合されないとき前
   記センシング接続点に所定電圧を発生する電圧制御回路
   と、 を包含することを特徴とする前記センス回路装置。
2. （２）関連する制御線によって選択的に使用可能とされ
   るスイッチング装置に接続された積線の論理状態を検出
   する方法であって、 前記制御線上の信号遷移に応答して制御信号を発生する
   ステップと、 前記制御信号に応答して前記積線をセンシング接続点に
   結合するステップと、 前記積線が前記センシング接続点に結合されないとき前
   記センシング接続点に電圧を発生するステップと、 を包含することを特徴とする前記方法。
3. （３）複数の入力と、 複数の積線と、 それぞれの入力に応答して各積線を電圧源に選択的に結
   合する複数のプログラマブルスイッチング装置と、 各積線に関連するセンス回路装置と を包含するプログラマブルアレイ論理集積回路であって
   、前記プログラマブルアレイ論理集積回路において、 前記センス回路装置は、 １つの入力上の信号遷移に応答して制御信号を発生する
   検出回路と、 センシング接続点と、 前記制御信号に応答して関連する積線を前記センシング
   接続点に電気的に結合するように検出回路に接続された
   結合回路と、 前記積線が前記センシング接続点に結合されないとき前
   記センシング接続点に所定電圧を発生する電圧制御回路
   と、を含むこと を特徴とする前記プログラマブルアレイ論理集積回路。