JPH04372163A - Manufacture of laminated substrates - Google Patents

Manufacture of laminated substrates

Info

Publication number
JPH04372163A
JPH04372163A JP17594091A JP17594091A JPH04372163A JP H04372163 A JPH04372163 A JP H04372163A JP 17594091 A JP17594091 A JP 17594091A JP 17594091 A JP17594091 A JP 17594091A JP H04372163 A JPH04372163 A JP H04372163A
Authority
JP
Japan
Prior art keywords
pattern
semiconductor substrate
substrate
polished
bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP17594091A
Other languages
Japanese (ja)
Inventor
Tatsuji Oda
小田 達治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP17594091A priority Critical patent/JPH04372163A/en
Publication of JPH04372163A publication Critical patent/JPH04372163A/en
Pending legal-status Critical Current

Links

Landscapes

  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

PURPOSE:To form a pattern aligned in high accuracy on a pattern disposed on an intermediate laminating surfaces after semiconductor substrates are laminated, on a polished surface. CONSTITUTION:After a pattern 2 is formed on a surface 1a of a first semiconductor substrate 1, a pattern 3 is formed in alignment with the pattern 2 on a rear surface 1b by a photolithography using a both-side mask aligner. Then, after a second semiconductor substrate 5 is laminated on a front surface 1a side of the substrate 1, a pattern 6 is again formed in alignment with the pattern 3 on the surface of the substrate 5 by a photolithography using the both-side mask aligner. Thereafter, after the substrate 1 is polished and etched to a predetermined thickness, a pattern 7 is further formed in alignment with the pattern 6 on the polished surface by a photolithography using the both-side mask aligner.

Description

【発明の詳細な説明】[Detailed description of the invention]

【0001】0001

【産業上の利用分野】この発明は、貼り合わせ基板の製
造方法に関し、例えば三次元構造の半導体装置の製造に
適用して好適なものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a bonded substrate, and is suitable for application to, for example, manufacturing a three-dimensional semiconductor device.

【0002】0002

【従来の技術】近年、複数枚の半導体基板を貼り合わせ
て三次元構造の半導体装置を製造する技術が注目されて
いる。このような貼り合わせ基板は通常、次のような方
法で製造される。
2. Description of the Related Art In recent years, a technique for manufacturing a three-dimensional semiconductor device by bonding a plurality of semiconductor substrates together has been attracting attention. Such a bonded substrate is usually manufactured by the following method.

【0003】すなわち、図3Aに示すように、まず第1
の半導体基板101の表面(素子形成面である主面)1
01a上に素子を構成するパターン102を形成し、通
常の拡散やイオン注入などの方法で素子を形成した後、
この表面101a側に接着材や多結晶シリコン(Si)
膜などの接着層103を介して第2の半導体基板104
を貼り合わせる。なお、符号101bは第1の半導体基
板101の裏面(非素子形成面である主面)を示す。次
に、第1の半導体基板101または第2の半導体基板1
04を適当な厚さに研磨及びエッチングする。
That is, as shown in FIG. 3A, first
The surface (principal surface that is the element forming surface) 1 of the semiconductor substrate 101 of
After forming a pattern 102 constituting an element on 01a and forming the element by a method such as ordinary diffusion or ion implantation,
Adhesive material or polycrystalline silicon (Si) is applied to this surface 101a side.
A second semiconductor substrate 104 via an adhesive layer 103 such as a film.
Paste them together. Note that reference numeral 101b indicates the back surface (principal surface that is a non-element forming surface) of the first semiconductor substrate 101. Next, the first semiconductor substrate 101 or the second semiconductor substrate 1
04 is polished and etched to an appropriate thickness.

【0004】この後、第1の半導体基板101の表面1
01a上のパターン102に合わせて第1の半導体基板
101または第2の半導体基板104をパターニングす
る。すなわち、図3Bに示すように第1の半導体基板1
01を所定形状にパターニングしたり、図3Cに示すよ
うに第2の半導体基板104を所定形状にパターニング
したり、図3Dに示すように第1の半導体基板101上
に絶縁膜105を形成し、この絶縁膜105に開口10
5a、105bを形成し、これらの開口105a、10
5bを通じて半導体基板101中に不純物を拡散するこ
とにより拡散層106を形成したりする。
After that, the surface 1 of the first semiconductor substrate 101 is
The first semiconductor substrate 101 or the second semiconductor substrate 104 is patterned in accordance with the pattern 102 on 01a. That is, as shown in FIG. 3B, the first semiconductor substrate 1
01 into a predetermined shape, pattern the second semiconductor substrate 104 into a predetermined shape as shown in FIG. 3C, form an insulating film 105 on the first semiconductor substrate 101 as shown in FIG. 3D, An opening 10 in this insulating film 105
5a, 105b, and these openings 105a, 10
A diffusion layer 106 is formed by diffusing impurities into the semiconductor substrate 101 through the semiconductor substrate 101.

【0005】[0005]

【発明が解決しようとする課題】しかし、上述の従来の
貼り合わせ基板の製造方法においては、貼り合わせ後に
おける中間の貼り合わせ面上のパターン102は外部か
ら見えないため、このパターン102に合わせて上述の
ように第1の半導体基板101または第2の半導体基板
104をパターニングすることは困難であった。
[Problems to be Solved by the Invention] However, in the above-described conventional method for manufacturing a bonded substrate, since the pattern 102 on the intermediate bonding surface after bonding is not visible from the outside, the As described above, it has been difficult to pattern the first semiconductor substrate 101 or the second semiconductor substrate 104.

【0006】この問題を解決する方法として、例えば特
開昭61−185930号公報のように、第1の半導体
基板101または第2の半導体基板104の適当な場所
に穴をあけ、この穴を利用してパターンの位置合わせを
行う方法もあるが、この方法は現実的な方法ではない。
As a method of solving this problem, for example, as disclosed in Japanese Patent Application Laid-Open No. 185930/1982, a hole is made at an appropriate location in the first semiconductor substrate 101 or the second semiconductor substrate 104, and the hole is utilized. There is also a method of aligning the patterns by using the following methods, but this method is not practical.

【0007】この発明の目的は、貼り合わせ後における
中間の貼り合わせ面上にあるパターンに対して高い精度
で位置合わせされたパターンを研磨面上に形成すること
ができる貼り合わせ基板の製造方法を提供することにあ
る。
An object of the present invention is to provide a method for manufacturing a bonded substrate that can form a pattern on a polished surface that is aligned with high precision with respect to a pattern on an intermediate bonding surface after bonding. It is about providing.

【0008】[0008]

【課題を解決するための手段】基板の両面に、高い位置
合わせ精度で露光を行うことができる露光装置(以下「
両面マスク合わせ装置」という)がある。特開昭63−
65443号公報や特開平2−3070号公報に記載さ
れているものはその例である。本発明者は、このような
両面マスク合わせ装置を貼り合わせ基板の製造に応用す
ることにより上述の従来の技術の問題を解決することが
できることに着眼し、この発明を案出するに至った。
[Means for solving the problem] An exposure device (hereinafter referred to as "
There is a double-sided mask matching device). Unexamined Japanese Patent Publication 1986-
Examples include those described in Japanese Patent Application Laid-open No. 65443 and Japanese Patent Application Laid-Open No. 2-3070. The present inventor has devised the present invention by paying attention to the fact that the above-mentioned problems of the conventional technology can be solved by applying such a double-sided mask aligning apparatus to the production of bonded substrates.

【0009】すなわち、上記目的を達成するために、こ
の発明の貼り合わせ基板の製造方法は、第1の基板(1
)の第1の主面(1a)上に第1のパターン(2)を形
成した後、両面マスク合わせ装置を用いたリソグラフィ
ーにより第1の基板(1)の第2の主面(1b)上に第
1のパターン(2)に合わせて第2のパターン(3)を
形成する工程と、第1の基板(1)の第1の主面(1a
)側に第2の基板(5)を貼り合わせる工程とを具備す
る。
That is, in order to achieve the above object, the method for manufacturing a bonded substrate of the present invention includes a first substrate (1
) is formed on the second main surface (1b) of the first substrate (1) by lithography using a double-sided mask alignment device. forming a second pattern (3) in accordance with the first pattern (2);
) side of the second substrate (5).

【0010】0010

【作用】上述のように構成されたこの発明の貼り合わせ
基板の製造方法によれば、両面マスク合わせ装置を用い
たリソグラフィーにより第1の基板(1)の第2の主面
(1b)上に第1のパターン(2)に合わせて第2のパ
ターン(3)を形成するようにしているので、貼り合わ
せ後の第1の基板(1)と第2の基板(5)との中間の
貼り合わせ面上にある第1のパターン(2)が外部から
見えなくても、第2のパターン(3)を利用することに
より、第1の基板(1)または第2の基板(5)の研磨
後にこの研磨面上に第1のパターン(2)に対して高い
精度で位置合わせされたパターンを形成することができ
る。
[Operation] According to the method for manufacturing a bonded substrate of the present invention configured as described above, the second main surface (1b) of the first substrate (1) is formed by lithography using a double-sided mask aligning device. Since the second pattern (3) is formed in accordance with the first pattern (2), the intermediate bond between the first substrate (1) and the second substrate (5) after bonding is Even if the first pattern (2) on the mating surface is not visible from the outside, the first substrate (1) or the second substrate (5) can be polished by using the second pattern (3). Later, a pattern aligned with the first pattern (2) with high accuracy can be formed on this polished surface.

【0011】[0011]

【実施例】以下、この発明の実施例について図面を参照
しながら説明する。図1A〜図1Fはこの発明の一実施
例を示す。この実施例においては、図1Aに示すように
、まず第1の半導体基板1の表面1a上に素子を構成す
るパターン2を形成する。符号1bは第1の半導体基板
1の裏面を示す。
Embodiments Hereinafter, embodiments of the present invention will be described with reference to the drawings. FIGS. 1A to 1F show an embodiment of the present invention. In this example, as shown in FIG. 1A, a pattern 2 constituting an element is first formed on the surface 1a of a first semiconductor substrate 1. Reference numeral 1b indicates the back surface of the first semiconductor substrate 1.

【0012】次に、図1Bに示すように、図示省略した
両面マスク合わせ装置を用いたフォトリソグラフィー及
びエッチングにより、第1の半導体基板1の裏面1b上
に、表面1a上のパターン2に合わせてパターン3を形
成する。ここで、この裏面1b上のパターン3は、第1
の半導体基板1を直接エッチングすることにより形成し
てもよいし、裏面1b上にSiO2 膜などの膜を形成
してこの膜をエッチングすることにより形成してもよい
Next, as shown in FIG. 1B, by photolithography and etching using a double-sided mask alignment device (not shown), a pattern is formed on the back surface 1b of the first semiconductor substrate 1 in accordance with the pattern 2 on the front surface 1a. Form pattern 3. Here, the pattern 3 on this back surface 1b is the first
It may be formed by directly etching the semiconductor substrate 1, or it may be formed by forming a film such as a SiO2 film on the back surface 1b and etching this film.

【0013】次に、図1Cに示すように、パターン2が
形成された第1の半導体基板1の表面1a側に、接着層
4を介して第2の半導体基板5を貼り合わせる。この貼
り合わせは、例えば接着層4として多結晶Si膜を用い
る場合には、次のようにして行う。すなわち、第1の半
導体基板1の表面1aの全面にCVD法により多結晶S
i膜を形成し、この多結晶Si膜を研磨した後、この研
磨された多結晶Si膜の表面に第2の半導体基板5を貼
り合わせた状態で例えば1100℃程度の温度で熱処理
を行う。 これによって、これらの第1の半導体基板1及び第2の
半導体基板5を貼り合わせることができる。
Next, as shown in FIG. 1C, a second semiconductor substrate 5 is bonded to the surface 1a of the first semiconductor substrate 1 on which the pattern 2 is formed, with an adhesive layer 4 interposed therebetween. For example, when a polycrystalline Si film is used as the adhesive layer 4, this bonding is performed as follows. That is, polycrystalline S is formed on the entire surface 1a of the first semiconductor substrate 1 by the CVD method.
After forming the i film and polishing this polycrystalline Si film, heat treatment is performed at a temperature of, for example, about 1100° C. with the second semiconductor substrate 5 bonded to the surface of the polished polycrystalline Si film. Thereby, the first semiconductor substrate 1 and the second semiconductor substrate 5 can be bonded together.

【0014】次に、図1Dに示すように、両面マスク合
わせ装置を用いたフォトリソグラフィー及びエッチング
により、第2の半導体基板5の接着層4と反対側の面上
に、第1の半導体基板1の裏面1b上にあるパターン3
に合わせてパターン6を形成する。次に、図1Eに示す
ように、第1の半導体基板1をその裏面1b側から所定
の厚さに研磨及びエッチングする。
Next, as shown in FIG. 1D, the first semiconductor substrate 1 is formed on the surface of the second semiconductor substrate 5 opposite to the adhesive layer 4 by photolithography and etching using a double-sided mask alignment device. Pattern 3 on the back side 1b of
Pattern 6 is formed in accordance with the above. Next, as shown in FIG. 1E, the first semiconductor substrate 1 is polished and etched to a predetermined thickness from its back surface 1b side.

【0015】次に、図1Fに示すように、両面マスク合
わせ装置を用いたフォトリソグラフィー及びエッチング
により、第1の半導体基板1の研磨面上に、第2の半導
体基板5の裏面上に形成されたパターン6に合わせて、
素子を構成するパターン7を形成する。
Next, as shown in FIG. 1F, a pattern is formed on the polished surface of the first semiconductor substrate 1 and on the back surface of the second semiconductor substrate 5 by photolithography and etching using a double-sided mask alignment device. According to pattern 6,
A pattern 7 constituting the element is formed.

【0016】以上のように、この実施例によれば、貼り
合わせ後における中間の貼り合わせ面上にあるパターン
2が外部から見えなくても、第1の半導体基板1の研磨
面と反対側にある第2の半導体基板5の面上のパターン
6を利用してさらに両面マスク合わせ装置を用いたフォ
トリソグラフィー及びエッチングを行うことにより、貼
り合わせ面上のパターン2に対して高い精度で位置合わ
せされたパターン7を研磨面上に形成することができる
。この実施例による貼り合わせ基板の製造方法は、三次
元構造の半導体装置、例えば三次元LSIの製造に適用
して好適なものである。
As described above, according to this embodiment, even if the pattern 2 on the intermediate bonding surface after bonding is not visible from the outside, it is visible on the side opposite to the polished surface of the first semiconductor substrate 1. By further performing photolithography and etching using a double-sided mask alignment device using the pattern 6 on the surface of a certain second semiconductor substrate 5, the pattern 6 on the bonding surface is aligned with high precision. A pattern 7 can be formed on the polishing surface. The method for manufacturing a bonded substrate according to this embodiment is suitable for application to manufacturing a three-dimensional structured semiconductor device, for example, a three-dimensional LSI.

【0017】次に、この発明の他の実施例について説明
する。この他の実施例においては、まず上述の実施例と
同様にして図1A〜図1Cに示す工程を進めた後、図2
Aに示すように、第2の半導体基板5を所定の厚さに研
磨及びエッチングする。次に、両面マスク合わせ装置を
用いたフォトリソグラフィー及びエッチングにより、第
2の半導体基板5の研磨面上に、第1の半導体基板1の
裏面1b上に形成されたパターン3に合わせて、素子を
構成するパターン6を形成する。
Next, another embodiment of the present invention will be described. In this other embodiment, first, the steps shown in FIGS. 1A to 1C are performed in the same manner as in the above embodiment, and then FIG.
As shown in A, the second semiconductor substrate 5 is polished and etched to a predetermined thickness. Next, by photolithography and etching using a double-sided mask alignment device, elements are formed on the polished surface of the second semiconductor substrate 5 in accordance with the pattern 3 formed on the back surface 1b of the first semiconductor substrate 1. A constituting pattern 6 is formed.

【0018】この他の実施例によれば、上述の実施例と
同様に、第2の半導体基板5の研磨面上に、中間の貼り
合わせ面上のパターン2に対して高い精度で位置合わせ
されたパターン6を形成することができる。以上、この
発明の実施例について具体的に説明したが、この発明は
、上述の実施例に限定されるものではなく、この発明の
技術的思想に基づく各種の変形が可能である。
According to this other embodiment, as in the above-described embodiment, the pattern 2 on the intermediate bonding surface is aligned with high precision on the polished surface of the second semiconductor substrate 5. A pattern 6 can be formed. Although the embodiments of the present invention have been specifically described above, the present invention is not limited to the above-described embodiments, and various modifications can be made based on the technical idea of the present invention.

【0019】例えば、上述の実施例においては、第1の
半導体基板1及び第2の半導体基板5を貼り合わせる場
合について説明したが、この発明は、三枚以上の半導体
基板を貼り合わせる場合にも適用することが可能である
ことは言うまでもない。また、この発明は、半導体基板
を貼り合わせる場合だけでなく、半導体基板以外の各種
の基板を貼り合わせる場合、さらには異種基板を貼り合
わせる場合にも適用することが可能である。
For example, in the above embodiment, the case where the first semiconductor substrate 1 and the second semiconductor substrate 5 are bonded together has been described, but the present invention can also be applied to the case where three or more semiconductor substrates are bonded together. Needless to say, it can be applied. Furthermore, the present invention can be applied not only to the case of bonding semiconductor substrates together, but also to the case of bonding various types of substrates other than semiconductor substrates, and even to the case of bonding different types of substrates.

【0020】[0020]

【発明の効果】以上述べたように、この発明によれば、
貼り合わせ後における中間の貼り合わせ面上にあるパタ
ーンに対して高い精度で位置合わせされたパターンを研
磨面上に形成することができる。
[Effects of the Invention] As described above, according to the present invention,
A pattern can be formed on the polished surface that is aligned with high precision with respect to the pattern on the intermediate bonding surface after bonding.

【図面の簡単な説明】[Brief explanation of drawings]

【図1】この発明の一実施例を工程順に説明するための
断面図である。
FIG. 1 is a cross-sectional view for explaining an embodiment of the present invention in the order of steps.

【図2】この発明の他の実施例を工程順に説明するため
の断面図である。
FIG. 2 is a cross-sectional view for explaining another embodiment of the present invention in the order of steps.

【図3】従来の貼り合わせ基板の製造方法を説明するた
めの断面図である。
FIG. 3 is a cross-sectional view for explaining a conventional method for manufacturing a bonded substrate.

【符号の説明】[Explanation of symbols]

1  第1の半導体基板 1a  表面 1b  裏面 2、3、6、7  パターン 4  接着層 5  第2の半導体基板 1 First semiconductor substrate 1a Surface 1b Back side 2, 3, 6, 7 pattern 4 Adhesive layer 5 Second semiconductor substrate

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】  第1の基板の第1の主面上に第1のパ
ターンを形成した後、両面マスク合わせ装置を用いたリ
ソグラフィーにより上記第1の基板の第2の主面上に上
記第1のパターンに合わせて第2のパターンを形成する
工程と、上記第1の基板の上記第1の主面側に第2の基
板を貼り合わせる工程とを具備する貼り合わせ基板の製
造方法。
1. After forming a first pattern on a first main surface of a first substrate, the first pattern is formed on a second main surface of the first substrate by lithography using a double-sided mask alignment device. A method for manufacturing a bonded substrate, comprising: forming a second pattern in accordance with the first pattern; and bonding a second substrate to the first main surface side of the first substrate.
JP17594091A 1991-06-20 1991-06-20 Manufacture of laminated substrates Pending JPH04372163A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17594091A JPH04372163A (en) 1991-06-20 1991-06-20 Manufacture of laminated substrates

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17594091A JPH04372163A (en) 1991-06-20 1991-06-20 Manufacture of laminated substrates

Publications (1)

Publication Number Publication Date
JPH04372163A true JPH04372163A (en) 1992-12-25

Family

ID=16004921

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17594091A Pending JPH04372163A (en) 1991-06-20 1991-06-20 Manufacture of laminated substrates

Country Status (1)

Country Link
JP (1) JPH04372163A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012520556A (en) * 2009-03-12 2012-09-06 ソイテック Method for making multilayer structures by circuit layer transfer

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012520556A (en) * 2009-03-12 2012-09-06 ソイテック Method for making multilayer structures by circuit layer transfer
KR101379887B1 (en) * 2009-03-12 2014-04-01 소이텍 A method of fabricating a multilayer structure with circuit layer transfer

Similar Documents

Publication Publication Date Title
JP2001237370A (en) Multilayer three-dimensional high density semiconductor element and forming method therefor
KR20040040404A (en) Packaged integrated circuits and methods of producing thereof
JPH04335571A (en) Formation method of alignment mark
JP2870492B2 (en) SOI substrate and manufacturing method thereof
JPH04372163A (en) Manufacture of laminated substrates
JPH097908A (en) Method of manufacturing semiconductor integrated circuit device
CN113314404B (en) Bonding method
JPS63202034A (en) Manufacture of semiconductor device
JPS5827335A (en) Manufacture of semiconductor device
JP3160936B2 (en) Wafer bonding method
JPH01215041A (en) Semiconductor substrate
JP3289514B2 (en) Mask for double-sided aligner
KR0119275B1 (en) Substrate fabrication method with soi structure using dielectric wafer bonding
JPH01226166A (en) Manufacture of semiconductor device substrate
JPH04163965A (en) Manufacture of semiconductor device
JPH03136346A (en) Manufacture of soi substrate
JPH04240762A (en) Manufacture of stacked semiconductor device
JPH0311658A (en) Manufacture of semiconductor device
JP2001007005A (en) Aperture for electron beam lithography, mask holder, and electron beam exposure mask using them
JP2762501B2 (en) Semiconductor substrate manufacturing method
JPH0191435A (en) Manufacture of semiconductor device
JPS6226812A (en) Manufacture of semiconductor device
JPH0294439A (en) Manufacture of semiconductor device
JP2000356560A (en) Semiconductor pressure sensor and its production method
JPH04196269A (en) Manufacture of soi substrate