JPH04372020A - データ処理方法およびデータ処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は命令処理レベルのパイプ
ライン処理を行うデータ処理方法およびデータ処理装置
に関する。

【０００２】

【従来の技術】従来、パイプライン方式のデータ処理装
置において、分岐用バッファと非分岐用バッファの２つ
のバッファを備え、条件分岐命令が検出された時には、
（分岐命令を実行した時に、分岐条件の成立する度合い
をその命令の分岐確率ということにすると、）その命令
の分岐確率が高いか否かを判断し、分岐条件判定が行わ
れるまではその分岐確率の高低によって非分岐側命令ま
たは分岐先命令のいずれか一方を解読し、実行する装置
があった（特開平１−１７５６３５号公報）。従来の条
件分岐命令におけるパイプライン処理の一例として図５
に分岐成立時の場合を、また図６に分岐不成立の場合を
示す。これらの例では、分岐確率の高い分岐命令が取り
込まれた場合を示し、命令１の実行では、最初のステー
ジのＤＣ１でデコードし、２番目のステージのＡＣ１で
分岐先アドレスを計算すると、３番目のステージにおけ
る並行処理される命令２（のＡＣ２以降）はキャンセル
され、分岐先命令１の先取り（ＭＩ１，ＢＦ１）が行わ
れる。先取りされた分岐先命令は分岐用バッファに取り
込まれ、分岐用バッファから命令を取り出して解読し、
実行する。４番目のステージのＯＥ１によって分岐の成
立／不成立を決定するための演算が行われ、５番目のス
テージのＣＨＫにおいて条件判定がなされる。命令２の
実行は、命令１のＤＣ１が終了した後、ＡＣ１が実行さ
れる２番目のステージで、並行してデコード（ＤＣ２）
が実行され、以後の命令はキャンセルされる。分岐不成
立の時は、命令１の実行における条件判定がなされるＣ
ＨＫの後、ここまでに実行された分岐先命令１（ＤＣｂ
１およびＡＣｂ１）および分岐先命令２（ＤＣｂ２）は
実行途中でキャンセルされ、非分岐側バッファからの読
み出しに切り換えられる。分岐先命令２，３の実行がキ
ャンセルされると、代わって命令２，３が順に実行され
て、デコード（ＤＣ２）が実行され、アドレスを計算す
るＡＣ２が続けて実行され、このＡＣ２に並行して命令
３のＤＣ３が実行されるようになる。分岐成立の時は、
命令１のＯＥ１が実行される４番目のステージで、並行
して分岐先命令１のデコード（ＤＣｂ１）が実行され、
１ステージずつ遅れて次の分岐先命令２，分岐先命令３
のデコード（ＤＣｂ２，ＤＣｂ３）が順次並行して実行
され、アドレスを計算するＡＣｂ２，ＡＣｂ３の処理が
続く。この方法では、分岐成立時には２ステージ、分岐
不成立時には４ステージの遅れが生じる。

【０００３】

【発明が解決しようとする課題】上記従来の技術におい
ては、パイプライン処理で分岐する場合に、分岐アドレ
ス計算とその分岐先命令フェッチのための時間が必要な
ので、分岐成立時には２ステージの遅れがあり、分岐不
成立時には４ステージの遅れが生じるため、高速化が困
難であり、また高速化を実現するためには特別な手段を
設けるなどハードウェアの多大な増加を必要とする等々
の問題点があった。

【０００４】本発明は上記従来の技術における問題点を
解消するためのものであり、パイプライン処理における
条件分岐による遅れを少なくし、処理速度を速くするデ
ータ処理方法およびデータ処理装置について提供するこ
とを課題とする。

【０００５】

【課題を解決するための手段】本発明は、パイプライン
処理の条件分岐による遅延を減少させることができるよ
うにするため、図１に示すように、データ処理方法にお
いては、先取りされた命令を非分岐用バッファ１２ａ、
分岐用バッファ１２ｂに分けて蓄えるバッファ部１２を
有し、そのバッファ部１２から命令を順次取り出して処
理を実行するパイプライン方式のデータ処理装置におい
て、条件分岐命令の分岐先命令が前記バッファ部１２に
取り込まれるまでは非分岐用バッファ１２ａへ格納され
た命令を取り出して解読、実行を継続し、前記分岐先命
令を前記バッファ部１２に取り込んだ後では分岐用バッ
ファ１２ｂへ格納された分岐先命令を取り出して解読、
実行するように切り換えるとともに、条件判定時に分岐
成立した場合は非分岐用バッファ１２ａから読み出して
実行中の命令をキャンセルし、分岐不成立の場合には分
岐用バッファ１２ｂから読み出して実行中の分岐先命令
をキャンセルすることを特徴とする。

【０００６】この方法を実行するデータ処理装置におい
ては、実行すべき命令が格納される記憶部１１と、該記
憶部１１から取り出した命令が非分岐命令および分岐確
率の低い分岐命令であれば非分岐用バッファ１２ａに格
納し、分岐確率の高い分岐命令であれば分岐用バッファ
１２ｂに格納するとともに、命令読み出し時に分岐フラ
ッグ信号Ｓｂｆを出力するバッファ部１２と、該バッフ
ァ部１２から読み出した命令をデコードし、そのデコー
ドした命令が分岐命令であるかを識別するとともに、バ
ッファ切換え信号Ｓｃを前記バッファ部１２へ出力する
命令デコード部１３と、デコードした命令により指定さ
れたアドレスを計算するとともに、命令先取り信号Ｓｆ
を前記記憶部１１へ出力するアドレス計算部１４と、デ
コードした命令をもとにマイクロ命令を発生し、分岐命
令の場合には分岐先命令の先取りを実行させるマイクロ
命令部１５と、分岐条件の判定に必要な演算を実行する
演算部１６と、該演算部１６の結果を所定の記憶場所へ
書き込むか、あるいはデコードした分岐命令が分岐成立
か分岐不成立かを識別して非分岐側キャンセル信号側Ｓ
ｂｒまたは分岐側キャンセル信号Ｓｎｂを出力し、さら
にまた格納用バッファを切り換えるとともに分岐フラッ
グ信号Ｓｂｆを変更するための分岐復帰信号Ｓｂを前記
バッファ部１２へ出力する書き込み・条件判定部１７と
、分岐フラッグ信号Ｓｂｆと非分岐側キャンセル信号Ｓ
ｂｒまたは分岐側キャンセル信号Ｓｎｂとを入力して命
令デコード部１３、アドレス計算部１４、マイクロ命令
部１５、演算部１６および書き込み・条件判定部１７の
順に命令を取り込み、処理を実行するように制御すると
ともに、非分岐側キャンセル信号Ｓｂｒが入力されてい
る場合には実行中の非分岐命令をキャンセルし、分岐側
キャンセル信号Ｓｎｂが入力されている場合には実行中
の分岐命令をキャンセルするパイプライン制御部１８と
を備えたことを特徴とする。

【０００７】

【作用】上記構成によって、データ処理方法では、バッ
ファ部１２に先取りされた命令を非分岐用バッファ１２
ａ、分岐用バッファ１２ｂに分けて蓄え、蓄えられた命
令を順次取り出して処理を実行するに際して、条件分岐
命令の分岐先命令が前記バッファ部１２に取り込まれる
までは非分岐用バッファ１２ａへ格納された命令を取り
出して解読、実行を継続し、前記分岐先命令を前記バッ
ファ部１２に取り込んだ後は前記分岐先命令を取り出し
て解読、実行するように切り換えるとともに、条件判定
時において分岐成立した場合は非分岐用バッファ１２ａ
から読み出して実行中の命令をキャンセルし、分岐不成
立の場合には分岐用バッファ１２ｂから読み出して実行
中の分岐先命令をキャンセルする。これによって、パイ
プライン処理で分岐する場合に、分岐アドレス計算とそ
の分岐先命令フェッチのための時間が必要になって分岐
成立時に２ステージの遅れがあるものの、分岐不成立時
であっても、条件判定のための時間については処理を進
めており、単に先行した命令をキャンセルするだけで処
理も簡単になり、それ以上の遅れを生じることがなく、
処理が高速化され、また高速化を実現するための特別な
手段を設ける必要がなくなり、装置構成を簡易にする。

【０００８】そして、データ処理装置においては、パイ
プライン制御部１８が分岐フラッグ信号Ｓｂｆと非分岐
側キャンセル信号Ｓｂｒまたは分岐側キャンセル信号Ｓ
ｎｂとを組み合わせて、命令デコード部１３、アドレス
計算部１４、マイクロ命令実行部１５、演算部１６およ
び書き込み・条件判定部１７の順に命令を１ステージ毎
に取り込ませ、各処理の実行を制御する。また、バッフ
ァ部１２では記憶部１１から取り出した命令が非分岐命
令および分岐確率の低い分岐命令であれば非分岐用バッ
ファ１２ａに格納し、分岐確率の高い分岐命令であれば
分岐用バッファ１２ｂに格納するとともに、命令読み出
し時にいずれの命令が読み出されたかを示す分岐フラッ
グ信号Ｓｂｆを出力する。パイプライン制御部１８の制
御に従い、命令デコード部１３がバッファ部１２から読
み出した命令をデコードして、そのデコードした命令が
非分岐命令か分岐命令であるかを識別するとともに、分
岐命令であれば非分岐用バッファ１２ａから分岐用バッ
ファ１２ｂに切り換え、非分岐命令であれば分岐用バッ
ファ１２ｂから非分岐用バッファ１２ａに切り換えるバ
ッファ切換え信号Ｓｃを出力する。そしてアドレス計算
部１４がデコードした命令により指定されたアドレスを
計算するとともに、分岐命令であれば命令先取り信号Ｓ
ｆを前記記憶部１１へ出力して分岐先命令の取り込みに
変更させる。それからマイクロ命令部１５がデコードし
た命令をもとにマイクロ命令を発生し、分岐命令の場合
には分岐先命令の先取りを実行させる。続けて演算部１
６が分岐命令の場合には分岐条件の判定に必要な演算を
実行する。書き込み・条件判定部１７がデコードした分
岐命令が分岐成立か分岐不成立かを識別して、分岐不成
立であれば分岐側キャンセル信号Ｓｎｂを出力し、また
分岐成立であれば非分岐側キャンセル信号Ｓｂｒを出力
し、さらに条件判定の結果により分岐条件が終了すれば
格納用バッファを切り換えるとともに分岐フラッグ信号
Ｓｂｆを変更するための分岐復帰信号Ｓｂを前記バッフ
ァ部１２へ出力して以後の格納先を分岐用バッファ１２
ｂから非分岐用バッファ１２ａに切り換える。パイプラ
イン制御部１８では、書き込み・条件判定部１７から非
分岐側キャンセル信号Ｓｂｒを入力した場合には分岐フ
ラッグ信号Ｓｂｆによって示されている実行中の非分岐
命令をキャンセルし、分岐側キャンセル信号Ｓｎｂを入
力した場合には分岐フラッグ信号Ｓｂｆによって示され
ている実行中の分岐命令をキャンセルして、以後の処理
ではキャンセルされていない必要な命令のみ継続して実
行させる。

【０００９】

【実施例】本発明における以下の実施例では、通常非分
岐用バッファが動作可能に設定されている場合について
説明する。

【００１０】図２は一実施例装置の構成を表す図である
。ここに、２１は実行すべき各命令が格納される記憶部
である。２２は、記憶部２１から命令を取り出し、その
取り出された命令が非分岐命令および分岐確率の低い分
岐命令であれば非分岐用バッファ２２ａに格納し、分岐
確率の高い分岐命令であれば分岐用バッファ２２ｂに切
り換えて格納するとともに、読み出し時に分岐フラッグ
信号Ｓ１を出力するバッファ部である。バッファ部２２
においては、通常、非分岐用バッファ２２ａが動作可能
に設定されていて、分岐確率の高い命令が取り込まれた
場合に分岐命令フェッチ時に分岐先命令を分岐用バッフ
ァ２２ｂへ格納して先取りできるように設定を切り換え
、分岐用バッファ２２ｂを動作可能にする。２３は、命
令をデコードし、そのデコードした命令が分岐命令であ
るかを識別するとともに、バッファ切換え信号Ｓ２をバ
ッファ部２２へ出力する命令デコード部である。２４は
、実行すべき命令のアドレスを算出するとともに、命令
先取り信号Ｓ３を記憶部２１へ出力するアドレス計算部
である。２５は、デコードした命令をもとにしてマイク
ロ命令（制御命令）を発生するマイクロ命令部である。 ２６は、分岐条件の判定に必要な演算を実行する演算部
である。２７は、演算部２６の結果をレジスタやメモリ
などの規定の記憶場所へ書き込むか、あるいはデコード
した分岐命令が分岐成立か分岐不成立かを演算部２６の
結果より識別するとともに、バッファ読み出し時に出力
される分岐フラッグ信号Ｓ１を切り換える分岐復帰信号
Ｓ４をバッファ部２２へ出力し、さらに分岐側キャンセ
ル信号Ｓ５または非分岐側キャンセル信号Ｓ５’を出力
する書き込み・条件判定部である。２８は、バッファ部
２２からの分岐フラッグ信号Ｓ１と書き込み・条件判定
部２７からの分岐側キャンセル信号Ｓ５または非分岐側
キャンセル信号Ｓ５’を入力し、それらの入力信号を組
み合わせた制御信号をパイプラインの各ステージごとに
入力して、命令デコード部２３、アドレス計算部２４、
マイクロ命令部２５、演算部２６のそれぞれに対して、
非分岐命令か分岐命令かいずれの命令を実行しているの
かを示すとともに、以後の命令をキャンセルするか否か
を指示するパイプライン制御部である。パイプライン制
御部２８は、バッファ部２２からの分岐フラッグ信号Ｓ
１を順に入力して１ステージ分の時間だけ保持したのち
信号出力するフリップフロップからなる４つのフラッグ
保持部２８ａ，２８ｂ，２８ｃ，２８ｄと、各フラッグ
保持部２８ａ，２８ｂ，２８ｃ，２８ｄから出力された
信号と書き込み・条件判定部２７からの分岐側キャンセ
ル信号Ｓ５を入力してそれらの論理積を出力するアンド
回路３１ａ，３１ｂ，３１ｃ，３１ｄと、各フラッグ保
持部２８ａ，２８ｂ，２８ｃ，２８ｄから出力された信
号を反転させた信号と書き込み・条件判定部２７からの
非分岐側キャンセル信号Ｓ５’を入力してそれらの論理
積を出力するアンド回路３２ａ，３２ｂ，３２ｃ，３２
ｄと、アンド回路３１ａ，３１ｂ，３１ｃ，３１ｄおよ
びアンド回路３２ａ，３２ｂ，３２ｃ，３２ｄからの出
力信号を入力してそれらの論理和を出力し、それぞれ命
令デコード部２３、アドレス計算部２４、マイクロ命令
部２５、演算部２６に対する制御信号を与えるオア回路
３３ａ，３３ｂ，３３ｃ，３３ｄとからなる制御信号出
力部２９ａ，２９ｂ，２９ｃ，２９ｄとを備える。

【００１１】このように構成した実施例においては、記
憶部２１から取り出された命令が非分岐側命令および分
岐確率の低い分岐命令の場合、命令は非分岐用バッファ
２２ａに格納され、それからこのバッファに蓄えられた
命令がパイプライン制御部２８からの制御信号に従って
、命令デコード部２３、アドレス計算部２４、マイクロ
命令部２５、演算部２６および書き込み・条件判定部２
７へ転送されて、順に処理される。分岐確率の高い分岐
命令の場合、命令デコード部２３に命令が取り込まれ、
デコードされた命令が分岐確率の高い分岐命令であるこ
とが認識されると、バッファ切換え信号Ｓ２を出力し、
バッファ部２２における格納場所として分岐用バッファ
２２ｂが動作するように切換え、分岐フラグ信号Ｓ１を
ハイレベルとして出力する。アドレス計算部２４では命
令デコード部２３の出力に基づき分岐先アドレスが計算
され、命令先取り信号Ｓ３が出力されて、命令先取り信
号Ｓ３を入力した記憶部２１から分岐先命令をバッファ
部２２の分岐用バッファ２２ｂ側へ格納できるようにす
る。つぎのステージに進み、マイクロ命令部２５では、
その命令をもとにしてマイクロ命令が発生され、記憶部
２１における指定位置の命令が分岐用バッファ２２ｂに
格納される。演算部２６では、分岐条件の成立／不成立
の判定を行うための演算を行う。その演算部２６の結果
が書き込み・条件判定部２７に転送されると、書き込み
・条件判定部２７では分岐の成立／不成立の確定がなさ
れ、分岐成立であればその分岐条件が判定され、分岐復
帰信号Ｓ４をローレベルとして分岐用バッファ２２ｂを
そのまま使用し、非分岐側キャンセル信号Ｓ５’をハイ
レベルとして出力する。そして書き込み・条件判定部２
７から出力された非分岐側キャンセル信号Ｓ５’が各制
御信号出力部２９ａ，２９ｂ，２９ｃ，２９ｄを介して
命令デコード部２３，アドレス計算部２４，マイクロ命
令部２５，演算部２６に入力され、現時点で実行中の非
分岐命令がすべてキャンセルされ、分岐先命令のみ継続
して実行することができるようになる。その後、分岐先
命令の実行がすべて終わり、書き込み・条件判定部２７
が分岐条件の終りを判定して分岐復帰信号Ｓ４をハイレ
ベルにして出力すると、分岐復帰信号Ｓ４を入力したバ
ッファ部２２が分岐用バッファ２２ｂから非分岐用バッ
ファ２２ａに切り換え、非分岐命令や分岐確率の低い分
岐命令を記憶部２１から非分岐用バッファ２２ａに書き
込み、読み出すことができるようにする。もし、書き込
み・条件判定部２７における命令の分岐の成立／不成立
の判定が、分岐不成立であれば分岐復帰信号Ｓ４をハイ
レベルとし、分岐側キャンセル信号Ｓ５をハイレベルと
して出力する。分岐復帰信号Ｓ４を入力したバッファ部
２２では非分岐用バッファ２２ａを動作できるようにし
、分岐キャンセル信号Ｓ５を入力したパイプライン制御
部２８では、命令デコード部２３，アドレス計算部２４
，マイクロ命令部２５，演算部２６に制御信号を出力し
て、現時点で実行中の分岐先命令をすべてキャンセルさ
せ、非分岐先命令のみ継続して実行することができるよ
うにする。このパイプライン処理として、図３に分岐成
立時の場合を、また図４に分岐不成立の場合を示す。こ
れらの例では、分岐確率の高い分岐命令が取り込まれた
場合、命令１の実行では、最初のステージにおいて命令
１がＤＣ１でデコードされ、２番目のステージではＡＣ
１で分岐先アドレスを計算する、これと同時に、並行処
理される命令２がＤＣ２でデコードされる。３番目のス
テージでは、命令１がＭＩ１，ＢＦ１でマイクロ命令の
発生および分岐先フェッチが実行されて分岐先命令１の
先取りが行われ、並行処理される命令２がＡＣ２でアド
レスが計算され、さらに並行処理される命令３がＤＣ３
でデコードされる。先取りされた分岐先命令１は分岐用
バッファ２２ｂに取り込まれる。４番目のステージでは
命令１がＯＥ１で分岐の成立／不成立を決定するための
演算が行われ、命令２がＭＩ２でマイクロ命令が発生さ
れ、命令３がＡＣ３でアドレス計算され、そして、並行
処理される分岐先命令１がＤＣｂ１でデコードされる。 この時、バッファ部２２から出力される分岐フラッグ信
号Ｓ１はハイレベルにされる。５番目のステージでは命
令１が（ＯＷ１，）ＣＨＫにおいて条件判定がなされ、
分岐成立であれば非分岐側キャンセル信号Ｓ５’をハイ
レベル信号として出力する。命令２はＯＥ２で演算が行
われ、命令３がＭＩ３でマイクロ命令が発生され、分岐
先命令１がＡＣｂ１でアドレス計算され、そして、並行
処理される分岐先命令２がＤＣｂ２でデコードされる。 ６番目のステージでは非分岐側キャンセル信号Ｓ５’の
出力により命令２，３がキャンセルされて実行されず、
分岐先命令１はＭＩｂ１でマイクロ命令が発生され、分
岐先命令２がＡＣｂ２でアドレス計算され、そして、並
行処理される分岐先命令３がＤＣｂ３でデコードされる
。７番目のステージ以降では、分岐先命令１，２，３が
次の処理を実行し、このような状態が書き込み・条件判
定部２７から出力される分岐復帰信号Ｓ４および分岐側
キャンセル信号Ｓ５あるいは非分岐側キャンセル信号Ｓ
５’の変更が行われるまで続けられる。分岐不成立の時
は、命令１の実行における条件判定がなされるＣＨＫの
後、ここまでに実行された分岐先命令１（ＤＣｂ１およ
びＡＣｂ１）および分岐先命令２（ＤＣｂ２）はキャン
セルされ、書き込み・条件判定部２７から出力された分
岐復帰信号Ｓ４によって、バッファ部２２では非分岐用
バッファ２２ａからの読み出しに切り換える。そして次
のステップで命令４のデコード（ＤＣ４）が実行される
。 次のステージではアドレスが計算され（ＡＣ４）、これ
に並行して命令５のデコード（ＤＣ５）が実行されるよ
うになる。

【００１２】このように実施例では、条件分岐命令にお
いて分岐条件の判定が行われるまでは、非分岐側命令（
命令２，３）と分岐先命令１，２とが同時に実行され、
条件判定後にいずれか一方がキャンセルされるようにな
るので、処理の遅れが分岐成立時と分岐不成立時のいず
れであっても、２ステージの遅れで済み、分岐不成立時
においては従来よりも２ステージ分速く処理が実行でき
る。これにより、二重ループを使用するときには、内側
からのブレイクが必ず外側ループ回数だけあるため、従
来の処理に比較して、外側ループ回数＊２ステージ分速
く処理できる。従って、このようなループが頻繁に出現
する通常のプログラムでは、処理速度を大幅に速くし、
処理効率を向上させることができる。

【００１３】

【発明の効果】以上のように本発明では、データ処理方
法においては、バッファ部１２に先取りされた命令を非
分岐用バッファ１２ａ、分岐用バッファ１２ｂに分けて
蓄え、そのバッファ部１２から格納された命令を順次取
り出して処理を実行するに際して、条件判定時において
分岐成立した場合は非分岐バッファ１２ａから読み出し
て実行中の命令をキャンセルし、分岐不成立の場合には
分岐バッファ１２ｂから読み出して実行中の分岐先命令
をキャンセルするようにしたことによって、パイプライ
ン処理で分岐命令を実行する場合に、分岐不成立時であ
っても、条件判定するまでは処理を進めて、先行した分
岐先命令を条件判定後にキャンセルさせ、実行シーケン
スを簡単にして、処理の遅れを必要最小限に限定するこ
とができ、処理を高速化することができる。また、高速
化するための特別な手段を設ける必要がなくなり、簡易
な装置構成にすることができる。

【００１４】また、データ処理装置においては、バッフ
ァ部１２では記憶部１１から取り出した命令が非分岐命
令および分岐確率の低い分岐命令であれば非分岐用バッ
ファ１２ａに格納し、分岐確率の高い分岐命令であれば
分岐用バッファ１２ｂに格納するとともに、命令読み出
し時にいずれの命令が読み出されたかを示す分岐フラッ
グ信号Ｓｂｆを出力し、書き込み・条件判定部１７では
デコードした命令の判定結果が分岐成立か分岐不成立か
を識別して、分岐不成立であれば分岐側キャンセル信号
Ｓｎｂを出力し、また分岐成立であれば非分岐側キャン
セル信号Ｓｂｒを出力し、さらに条件判定の結果により
分岐条件が終了すれば格納用バッファを切り換えるとと
もに分岐フラッグ信号Ｓｂｆを変更するための分岐復帰
信号Ｓｂを前記バッファ部１２へ出力して以後の格納先
を分岐用バッファ１２ｂから非分岐用バッファ１２ａに
切り換え、パイプライン制御部１８が分岐フラッグ信号
Ｓｂｆと非分岐側キャンセル信号Ｓｂｒまたは分岐側キ
ャンセル信号Ｓｎｂとを組み合わせて、命令デコード部
１３、アドレス計算部１４、マイクロ命令部１５、演算
部１６および書き込み・条件判定部１７の順に命令を１
ステージ毎に取り込ませ、各処理の実行を制御するとと
もに、書き込み・条件判定部１７から非分岐側キャンセ
ル信号Ｓｂｒを入力した場合には分岐フラッグ信号Ｓｂ
ｆによって示されている実行中の非分岐命令をキャンセ
ルし、分岐側キャンセル信号Ｓｎｂを入力した場合には
分岐フラッグ信号Ｓｂｆによって示されている実行中の
分岐先命令をキャンセルして、以後の処理ではキャンセ
ルされていない必要な命令のみ継続して実行させるよう
にしたことによって、分岐命令の実行における分岐不成
立時であっても、条件判定するまでは処理を進めて、先
行した分岐先命令を条件判定後にキャンセルさせ、実行
シーケンスを簡単にして、処理の遅れを必要最小限に限
定でき、高速化するための特別な手段を設けることなく
処理を高速化することができる。このため、簡易で高速
な装置構成を実現することができる。

【図面の簡単な説明】

【図１】本発明の原理構成図である。

【図２】実施例の構成図である。

【図３】実施例におけるパイプライン処理（分岐成立）
説明図である。

【図４】実施例におけるパイプライン処理（分岐不成立
）説明図である。

【図５】従来のパイプライン処理（分岐成立）説明図で
ある。

【図６】従来のパイプライン処理（分岐不成立）説明図
である。

【符号の説明】

１１　　　　記憶部 １２　　　　バッファ部 １２ａ　　非分岐用バッファ部 １２ｂ　　分岐用バッファ部 １３　　　　命令デコード部 １４　　　　アドレス計算部 １５　　　　マイクロ命令部 １６　　　　演算部 １７　　　　書き込み・条件判定部 １８　　　　パイプライン制御部

Claims (2)

【特許請求の範囲】
1. 【請求項１】　　先取りされた命令を非分岐用バッファ
   （１２ａ）、分岐用バッファ（１２ｂ）に分けて蓄える
   バッファ部（１２）を有し、そのバッファ部（１２）か
   ら命令を順次取り出して処理を実行するパイプライン方
   式のデータ処理装置において、条件分岐命令の分岐先命
   令が前記バッファ部（１２）に取り込まれるまでは非分
   岐用バッファ（１２ａ）へ格納された命令を取り出して
   解読、実行を継続し、前記分岐先命令を前記バッファ部
   （１２）に取り込んだ後では分岐用バッファ（１２ｂ）
   へ格納された分岐先命令を取り出して解読、実行するよ
   うに切り換えるとともに、条件判定時に分岐成立した場
   合には非分岐用バッファ（１２ａ）から読み出して実行
   中の命令をキャンセルし、分岐不成立の場合には分岐用
   バッファ（１２ｂ）から読み出して実行中の分岐先命令
   をキャンセルすることを特徴とするデータ処理方法。
2. 【請求項２】　　実行すべき命令が格納される記憶部（
   １１）と、該記憶部（１１）から取り出した命令が非分
   岐命令および分岐確率の低い分岐命令であれば非分岐用
   バッファ（１２ａ）に格納し、分岐確率の高い分岐命令
   であれば分岐用バッファ（１２ｂ）に格納するとともに
   、命令読み出し時に分岐フラッグ信号Ｓｂｆを出力する
   バッファ部（１２）と、該バッファ部（１２）から読み
   出した命令をデコードし、そのデコードした命令が分岐
   命令であるかを識別するとともに、バッファ切換え信号
   Ｓｃを前記バッファ部（１２）へ出力する命令デコード
   部（１３）と、デコードした命令により指定されたアド
   レスを計算するとともに、命令先取り信号Ｓｆを前記記
   憶部（１１）へ出力するアドレス計算部（１４）と、デ
   コードした命令をもとにマイクロ命令を発生し、分岐命
   令の場合には分岐先命令の先取りを実行させるマイクロ
   命令部（１５）と、分岐条件の判定に必要な演算を実行
   する演算部（１６）と、該演算部（１６）の結果を所定
   の記憶場所へ書き込むか、あるいはデコードした分岐命
   令が分岐成立か分岐不成立かを識別して非分岐側キャン
   セル信号Ｓｂｒまたは分岐側キャンセル信号Ｓｎｂを出
   力し、さらに格納用バッファを切り換えるとともに分岐
   フラッグ信号Ｓｂｆを変更するための分岐復帰信号Ｓｂ
   を前記バッファ部（１２）へ出力する書き込み・条件判
   定部（１７）と、分岐フラッグ信号Ｓｂｆと非分岐側キ
   ャンセル信号Ｓｂｒまたは分岐側キャンセル信号Ｓｎｂ
   とを入力して命令デコード部（１３）、アドレス計算部
   （１４）、マイクロ命令部（１５）、演算部（１６）お
   よび書き込み・条件判定部（１７）の順に命令を取り込
   み、処理を実行するように制御するとともに、非分岐側
   キャンセル信号Ｓｂｒが入力されている場合には実行中
   の非分岐命令をキャンセルし、分岐側キャンセル信号Ｓ
   ｎｂが入力されている場合には実行中の分岐命令をキャ
   ンセルするパイプライン制御部（１８）とを備えたこと
   を特徴とするデータ処理装置。