JPH04371032A - デジタルデータ処理回路 - Google Patents
デジタルデータ処理回路Info
- Publication number
- JPH04371032A JPH04371032A JP17441391A JP17441391A JPH04371032A JP H04371032 A JPH04371032 A JP H04371032A JP 17441391 A JP17441391 A JP 17441391A JP 17441391 A JP17441391 A JP 17441391A JP H04371032 A JPH04371032 A JP H04371032A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- data
- sample data
- latch circuit
- processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 claims abstract description 19
- 238000000034 method Methods 0.000 claims description 15
- 238000001514 detection method Methods 0.000 claims description 6
- 238000010586 diagram Methods 0.000 description 6
- 238000005070 sampling Methods 0.000 description 2
- 230000003044 adaptive effect Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000013256 coordination polymer Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】この発明はデジタルデータ間の差
分値を検出して音声データを得るデジタルデータ処理回
路に関し、特に入力音声をデジタル化して録音するとき
に用いられるデジタルデータ処理回路に関するものであ
る。
分値を検出して音声データを得るデジタルデータ処理回
路に関し、特に入力音声をデジタル化して録音するとき
に用いられるデジタルデータ処理回路に関するものであ
る。
【０００２】
【従来の技術】現在、留守番電話機に代表されるように
音声の録音再生システムのデジタル化が進んでいる。そ
して携帯電話の出現により省スペースで高品位の録音再
生システムを実現するにはワンチップマイクロコンピュ
ータによる高速高品位処理、及び小量メモリでの長時間
録音が重要となる。
音声の録音再生システムのデジタル化が進んでいる。そ
して携帯電話の出現により省スペースで高品位の録音再
生システムを実現するにはワンチップマイクロコンピュ
ータによる高速高品位処理、及び小量メモリでの長時間
録音が重要となる。
【０００３】音声の録音再生システムにおいて、入力音
声をデジタルデータ処理する回路としてＰＣＭ（Ｐｕｌ
ｓｅ Ｃｏｄｅｄ Ｍｏｄｕｌａｔｉｏｎ）方式が
ある。このＰＣＭ方式を図２に基づいて説明する。図２
において２１はアナログ信号、２２は波高値である。Ｐ
ＣＭ方式は、アナログ信号２１においてその波高値２２
をデジタル化したデータを音声データとする。ＰＣＭ方
式を発展させたのがＡＤＰＣＭ（Ａｄａｐｔｉｖｅ
Ｄｉｆｆｅｒｅｎｔｉａｌ Ｐｕｌｓｅ Ｃｏｄｅ
ｄＭｏｄｕｌａｔｉｏｎ）方式である。このＡＤＰＣＭ
方式ではメモリ容量をＰＣＭ方式に比べて少なくできる
という利点がある。このＡＤＰＣＭ方式を図３に基づい
て説明する。図３において３１は前回の波高値３２と今
回（現在）の波高値３３との差分値であり、ＡＤＰＣＭ
方式はこの差分値データを音声データとする。
声をデジタルデータ処理する回路としてＰＣＭ（Ｐｕｌ
ｓｅ Ｃｏｄｅｄ Ｍｏｄｕｌａｔｉｏｎ）方式が
ある。このＰＣＭ方式を図２に基づいて説明する。図２
において２１はアナログ信号、２２は波高値である。Ｐ
ＣＭ方式は、アナログ信号２１においてその波高値２２
をデジタル化したデータを音声データとする。ＰＣＭ方
式を発展させたのがＡＤＰＣＭ（Ａｄａｐｔｉｖｅ
Ｄｉｆｆｅｒｅｎｔｉａｌ Ｐｕｌｓｅ Ｃｏｄｅ
ｄＭｏｄｕｌａｔｉｏｎ）方式である。このＡＤＰＣＭ
方式ではメモリ容量をＰＣＭ方式に比べて少なくできる
という利点がある。このＡＤＰＣＭ方式を図３に基づい
て説明する。図３において３１は前回の波高値３２と今
回（現在）の波高値３３との差分値であり、ＡＤＰＣＭ
方式はこの差分値データを音声データとする。
【０００４】図４はワンチップマイクロコンピュータに
おいてＡＤＰＣＭ録音方式を用いるための差分化処理部
の構成を示すブロック図である。図４において、４１は
Ａ／Ｄ変換回路（アナログデジタル変換回路）、４２は
メモリ、４３はＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅ
ｓｓｉｎｇ Ｕｎｉｔ）である。Ａ／Ｄ変換回路４１
でＡ／Ｄ変換されたデータはメモリ４２に格納される。 このメモリ４２に格納されたデータの内、前回にＡ／Ｄ
変換されたサンプルデータをＤ（ｎ−１）、今回のサン
プルデータをＤ（ｎ）、そしてそれらのデータの差分値
をＣ（ｎ）で示す。
おいてＡＤＰＣＭ録音方式を用いるための差分化処理部
の構成を示すブロック図である。図４において、４１は
Ａ／Ｄ変換回路（アナログデジタル変換回路）、４２は
メモリ、４３はＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅ
ｓｓｉｎｇ Ｕｎｉｔ）である。Ａ／Ｄ変換回路４１
でＡ／Ｄ変換されたデータはメモリ４２に格納される。 このメモリ４２に格納されたデータの内、前回にＡ／Ｄ
変換されたサンプルデータをＤ（ｎ−１）、今回のサン
プルデータをＤ（ｎ）、そしてそれらのデータの差分値
をＣ（ｎ）で示す。
【０００５】図５はこの動作を示すフローチャートであ
る。入力音声のアナログ信号はＡ／Ｄ変換回路４１によ
り逐次デジタルデータに変換されていく。即ち、サンプ
ルデータを逐次得ていく（ステップ５１，５２）。この
デジタルデータは、上記アナログ信号のサンプルデータ
としてメモリ４２に格納される。前回のサンプルデータ
Ｄ（ｎ−１）及び今回のサンプルデータＤ（ｎ）はＣＰ
Ｕ４３にてソフトウェア的に差分化処理され（ステップ
５３）、その差分値Ｃ（ｎ）をメモリ４２に格納する（
ステップ５４）。次に今回のサンプルデータＤ（ｎ）を
前回のサンプルデータＤ（ｎ−１）としてステップ５２
へ戻る（ステップ５５）。この一連の作業により、ＡＤ
ＰＣＭ方式の処理に必要なサンプルデータをソフトウェ
アにより得ていた。
る。入力音声のアナログ信号はＡ／Ｄ変換回路４１によ
り逐次デジタルデータに変換されていく。即ち、サンプ
ルデータを逐次得ていく（ステップ５１，５２）。この
デジタルデータは、上記アナログ信号のサンプルデータ
としてメモリ４２に格納される。前回のサンプルデータ
Ｄ（ｎ−１）及び今回のサンプルデータＤ（ｎ）はＣＰ
Ｕ４３にてソフトウェア的に差分化処理され（ステップ
５３）、その差分値Ｃ（ｎ）をメモリ４２に格納する（
ステップ５４）。次に今回のサンプルデータＤ（ｎ）を
前回のサンプルデータＤ（ｎ−１）としてステップ５２
へ戻る（ステップ５５）。この一連の作業により、ＡＤ
ＰＣＭ方式の処理に必要なサンプルデータをソフトウェ
アにより得ていた。
【０００６】
【発明が解決しようとする課題】従来のワンチップマイ
クロコンピュータにおいてＡＤＰＣＭ方式の録音再生シ
ステムを実現するには、ソフトウェアによる処理が大き
なウェイトを占めていた。そのため、リアルタイムな処
理が難しく、また一旦サンプルデータをメモリに格納し
、又読みだしを行うため、メモリが有効利用できず、か
つ処理速度が遅くなるといった問題点があった。
クロコンピュータにおいてＡＤＰＣＭ方式の録音再生シ
ステムを実現するには、ソフトウェアによる処理が大き
なウェイトを占めていた。そのため、リアルタイムな処
理が難しく、また一旦サンプルデータをメモリに格納し
、又読みだしを行うため、メモリが有効利用できず、か
つ処理速度が遅くなるといった問題点があった。
【０００７】この発明は上記のような問題点を解決する
ためになされたもので、ソフトウェア処理のウェイトを
軽減し、かつ処理速度の向上を図れるデジタルデータ処
理回路を提供することを目的とする。
ためになされたもので、ソフトウェア処理のウェイトを
軽減し、かつ処理速度の向上を図れるデジタルデータ処
理回路を提供することを目的とする。
【０００８】
【課題を解決するための手段】この発明に係るデジタル
データ処理回路は、Ａ／Ｄ変換回路１１によって得られ
るデジタルデータの今回のサンプルデータを保持する第
１のラッチ回路２と，前回のサンプルデータを保持する
第２のラッチ回路３と，第１のラッチ回路２の出力と第
２のラッチ回路３の出力との差分値を求める差分回路１
３とより成る差分値検出回路２０を備えたものである。
データ処理回路は、Ａ／Ｄ変換回路１１によって得られ
るデジタルデータの今回のサンプルデータを保持する第
１のラッチ回路２と，前回のサンプルデータを保持する
第２のラッチ回路３と，第１のラッチ回路２の出力と第
２のラッチ回路３の出力との差分値を求める差分回路１
３とより成る差分値検出回路２０を備えたものである。
【０００９】
【作用】Ａ／Ｄ変換回路１１によって得られるデジタル
データの今回のサンプルデータと前回のサンプルデータ
とはそれぞれ第１のラッチ回路２と第２のラッチ回路３
とに保持され、それらのサンプルデータの差分値は差分
回路１３によって求められ、出力される。
データの今回のサンプルデータと前回のサンプルデータ
とはそれぞれ第１のラッチ回路２と第２のラッチ回路３
とに保持され、それらのサンプルデータの差分値は差分
回路１３によって求められ、出力される。
【００１０】
【実施例】図１はこの発明の一実施例に係るデジタルデ
ータ処理回路であり、例えばＡＤＰＣＭ録音方式を用い
られる差分値検出回路２０の構成を示すブロック図であ
る。図１において、１１はアナログ信号をデジタルデー
タに変換するＡ／Ｄ変換回路、１はＡ／Ｄ変換回路１１
に設けられＡ／Ｄ変換によって得られるサンプルデータ
（サンプル値）を格納するＡ／Ｄレジスタ、１２は入力
信号の流れを選択するセレクタ回路、２はＡ／Ｄ変換回
路１１によって得られるデジタルデータの今回（現在）
のサンプルデータを一時的に保持する第１のラッチ回路
、３は前回のサンプルデータを一時的に保持する第２の
ラッチ回路で、第１のラッチ回路２の出力段に接続され
る。１３は第１のラッチ回路２の出力と第２のラッチ回
路３の出力との差分値を求める差分回路、４は差分回路
４に設けられ上記差分値（差分結果）を格納する差分レ
ジスタである。差分レジスタ４に格納される差分値は図
示しないマイクロコンピュータで読み出されてＡＤＰＣ
Ｍ処理され、音声データが得られる。
ータ処理回路であり、例えばＡＤＰＣＭ録音方式を用い
られる差分値検出回路２０の構成を示すブロック図であ
る。図１において、１１はアナログ信号をデジタルデー
タに変換するＡ／Ｄ変換回路、１はＡ／Ｄ変換回路１１
に設けられＡ／Ｄ変換によって得られるサンプルデータ
（サンプル値）を格納するＡ／Ｄレジスタ、１２は入力
信号の流れを選択するセレクタ回路、２はＡ／Ｄ変換回
路１１によって得られるデジタルデータの今回（現在）
のサンプルデータを一時的に保持する第１のラッチ回路
、３は前回のサンプルデータを一時的に保持する第２の
ラッチ回路で、第１のラッチ回路２の出力段に接続され
る。１３は第１のラッチ回路２の出力と第２のラッチ回
路３の出力との差分値を求める差分回路、４は差分回路
４に設けられ上記差分値（差分結果）を格納する差分レ
ジスタである。差分レジスタ４に格納される差分値は図
示しないマイクロコンピュータで読み出されてＡＤＰＣ
Ｍ処理され、音声データが得られる。
【００１１】次に動作について説明する。まず、Ａ／Ｄ
変換回路１１でＡ／Ｄ変換されたサンプルデータを差分
化処理を行うか否かをセレクタ回路１２において選択し
て設定する。差分化処理を行う場合、初期値設定信号は
セレクタ１２を通過して第１のラッチ回路２に流れ、こ
の第１のラッチ回路２には初期値として０が設定され、
また同時に第２のラッチ回路３にも初期値として０が設
定される。
変換回路１１でＡ／Ｄ変換されたサンプルデータを差分
化処理を行うか否かをセレクタ回路１２において選択し
て設定する。差分化処理を行う場合、初期値設定信号は
セレクタ１２を通過して第１のラッチ回路２に流れ、こ
の第１のラッチ回路２には初期値として０が設定され、
また同時に第２のラッチ回路３にも初期値として０が設
定される。
【００１２】このような状態において、音声などのアナ
ログ信号がＡ／Ｄ変換回路１１に入力されると、そのア
ナログ信号がデジタルデータに変換され、そのサンプル
データはＡ／Ｄレジスタ１に格納される。その後、その
サンプルデータはセレクタ回路１２を通過して第１のラ
ッチ回路２に保持される。次のサンプルデータがＡ／Ｄ
変換回路１１のＡ／Ｄレジスタ１からセレクタ回路１２
を介して第１のラッチ回路２に流れると、前回において
第１のラッチ回路２に保持されていたサンプルデータは
第２のラッチ回路３に保持され、今回のサンプルデータ
が第１のラッチ回路２に保持される。即ち第１のラッチ
回路２には今回のサンプルデータが保持され、第２のラ
ッチ回路３には前回のサンプルデータが保持される。そ
の後、それらの保持された今回のサンプルデータと前回
のサンプルデータとは差分回路１３により差分化処理さ
れ、その差分値が差分レジスタ４に格納される。この差
分レジスタ４の内容を図示しないマイクロコンピュータ
で読み出す事により例えばＡＤＰＣＭ方式の処理に必要
なデータを得ることができる。
ログ信号がＡ／Ｄ変換回路１１に入力されると、そのア
ナログ信号がデジタルデータに変換され、そのサンプル
データはＡ／Ｄレジスタ１に格納される。その後、その
サンプルデータはセレクタ回路１２を通過して第１のラ
ッチ回路２に保持される。次のサンプルデータがＡ／Ｄ
変換回路１１のＡ／Ｄレジスタ１からセレクタ回路１２
を介して第１のラッチ回路２に流れると、前回において
第１のラッチ回路２に保持されていたサンプルデータは
第２のラッチ回路３に保持され、今回のサンプルデータ
が第１のラッチ回路２に保持される。即ち第１のラッチ
回路２には今回のサンプルデータが保持され、第２のラ
ッチ回路３には前回のサンプルデータが保持される。そ
の後、それらの保持された今回のサンプルデータと前回
のサンプルデータとは差分回路１３により差分化処理さ
れ、その差分値が差分レジスタ４に格納される。この差
分レジスタ４の内容を図示しないマイクロコンピュータ
で読み出す事により例えばＡＤＰＣＭ方式の処理に必要
なデータを得ることができる。
【００１３】以上の処理を繰り返す事により逐次必要な
データをリアルタイムで得ることができる。また、セレ
クタ回路１２が設けられているので、差分化処理を行な
わない方を選択すると、従来通りＡ／Ｄ変換結果を差分
化処理せずにそのまま得ることができる。
データをリアルタイムで得ることができる。また、セレ
クタ回路１２が設けられているので、差分化処理を行な
わない方を選択すると、従来通りＡ／Ｄ変換結果を差分
化処理せずにそのまま得ることができる。
【００１４】
【発明の効果】以上のように本発明によれば、Ａ／Ｄ変
換された今回のサンプルデータと前回のサンプルデータ
とを第１のラッチ回路と第２のラッチ回路とにそれぞれ
保持し、それらのサンプルデータの差分値を差分回路で
求めて出力する差分値検出回路を設けたので、差分化処
理はハードウェアで実行され、従来のようにソフトウェ
アで差分化処理を実行するよりも、差分化処理が高速化
し、またソフトウェア処理のウェイトも軽減され、ソフ
トウェアで差分化処理を実行する場合のように余分なメ
モリを使用する必要がなくなり、したがって例えばＡＤ
ＰＣＭ方式での音声の録音再生システムが容易に構築で
きるという効果が得られる。
換された今回のサンプルデータと前回のサンプルデータ
とを第１のラッチ回路と第２のラッチ回路とにそれぞれ
保持し、それらのサンプルデータの差分値を差分回路で
求めて出力する差分値検出回路を設けたので、差分化処
理はハードウェアで実行され、従来のようにソフトウェ
アで差分化処理を実行するよりも、差分化処理が高速化
し、またソフトウェア処理のウェイトも軽減され、ソフ
トウェアで差分化処理を実行する場合のように余分なメ
モリを使用する必要がなくなり、したがって例えばＡＤ
ＰＣＭ方式での音声の録音再生システムが容易に構築で
きるという効果が得られる。
【図１】この発明の一実施例に係るデジタルデータ処理
回路における差分値検出回路の構成を示すブロック図で
ある。
回路における差分値検出回路の構成を示すブロック図で
ある。
【図２】ＰＣＭ方式によるアナログデータのサンプリン
グ概要を表した図である。
グ概要を表した図である。
【図３】ＡＤＰＣＭ方式によるアナログデータのサンプ
リング概要を表した図である。
リング概要を表した図である。
【図４】従来のワンチップマイクロコンピュータにおい
てＡＤＰＣＭ録音方式を用いるための差分化処理部の構
成を示すブロック図である。
てＡＤＰＣＭ録音方式を用いるための差分化処理部の構
成を示すブロック図である。
【図５】従来の差分化処理の動作を示すフローチャート
である。
である。
２ 第１のラッチ回路
３ 第２のラッチ回路
１１ Ａ／Ｄ変換回路
１３ 差分回路
２０ 差分値検出回路
Claims (1)
- 【請求項１】 入力されたアナログ信号をデジタルデ
ータに変換するアナログデジタル変換回路を備え、この
変換されたデジタル信号の各データ間の差分値を検出し
、この差分値を音声データに処理するデジタルデータ処
理回路において、上記アナログデジタル変換回路によっ
て得られるデジタルデータの今回のサンプルデータを保
持する第１のラッチ回路と，前回のサンプルデータを保
持する第２のラッチ回路と，上記第１のラッチ回路の出
力と上記第２のラッチ回路の出力との差分値を求める差
分回路とより成る差分値検出回路を設けたことを特徴と
するデジタルデータ処理回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17441391A JPH04371032A (ja) | 1991-06-19 | 1991-06-19 | デジタルデータ処理回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17441391A JPH04371032A (ja) | 1991-06-19 | 1991-06-19 | デジタルデータ処理回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04371032A true JPH04371032A (ja) | 1992-12-24 |
Family
ID=15978123
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17441391A Pending JPH04371032A (ja) | 1991-06-19 | 1991-06-19 | デジタルデータ処理回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04371032A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2397737A (en) * | 2003-01-17 | 2004-07-28 | Winbond Electronics Corp | System and method for synthesising a plurality of voices |
| WO2010055672A1 (ja) * | 2008-11-17 | 2010-05-20 | パナソニック株式会社 | 画像送信装置および画像受信装置 |
-
1991
- 1991-06-19 JP JP17441391A patent/JPH04371032A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2397737A (en) * | 2003-01-17 | 2004-07-28 | Winbond Electronics Corp | System and method for synthesising a plurality of voices |
| GB2397737B (en) * | 2003-01-17 | 2005-03-09 | Winbond Electronics Corp | System and method of synthesizing a plurality of voices |
| WO2010055672A1 (ja) * | 2008-11-17 | 2010-05-20 | パナソニック株式会社 | 画像送信装置および画像受信装置 |
| JP2010124080A (ja) * | 2008-11-17 | 2010-06-03 | Panasonic Corp | 画像送信装置および画像受信装置 |
| US8433149B2 (en) | 2008-11-17 | 2013-04-30 | Panasonic Corporation | Image transmitter and image receiver, for transmitting/receiving image data to/from a device connected by a signal data line |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2508616B2 (ja) | サンプリングレ―トコンバ―タ | |
| US4751496A (en) | Wide dynamic range analog to digital conversion method and system | |
| US3803363A (en) | Apparatus for the modification of the time duration of waveforms | |
| EP0299711A2 (en) | An audio signal recording and reproducing apparatus | |
| JPH04371032A (ja) | デジタルデータ処理回路 | |
| JPS59113500A (ja) | 相関関数計算装置 | |
| US5956670A (en) | Speech reproducing device capable of reproducing long-time speech with reduced memory | |
| JPH06222794A (ja) | 音声速度変換方法 | |
| JPH03237821A (ja) | 信号変換装置 | |
| JPS6126978Y2 (ja) | ||
| JPH0697960A (ja) | 音声データ転送装置 | |
| JPH0537650A (ja) | 音声応答装置 | |
| JPH05315971A (ja) | シリアル−パラレル変換回路 | |
| JPH04260921A (ja) | 信号処理装置 | |
| JPH0895590A (ja) | 音声検出装置及び方法 | |
| JP2000206127A (ja) | 速度検出方法 | |
| JPH0630121A (ja) | 音声再生時の高速再生装置 | |
| JPS60229289A (ja) | ピツチ変換器 | |
| JPS59132227A (ja) | アナログ−デイジタル変換装置 | |
| JPH0286215A (ja) | Ａｄ変換装置 | |
| JPH03102265A (ja) | 最大値検出回路 | |
| JPS6360500A (ja) | 音声デ−タ記憶制御方式 | |
| JPH0715326A (ja) | 信号変換装置 | |
| JPS63234299A (ja) | 音声分析合成方式 | |
| JPS61161457A (ja) | 信号比較回路 |