JPH0437069A - 共鳴トンネリング素子及びそれを用いた可変コンダクタンス回路 - Google Patents

共鳴トンネリング素子及びそれを用いた可変コンダクタンス回路

Info

Publication number
JPH0437069A
JPH0437069A JP14126390A JP14126390A JPH0437069A JP H0437069 A JPH0437069 A JP H0437069A JP 14126390 A JP14126390 A JP 14126390A JP 14126390 A JP14126390 A JP 14126390A JP H0437069 A JPH0437069 A JP H0437069A
Authority
JP
Japan
Prior art keywords
layer
quantum well
barrier
layers
resonant tunneling
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP14126390A
Other languages
English (en)
Inventor
Takuma Tanimoto
谷本 琢磨
Tomonori Tagami
知紀 田上
Hiroshi Mizuta
博 水田
Susumu Takahashi
進 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP14126390A priority Critical patent/JPH0437069A/ja
Publication of JPH0437069A publication Critical patent/JPH0437069A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Bipolar Transistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 【産業上の利用分野】
本発明は、共鳴トンネリング素子及びそれを用いた可変
コンダクタンス回路、更に詳しくいえば、半導体多重障
壁構造に於ける共鳴トンネリングを利用した負性抵抗素
子に係り、特にその電流電圧特性において、電流のピー
クが多数出現する負性抵抗特性を得ることができ、多値
論理素子としての応用が可能な素子と、それを利用した
可変コンダクタンス回路に関する。 [従来の技術] 半導体多重障壁構造に於ける共鳴トンネリングを利用し
た負性抵抗素子としては、公開特許公報、(平1−17
0055号)に記載のように、複数の障壁層の間の量子
井戸層を全て同じ材質で構成するものが知られている。 また2重障壁共鳴トンネリング素子に関しては、アプラ
イド フィジックス レター、2(1987年)142
8頁(Applied PhysicsLetter、
2(1987)1428)  に記載のように、量子井
戸層が放物線ポテンシャルをもつ構成のものがある。
【発明が解決しようとする課題】
上記特許公開公報には、第2図(a)、第2図(b)、
第2図(c)に示すようなエネルギーバンド構造をもつ
共鳴トンネリング素子が開示されている。第2図(a)
の2重障壁構造では、カソード6、アノード7間に第1
の障壁層1、第1の量子井戸層4、第2の障壁層2が順
に構成され、井戸層4中に量子化準位E。、E工、・・
・が形成され、電圧Vを印加して量子化準位がカソード
側の擬フエルミ準位E、Lとバンドの底との間、すなわ
ち同図の斜線部分に位置するとき、トンネル電流にピー
クが生じる。また、第2図(b)の3重障壁構造では、
第1の井戸層4中に形成された量子化準位E01を電子
の注入準位とし、第2の井戸層5中に形成された量子化
準位 E。2.E□′、・・・へのE、1→E、”、E
、’→E1′、・・・の共鳴により電子の等価確立が増
大し、電流ピークが生じる。この場合、第3図(a)の
ような電流電圧特性が得られるが、そのピーク電流I、
、I、は著しく異なっており、実用化には適していない
、また、第2図(c)の4重障壁構造では、第3図(b
)のようにピーク電流値の揃った特性を得ることができ
るが、多値論理素子としての応用が可能な負性抵抗ピー
クを3つ以上得ることは不可能である。また、第1の井
戸層の厚さを第2、第3の井戸層より厚くしなければな
らないため、素子サイズが大きくなり、ピーク電流密度
が小さいという問題点があった・ また、上記文献アプライド フィジックス レターに記
載されている共鳴トンネリング素子は、第1及び第2障
壁層1.2間の量子井戸層4が第4図のような放物線ポ
テンシャルを用いることにより、等間隔の量子化準位を
得ることができる。 しかし、その電流電圧特性は、第5図のように、各ピー
クの電流密度が著しく異なり、実用可能な負性抵抗ピー
クを得ることができなかった。 従って、本発明の主な目的は、ピーク電流値がほぼ等し
く、かつ多数のピーク電流を持ち、多値論理素子として
の応用が可能な負性抵抗特性を得ることができる共鳴ト
ンネリング素子を実現することにある。 本発明の他の目的は、ピーク電流を与える外部電圧を自
由に設定できる構造の共鳴トンネリング素子を提供する
ことにある。 本発明の更に他の目的は、素子サイズをできるだけ小さ
くし、大きなピーク電流を得る構造の共鳴トンネリング
素子を提供することにある。 本発明の他の目的は、集積化が容易な可変コンダクタン
ス回路を提供することにある。 [課題を解決するための手段] 上記目的を達成するため、本発明は、半導体薄膜より成
る量子井戸層を上記量子井戸層の電子親和力より小さい
電子親和力の半導体薄膜より成る障壁層で挾んだ超格子
層と、上記超格子層の両側に形成されたカソード電極及
びアノード電極を有し、量子井戸内に形成される量子化
準位のトンネル電流を利用して動作する共鳴トンネリン
グ素子において、上記障壁層を3層以上にし、上記3層
以上の障壁層間の複数の量子井戸層の少なくとも1つは
担体に対するポテンシャルが少なくとも1つの量子井戸
層内で変化する構造とした。 上記量子井戸層内で変化するポテンシャルの分布として
は、横軸に厚みをとり、縦軸にエネルギーレベルをとっ
たとき放物線型にすることが望ましいが、厳密な放物線
型に限定する必要はなく、量子井戸内に形成される量子
化準位がほぼ等間隔のレベル幅となればよい。 大きなピーク電流を得る目的は、第1井戸層にカソード
層、アノード層や第2量子井戸よりも電子親和力の大き
い半導体を用いることにより達成される。 集積化が容易な可変コンダクタンス回路の実現は、上記
本発明の共鳴トンネリング素子と、その負荷素子との直
列回路の接続点に接続された回路において、その接続点
あるいは負荷素子に外部入力を段階的に与える手段を設
けることによって達成される。
【作用】
第1図は本発明の原理説明のため、本発明による共鳴ト
ンネリング素子の代表的実施例のエネルギーバンド構造
を示す。図面の記号は第2図で説明したしたものと同じ
である。 第2、第3の障壁層2及び3間の第2の量子井戸層のポ
テンシャル分布が厚さ方向を横軸とし、エネルギーレベ
ルを縦軸として放物線で表されるとき、量子井戸5中の
量子化準位Enはシュレディンガ一方程式の解として E、=iω(n+1/2)   (n=o、1゜2.3
.・・・、4はブランク定数、ωは放物線の曲率で決ま
る定数) で表される。すなわち、量子井戸中の量子化準位は等間
隔になる。 また、第1量子井戸層4に電子親和力の大きい半導体を
用い、その量子化準位のうち1つが外部電圧によって変
化しないように第1障壁、第1量子井戸、第2障壁の厚
さを設定する。 このようなエネルギーバンド構造をもつ素子のアノード
、カソード間電圧を第6図に示すように、変えていくと
、第1量子井戸中の量子化準位E01のカソード電極6
の伝導帯に対する関係は変わらず、すなわち安定してお
り、第2量子井戸層の量子化準位をE、2. Ei”、
 E22. E、”、 E4”、・・・とすると、量子
化準位 E o ” t E 1” t E 2 ” 
+ E z ” tE42.・・・は印加電圧に比例し
て変動するので、それぞれE01→E 12. E、1
→E22.E、→E32及びEo1→E4″の量子化準
位間の共鳴に起因するトンネル電流は、その電流電圧特
性において等間隔の電圧位置にピーク電流を生しる。こ
のピーク電流は第1量子井戸中の安定した量子化準位と
第2量子井戸中の量子化準位が等しいときの電子の共鳴
トンネル電流によって生じるので、安定した多重負性抵
抗特性を得る。このため、各々のピーク電流を与える電
圧は、第2量子井戸層の厚さと、放物線ポテンシャルの
形状により自由に制御できる。 第7図は、計算機シミュレーションにより得られた上記
三重障壁共鳴トンネリング素子の電流電圧特性である。 素子の超格子層の構造は、以下のようにした。 A l 、、4G a 0.sA S (15人)/ 
I n a srs G a o −asA s (6
0人)/A l 、、4G 80.5A S (60人
)/放物線ポテンシャル層 (300人)/A 10.
4.G a、、、A 5(25人)。 カソード及びアノードはキャリア濃度lXl0”cm”
”のn”  GaAsである。放物線ポテンシャル層5
の構造は、ポテンシャルの中心は第2障壁側から120
人、第3障壁3との境界でのAl濃度が0.2、ポテン
シャルの中心でのA1濃度は0となるように、A1濃度
を変化させたAI。 G a 1−x A sを仮定した。この図かられかる
ように、3つのピーク電流をもつ負性抵抗特性曲線10
0が得られ、図中の負荷線101により、4つの安定点
121〜124が可能となる。
【実施例】
以下に本発明の実施例を図を用いて説明する。 (実施例1) 第8図(a)〜(e)に本発明によるの共鳴トンネリン
グ素子の一実施例の製造工程及び断面構造を示す。 第8図(a)において、n” −G a A s基板8
上にMBE(分子線エピタキシー)法で、nチーGaA
s層9(キャリア濃度:lX10”cm−’、膜厚:2
000人)及びn”−GaAs層(膜厚50人)10を
成長させた後、超格子層11及びn”  GaAs層1
2(キャリア濃度lXl0”am−’、膜厚3000人
)を成長させる。超格子層11の組成はn+−G a 
A s層9側から、i −A 1..4G a、、、A
 s (15人)/i−I n a −zs G a 
o −ss A S (60人)/ i −A 1゜、
4G a 0.、A s (60人)/放物線ポテンシ
ャル層(300人)/i  A10.4Gao、、As
(25人)の順に積重されて入る。 上記放物線ポテンシャル層はA IXG al−xA 
sを用いており、第8図(b)は上記AlxGaニーX
AsのA11層Xを拡大して示す。ポテンシャルの中心
は第2障壁側から120人、第3障壁との境界でのA1
1層x =0.2、ポテンシャルの中心でのA11層X
=Oである。このようなA11層Xの制御はセル温度を
変化させながら成長させた。 この結晶成長は、原子層単位で成長を制御できる装置、
例えばMOCVD等を用いても、同様な結果が得られる
。 第8図(c)はメサ領域13を示す。通常のフォトリソ
グラフィー技術により形成した。その後第8図(d)の
よう!:SiO□膜14(膜厚4000人)をCVD法
により成長させた。さらに、第8図(e)において、1
5はカソード電極及び16はアノード電極を通常のりフ
トオフ法により形成した。電極材料としては、A u 
G e/W/N i/A uを各々600/100/1
00/800人とした。 第9図は上記第1の実施例の電流電圧特性曲線100を
示す。図中負荷曲線102〜105及び負荷曲線と電流
電圧特性曲線の交点を表す番号130〜139は後で説
明する回路のために示している。同図から明らかなよう
に、4つの大きな電流ピークが得られ、それを与える電
圧の間隔は等しい。放物線ポテンシャル層層の厚さが、
200人、400人、500人のものも作成したが、そ
の結果はほぼ同じであり、間隔が増えるほどピークの数
が増えた。 なお、この実施例では多重資性抵抗を得るために2層の
量子井戸構造を用いたが、3層以上の構造を用いても同
じような結果が得られる。また、ここで用いたキャリア
濃度、あるいは量子井戸層や障壁層の厚さ等の数値は絶
対的なものではなく、また材料もG a A s / 
A I G a A s系には限ったものではなく、例
えば、InGaAs/InAlGaAs系でも同様な結
果を得た。さらに、第2量子井戸のポテンシャル形状が
7字型の場合でも、ピーク電圧は等間隔ではないが、多
数の電流ピークが確認された。要するに、第6図のよう
な伝導電子のバンド構造が実現できるような、材質と厚
さの組を用いればよい。第2量子井戸層5作成も、例え
ばGaAs/AlxGa1−xAs超格子周期を段階的
に変化させることによっても得ることができ、同様な結
果が得られた。 (実施例2) 第10図は本発明による共鳴トンネリング素子の第2の
実施例のポテンシャル分布を示す(量子化準位は省略し
ている)。素子の各層の製造方法等については実施例(
1)と同じであり、同一部分には同一の番号をつけてい
る。相違点はアノード7とカソード6にi −A l 
、、□G a 11.、A s (200人)を用いた
ことと、超格子層11の構造を次のようにしたことであ
る。 n   GaAs層9側から、   1−Al、、、4
G a 、、、A s (25人)/放物線ポテンシャ
ル層(300人)/i −A l。、4G ao、、A
 S  (60人)/i−I n、、2.G a、、、
、A s (60人)/1−A1..4Ga、、、As
 (25人)で構成されている。。 第1井戸層4である放物線ポテンシャル層は、ポテンシ
ャルの中心がカソード側から120人、1−GaAsを
用い、第2障壁との境界でA1濃度が0.2になるよう
にしてA l xG a 1−xA sを成長させた。 この構造での電流電圧特性を第11図1OOに示す。ピ
ーク電流の電流値が実施例(1)の第9図のものより揃
った特性が得られた。 なお、この実施例でも実施例(1)と同じように、用い
た材料や数値は絶対的なものではなく、第10図のよう
なポテンシャル分布が得られれば同様な結果が得られる
。 (実施例3) 第12図は本発明による共鳴トンネリング素子の更に他
の実施例のポテンシャル分布を示す。この構造を得るた
めの製造方法は実施例(1)とほぼ同じで、カソード6
、アノード7のキャリア濃度2 X 10” c m−
’、超格子層11の構造は以下のようにした。n” −
G a A s層9側から、  i −A l 、、、
G a 、、、A s (25人)/第1放物線ポテン
シャル層(250人) / i −A 10.、G a
o、GA s (60人)/第2放物線ポテンシャル層
(300人)/1−A1..4Ga、、、As  (2
5人)とした。 第1井戸層4である放物線ポテンシャル層は、ポテンシ
ャルの中心がカソード側から100人、i −G a 
A sを用い、第2障壁2との境界でAl濃度が0.3
になるように、第2井戸層5である放物線ポテンシャル
層は、ポテンシャルの中心がカソード側から120人、
i −G a A sを用い、第3障壁との境界でAl
濃度が0.3になるようにしてA l xG aニー8
Asを成長させた。この構造での電流電圧特性を第13
図に示す。ピークの数は実施例1,2と比較して増大し
ている。これは、少しずれた2つの等間隔の準位の重ね
合わせにより起こると考えられる。尚この構造において
、ピーク電流の大きさの不揃がある。 尚、この実施例でも実施例(1)と同じように。 用いた材料や数値は絶対的なものではなく、第12図の
ようなポテンシャル分布が得られれば同様な結果が得ら
れる。 (実施例4) 第14図は本発明の実施例(1)で得られた共鳴トンネ
リング素子を用いて構成された多段階可変コンダクタン
ス回路を示す。アースと電源端子20との間に本発明の
共鳴トンネリング素子17とFETで構成された負荷1
8が直列に接続され。 その接続点から出力電圧(動作点電圧)■oをとりだす
。またFET19を介して、外部回路に加える。共鳴ト
ンネリング素子17は第9図の動作特性をもつから、負
荷FET18のゲートに制御電圧端子21から制御端子
電圧Vlをくわえると、制御電圧Vlと動作点電圧v0
の関係は第15図に示される。第9図の曲線100と負
荷曲線105の交点が動作点であるが、安定点としては
131〜134の4点ある。制御電圧入力端子の電位を
変化させることにより動作点を換えることができ、多値
論理動作が可能な回路が実現される。
【発明の効果】
本発明によれば、複数の量子化準位がほぼ等間隔の量子
井戸層とその量子井戸層より電子親和力の大きい量子化
井戸層とを組み合わせることによって、カソード、アノ
ード電極間の厚みを増すことなく、複数のピーク電流が
等しい電圧間隔で発生し、かつ複数のピーク電流の値が
ほぼ等しい多重負性抵抗を持つ共鳴トンネリング素子を
実現でき、論理回路用多値論理素子として適用したとき
大きな効果が得られる。
【図面の簡単な説明】
第1図は、本発明による共鳴トンネリング素子の1実施
例のエネルギーバンド図、第2図(a)、第2図(b)
、i“よび第2図(C)及び第4図はいずれも従来の共
鳴トンネリング素子のエネルギーバンド図、第3図(a
)及び第3図(b)はそれぞれ従来のトンネリング素子
第2図(b)ならび第2図(c)の電流電圧特性、第5
図は従来のトンネリング素子の電流電圧特性、第6図(
a)、第6図(b)及び第6図(C)はいずれも本発明
による共鳴トンネリング素子の1実施例の原理説明のた
めのエネルギーバンド図、第7図は本発明による共鳴ト
ンネリング素子の1実施例での計算機シミュレーション
による電流電圧特性、第8図(a)〜第8図(e)は本
発明による共鳴トンネリング素子の1実施例の製造工程
を示す断面図、第9図及び第11図はいずれも本発明に
よるの共鳴トンネリング素子の実施例の電流電圧特性、
第10図及び第12図はいずれも本発明による共鳴トン
ネリング素子他の実施例でのエネルギーバンド図、第1
3図及び第14図は本発明の一実施例の多段階可変コン
ダクタンス回路、第15図は同回路の動作電圧制御電圧
特性である。 符号の説明 1・・・第1の障壁    2・・・第2の障壁層3・
・・第3の障壁層 4・・・第1の量子井戸層 訃・・第2の量子井戸層6
・・・カソード      7・・・アノード8・・・
nナーGaAs基板 9− n十−G a A s層 1O−i−GaAs層
11・・・超格子層     12・・・nチーGaA
s層13・・・メサ領域     14・・・S i 
O,膜15・・・カソード電極   16・・・アノー
ド電極17・・・共鳴トンネリング素子 18・・・負荷F E T     19・・・FET
20・・・電源端子     21・・・制御電圧端子
22・・・動作点電圧 100・・・共鳴トンネリング素子の電流電圧特性曲線 101・・・抵抗負荷線 102〜105・・・F、ET負荷線 121〜124・・・安定動作点 130〜139・・・安定動作点 代理人弁理士  薄 1)利 幸 第4図 第5図 第6図 第3図 劃■す) 第7図 (b) (C) (d) 第8図 トンネル眉【圀を 第10図 第12図 第11図 第13図

Claims (1)

  1. 【特許請求の範囲】 1、半導体薄膜より成る量子井戸層を上記量子井戸層の
    電子親和力より小さい電子親和力の半導体薄膜より成る
    障壁層で挾んだ超格子層と、上記超格子層の両側に形成
    されたカソード電極及びアノード電極を有し、量子井戸
    内に形成される量子化準位のトンネリングを利用して動
    作する共鳴トンネリング素子において、上記障壁層は3
    層以上であり、上記3層以上の障壁層間の複数の量子井
    戸層の少なくとも1つは担体に対するポテンシャルが少
    なくとも1つの量子井戸層内で変化する構造を持つこと
    を特徴とする共鳴トンネリング素子。 2、請求項第1記載において、上記障壁層は3層であり
    、上記量子井戸層は2層であり、かつ上記2層の量子井
    戸層のうちいずれかは、担体に対するポテンシャルが放
    物線型に変化する構造を持つ共鳴トンネリング素子。 3、請求項第2記載において、上記3層の障壁層がカソ
    ード電極側からアノード電極側に順に第1、第2、第3
    の障壁層を形成し、上記第1と第2の障壁層間の第1量
    子井戸層が量子井戸に生じる量子化準位が上記カソード
    電極の伝導帯の底と上記伝導帯のフェルミ準位の中央付
    近に位置するように、上記第1量子井戸層の材質及び上
    記第1障壁層と上記第1量子井戸層の厚さが設定された
    共鳴トンネリング素子。 4、請求項第2記載において、上記3層の障壁層がカソ
    ード電極側からアノード電極側に順に第1、第2、第3
    の障壁層を形成し、上記第2と第3の障壁層間の第2量
    子井戸層が量子井戸に生じる量子化準位が上記アノード
    電極の伝導帯の底と上記伝導帯のフェルミ準位の中央付
    近に位置するように、上記第2量子井戸層の材質及び上
    記第3障壁層と上記第2量子井戸層の厚さが設定された
    共鳴トンネリング素子。 5、請求項第3又は第4記載において、上記第1の量子
    井戸層の材質がアノード層及びカソード層よりも電子親
    和力の大きい材質からなる共鳴トンネリング素子。 6、請求項第1記載において、上記障壁層は3層であり
    、上記量子井戸層は2層であり、かつ上記2層の量子井
    戸層のいずれの量子井戸層もその担体に対するポテンシ
    ャルが変化する構造を持つ共鳴トンネリング素子。 7、請求項第1ないし第6記載のいずれかの共鳴トンネ
    リング素子と負荷素子との直列回路における両者の接続
    点に接続された可変コンダクタンス回路において、その
    接続点あるいは負荷素子に外部入力を段階的に与える手
    段を設けて構成された可変コンダクタンス回路。
JP14126390A 1990-06-01 1990-06-01 共鳴トンネリング素子及びそれを用いた可変コンダクタンス回路 Pending JPH0437069A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14126390A JPH0437069A (ja) 1990-06-01 1990-06-01 共鳴トンネリング素子及びそれを用いた可変コンダクタンス回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14126390A JPH0437069A (ja) 1990-06-01 1990-06-01 共鳴トンネリング素子及びそれを用いた可変コンダクタンス回路

Publications (1)

Publication Number Publication Date
JPH0437069A true JPH0437069A (ja) 1992-02-07

Family

ID=15287838

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14126390A Pending JPH0437069A (ja) 1990-06-01 1990-06-01 共鳴トンネリング素子及びそれを用いた可変コンダクタンス回路

Country Status (1)

Country Link
JP (1) JPH0437069A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0626730A2 (en) * 1993-05-28 1994-11-30 Hitachi Europe Limited Nanofabricated semiconductor device
JP2009152547A (ja) * 2007-11-29 2009-07-09 Canon Inc 共鳴トンネル構造体

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0626730A2 (en) * 1993-05-28 1994-11-30 Hitachi Europe Limited Nanofabricated semiconductor device
EP0626730B1 (en) * 1993-05-28 2001-07-04 Hitachi Europe Limited Nanofabricated semiconductor device
JP2009152547A (ja) * 2007-11-29 2009-07-09 Canon Inc 共鳴トンネル構造体

Similar Documents

Publication Publication Date Title
US5447873A (en) Method of making a universal quantum dot logic cell
Peters et al. Band‐gap engineered digital alloy interfaces for lower resistance vertical‐cavity surface‐emitting lasers
US4250515A (en) Heterojunction superlattice with potential well depth greater than half the bandgap
JPH09102616A (ja) 量子構造の製造方法及び量子構造を有するコンポーネント
US4959696A (en) Three terminal tunneling device and method
JP2690922B2 (ja) 共鳴トンネリング素子
JP2701633B2 (ja) 半導体装置
US5059545A (en) Three terminal tunneling device and method
Chen et al. Coupled finite element/boundary element method for semiconductor quantum devices with exposed surfaces
JPH05211178A (ja) 調節されたエネルギ帯を有する薄膜形電界効果トランジスタ
JPH07120782B2 (ja) 半導体装置
JPH0437069A (ja) 共鳴トンネリング素子及びそれを用いた可変コンダクタンス回路
US4645707A (en) Semiconductor devices
JPS6354777A (ja) 共振トンネル装置
US5346851A (en) Method of fabricating Shannon Cell circuits
JPH06296011A (ja) 半導体デバイス
JPS5963769A (ja) 高速半導体素子
JPH01241192A (ja) 半導体装置
JPS60242671A (ja) ヘテロ接合バイポ−ラトランジスタ
Tripathi et al. Electron energy states and miniband parameters in a class of non-uniform quantum well and superlattice structures
JP2675362B2 (ja) 半導体装置
JP2518160B2 (ja) 共鳴トンネル・ダイオ―ド
JPS62217658A (ja) 共鳴トンネル半導体装置
JPH1168087A (ja) 共鳴トンネルトランジスタおよびその製造方法
Zeuner et al. THz response of GaAs/AlGaAs superlattices: from classical to quantum dynamics