JPH04368875A

JPH04368875A - 異常検出装置

Info

Publication number: JPH04368875A
Application number: JP3170521A
Authority: JP
Inventors: Hideo Kikuchi; 英夫菊地
Original assignee: Ricoh Co Ltd
Current assignee: Ricoh Co Ltd
Priority date: 1991-06-15
Filing date: 1991-06-15
Publication date: 1992-12-21

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、レーザプリンタ等の
各種プリンタ，複写装置，ファクシミリ装置等の画像形
成装置を含む駆動部（負荷）をオン・オフ制御する装置
における異常検出装置に関する。

【０００２】

【従来の技術】複写機等の駆動部をオン・オフ制御する
装置においては、例えば特開昭６３−１９３８０９号公
報に見られるように、駆動部（ソレノイド，クラッチ，
モータ等）の動作に応じてオン・オフするセンサやスイ
ッチ類から出力される信号を監視して、駆動部の異常を
検出するようにしたものがある。

【０００３】

【発明が解決しようとする課題】しかしながら、複写機
のように多数の駆動部を使用する装置において、その各
駆動部に対してそれぞれ異常検出用のセンサやスイッチ
類を設けるとコストが大幅にアップしてしまうが、そう
しないと全ての駆動部の異常検出を行えないという問題
があった。

【０００４】この発明は上記の点に鑑みてなされたもの
であり、複数の駆動部の異常検出を低コストで実現でき
るようにすることを目的とする。

【０００５】

【課題を解決するための手段】この発明は上記の目的を
達成するため、複数の駆動部をオン・オフ制御する複数
の制御手段と、その各制御手段により前記各駆動部に通
電される電流を検出する１個の検出手段とを備えた異常
検出装置を提供する。なお、各駆動部に通電される正常
な電流値をそれぞれ記憶する記憶手段と、上記制御手段
の少なくとも１個を選択して対応する駆動部をオン・オ
フ制御させる手段と、該手段によってオンになった駆動
部に通電される電流を記憶手段に記憶された正常な電流
値と比較する手段とを設けることが望ましい。

【０００６】また、上記検出手段によって検出される電
流の所定値以上をクランプする手段、上記検出手段によ
って検出される電流を電圧に変換増幅する手段、異常検
出を行うための指示を外部より入力する手段、あるいは
異常を検出した時にその異常状態を表示する手段等を設
けるとよい。

【０００７】

【作用】この発明の異常検出装置によれば、例えば各制
御手段が対応する駆動部を順次オン・オフ動作させ、オ
ンになった駆動部に通電される電流を１個の検出手段が
順次検出して、その各電流の大きさから個々の駆動部の
異常チェックを行なう。例えば、各駆動部に通電される
正常な電流値を示すデータをそれぞれ記憶しておき、上
記制御手段を１個ずつ選択して対応する駆動部を順次オ
ン・オフ制御させ、オンになった駆動部に通電される電
流値を検出して、その検出データを記憶してある各正常
な電流値を示すデータとそれぞれ比較することにより、
個々の駆動部の異常チェックを行なえる。したがって、
安価な異常検出装置を提供することができる。

【０００８】なお、システムとして動作している時に複
数の駆動部が同時にオンになると、その通電電流検出用
の抵抗により大きな電圧ドロップが発生して、各駆動部
の駆動能力が低下するが、駆動部の異常検出を行なう時
には各駆動部の電圧ドロップを個別に検出できればよい
ので、上記検出手段によって検出される電流の所定値以
上をクランプすることにより、各駆動部に供給する電圧
低下を防止することができる。

【０００９】また、上記電圧ドロップを極力抑えたい場
合には、駆動部の異常検出を行なう時にその検出が困難
になるので、各駆動部に流れる電流を電圧に変換増幅し
てその電圧ドロップを検出するとよい。さらに、異常検
出を行なうための指示を外部より入力したり、異常を検
出した時にその異常状態を表示する手段を設けることに
より、より有効な異常検出装置を提供できる。

【００１０】

【実施例】以下、この発明の実施例を図面に基づいて具
体的に説明する。図２はこの発明の一実施例である複写
装置における制御システムの概略を示す回路図である。

【００１１】この制御システムは、複写装置本体側に備
えられたマイクロコンピュータ（以下「ＣＰＵ」と略称
する）１，ＲＯＭ２，不揮発性メモリ回路３，３つのＩ
／ＯインタフェースＬＳＩ４〜６，駆動部異常検出回路
７，ラッチ回路８，デコーダ９，電源電圧監視回路（Ｒ
ＳＴ）１０，及びテストモードスイッチ１１等からなる
主制御部と、多数のキーを有する操作部１６と多数の表
示器を有する表示部１７とからなる操作・表示部側に備
えられたＣＰＵ１２，ドライバ１３，１４，及びバッフ
ァ１５等からなる制御部などによって構成されている。

【００１２】ＣＰＵ１は中央処理装置，ＲＯＭ，ＲＡＭ
，Ｉ／Ｏインタフェース，タイマ機器等からなるマイク
ロコンピュータであり、複写装置全体を統括制御する。ＲＯＭ２はＣＰＵ１のバスラインに接続された読み出し
専用メモリであり、主として複写装置の制御に必要な主
制御プログラムの他に、駆動部の異常チェックプログラ
ムが格納されている。

【００１３】Ｉ／ＯインタフェースＬＳＩ４〜６はそれ
ぞれプログラマブルＩ／Ｏを内蔵し、並列データの入出
力動作をプログラムで選択して指定することができるよ
うになっている。

【００１４】このＩ／ＯインタフェースＬＳＩ４〜６の
出力ポートには、複写装置を制御するためのクラッチ，
ソレノイド，モータ，チャージャ等の各種のリアルタイ
ム・クロック負荷（駆動部）が接続されている。この各
出力ポートは、ＣＰＵ１からの信号によりビット単位で
オン・オフ制御され、それによって各駆動部へオン・オ
フ信号を出力する。また、Ｉ／ＯインタフェースＬＳＩ
４〜６の各入力ポートには、複写装置を制御するための
各種のセンサやスイッチが接続されている。ＣＰＵ１は
、そのセンサやスイッチからの信号により複写シーケン
スを制御する。

【００１５】ラッチ回路８は、下位アドレスを指示する
データを発生させてＲＯＭ２あるいは不揮発性メモリ回
路３に入力させる。デコーダ９は、ＣＰＵ１からの指示
に応じたデコード信号を出力し、不揮発性メモリ回路３
あるいはＩ／ＯインタフェースＬＳＩ４〜６を選択的に
イネーブル状態にする。電源電圧監視回路（ＲＳＴ）１
０は電源電圧（Ｖｃｃ）を常時監視し、電圧の低下を検
出すると、出力信号ＲＥＳＥＴをローレベル“Ｌ”にす
る。

【００１６】ＣＰＵ１２は１チップのマイクロコンピュ
ータであり、中央処理装置，ＲＯＭ，ＲＡＭ，Ｉ／Ｏイ
ンタフェース，タイマ機器等が内蔵されている。このＣ
ＰＵ１２は、ＣＰＵ１とシリアル信号の送受信を行ない
、操作部１６のキー操作に応じたキー入力信号をＣＰＵ
１へ出力したり、ＣＰＵ１からの表示指示信号に基づい
て表示部１７の各表示器に所定の表示を行なわせる。なお、操作部１６の各キーは実際には図３に示すように
スイッチＳＷとダイオードＤとからなり、表示部１７の
各表示器は図４に示すようにＬＥＤからなる。

【００１７】図１は、図２の駆動部異常検出回路７の詳
細を示す回路図である。この回路において、２１ａ〜２
１ｎはソレノイド、２２ａ〜２２ｎはクラッチ、２３ａ
〜２３ｎ及び２４ａ〜２４ｎはトランジスタ、２５ａ〜
２５ｎ及び２６ａ〜２６ｎはダイオードである。トラン
ジスタ２３ａ〜２３ｎ及び２４ａ〜２４ｎは、駆動部で
あるソレノイド２１ａ〜２１ｎ及びクラッチ２２ａ〜２
２ｎをオン・オフ制御するためのトランジスタであり、
ダイオード２５ａ〜２５ｎ及び２６ａ〜２６ｎは、ソレ
ノイド２１ａ〜２１ｎ及びクラッチ２２ａ〜２２ｎの逆
起電力を吸収するためのダイオードである。

【００１８】いま、図２におけるＣＰＵ１によってＩ／
ＯインタフェースＬＳＩ４が選択され、そのＩ／Ｏポー
トより選択されたトランジスタへオン信号が出力される
と、そのトランジスタがオン状態になり、対応する駆動
部（ソレノイド又はクラッチ）に通電される。なお、従
来はその駆動部に通電される電流Ｉは破線で示す経路を
介してグランドＧＮＤに流れていた。

【００１９】ここで、その通電電流Ｉは次式によって求
めることができる。Ｉ＝（２４Ｖ−Ｖｃｅ）／コイル抵抗但し、Ｖｃｅはトランジスタのオン時のコレクタ・エミ
ッタ間電圧である。この実施例においては、この通電電
流Ｉを抵抗Ｒ１　に流して、ＩにＲ１（抵抗値）を乗じ
た電圧Ｖｉｎ（Ｉ×Ｒ１　）を発生させ、この電圧Ｖｉ
ｎにより駆動回路，駆動部，電源，あるいは図示しない
コネクタの接続状態等を個別に検出する。

【００２０】なお、駆動部が正常に動作している時には
、トランジスタが複数同時にオンしている。したがって
、その通電電流Ｉも大きくなり抵抗Ｒ１により発生する
電圧Ｖｉｎも大きくなるが、その電圧Ｖｉｎが大きくな
りすぎると、駆動部が正常に動作しなくなる。そこで、
電圧Ｖｉｎが所定電圧（ここではダイオード２７の順電
圧Ｖｄ）を越えないように、余分な電流をダイオード２
７を通してグランドに流す。すなわち、電圧Ｖｉｎをダ
イオード２７により０．６〜１．０Ｖにクランプする。

【００２１】なお、駆動部１個に流れる通電電流が最高
の場合でも、Ｖｄ＞Ｒ１　×Ｉの関係が成り立つように
Ｒ１　を決定しておけばよい（異常チェックの場合には
クラッチ又はソレノイドを個別に選択する）。また、駆
動部の数が少ない場合あるいは複数の駆動部が同時に通
電されることがないような場合には、ダイオード２７は
不要である。

【００２２】抵抗Ｒ１　による電圧ドロップを極力抑え
たい場合にはその抵抗Ｒ１　の抵抗値を小さくし、電圧
Ｖｉｎを増幅する回路が必要になるが、その回路として
この実施例では非反転増幅回路２８を設けており、それ
によって電圧Ｖｉｎは、Ｖｉｎ×（１＋Ｒ３／Ｒ２）に増幅されて、ＣＰＵ１のＡ／Ｄ入力端子（Ａ／Ｄ入力
ポート）に入力される。したがって、ＣＰＵ１が駆動部
であるソレノイドあるいはクラッチが正常に動作してい
る時の通電されるその個々の電流値を示すデータを記憶
しておき、異常チェック時にこの記憶したデータとＡ／
Ｄ入力端子に入力されるデータとを比較することによっ
て、各駆動部の異常検出を行なうことができる。

【００２３】なお、駆動電圧，抵抗Ｒ１　，及びその抵
抗Ｒ１　による電圧ドロップを大きくして、直接ＣＰＵ
１のＡ／Ｄ入力端子に入力してもよい。但し、この場合
には抵抗Ｒ１　のワット数を大きくする必要がある。

【００２４】図５は、電圧Ｖｃｃがオフの時、内部のス
タテイックＲＡＭ（以下「ＳＲＡＭ」と略称する）を電
池でバックアップするようにした不揮発性メモリ回路３
の詳細を示す回路図である。この不揮発性メモリ回路３
において、ＳＲＡＭ３１には各コピープロセス毎にその
処理に必要な各処理パラメータ（コピー条件）が逐次書
き込まれ、必要に応じて読み出される。このＳＲＡＭ３
１の不揮発性メモリ領域に各駆動部が正常な時の通電電
流値を示すデータが記憶される。このＳＲＡＭ３１の入
出力端子にはＣＰＵ１のデータバスが接続されており、
アドレス入力端子にはＣＰＵ１のアドレスバスが接続さ
れている。

【００２５】このＳＲＡＭ３１に入力されるデータは、
ＣＰＵ１からの／ＷＲ信号（「／」はローアクティブを
表す）によって同じくＣＰＵ１により指定されたアドレ
スに書き込まれる。また、記憶されているデータのうち
、ＣＰＵ１からの／ＲＤ信号によって同じくＣＰＵ１に
より指定されたアドレスに記憶されたデータが読み出さ
れる。

【００２６】いま、図２における電源電圧監視回路１０
が電圧（Ｖｃｃ）の低下を検出すると、その出力信号Ｒ
ＥＳＥＴが“Ｌ”になってトランジスタ３２がオフにな
り、トランジスタ３３もオフとなって、ＳＲＡＭ３１の
電源及び時計用ＩＣ３４の電源がバックアップ用電池３
５に切り替えられる。また、トランジスタ３２がオフに
なることにより、トランジスタ３６もオフになりなるの
で、ＳＲＡＭ３１及び時計用ＩＣ３４のチップイネーブ
ル入力端子（ＣＳ２，ＣＥ）への信号が“Ｌ”になり、
ＳＲＡＭ３１及び時計用ＩＣ３４に対する書き込み及び
読み出し動作が禁止される（バックアップ状態になる）
。

【００２７】図６及び図７は、この実施例における図２
のＣＰＵ１によるこの発明に係わる異常検出処理を示す
フローチャートである。なお、ここではクラッチに対す
る異常検出処理を省略する。また、各ソレノイド及びセ
ンサとＩ／ＯインタフェースＬＳＩ４〜６との間には図
８に示すようなコネクタ４１，４２が設けられているも
のとする。

【００２８】このルーチンは図示しないメインルーチン
によって周期的にコールされてスタートし、まず図２の
テストモードスイッチ１１がオン状態の場合あるいは操
作・表示部より異常検出の指示入力があった場合に、Ａ
／Ｄ入力ポートより各ソレノイドが通電される前のデー
タＤＡＴＡ０（図１の非反転増幅回路２８の出力信号）
を読み込む。

【００２９】次いで、ソレノイド（ＳＯＬ）２１ａを選
択して、それをオン状態にさせるための信号をＩ／Ｏイ
ンタフェースＬＳＩ４に出力し、Ａ／Ｄ入力ポートより
ソレノイド２１ａに通電される電流値を示すデータＤＡ
ＴＡ１（図１の非反転増幅回路２８の出力信号）を読み
込んだ後、ソレノイド２１ａをオフにするための信号を
Ｉ／ＯインタフェースＬＳＩ４に出力する。以下、上述
と同様な処理をソレノイド２１ｂ〜２１ｎに対しても順
次実施する。

【００３０】その後、検出したデータＤＡＴＡ１〜ＤＡ
ＴＡＮとＤＡＴＡ０とを順次比較し、その各データＤＡ
ＴＡ１〜ＤＡＴＡＮとＤＡＴＡ０が全て同じ、つまり全
てのソレノイド２１ａ〜２１ｎが通電状態にならない場
合には、各センサからの信号の入力処理を行なった後、
その各センサからの信号が入力されているか否かをチェ
ックし、センサ信号が入力されている場合には駆動部へ
の電源が供給されていないことになるので、駆動部電源
異常を示す信号を操作・表示部側のＣＰＵ１２へ出力し
、センサ信号が入力されていない場合にはコネクタ接続
異常を示す信号をＣＰＵ１２へ出力する。

【００３１】一方、個々のソレノイドに通電される電流
値を示すデータＤＡＴＡ１〜ＤＡＴＡＮとＤＡＴＡ０と
が異なる場合には、データＤＡＴＡ１〜ＤＡＴＡＮと予
め記憶設定してある個々の正常な通電電流値を示すデー
タとを比較し、両者が異なる場合にはそれに対応したソ
レノイドの異常を示す信号を操作・表示部側のＣＰＵ１
２へ出力して、表示部１７に異常が生じたソレノイドの
番号を表示させる。

【００３２】このように、この実施例によれば、駆動部
そのものに異常が生じた場合は勿論、駆動部に供給され
ている電源に異常が生じたり、製造工程時あるいはメン
テナンス時のコネクタの挿入忘れによりコネクタ接続異
常が生じた場合でも、それらの異常チェックを簡単な回
路を用いて行なうができる。また、それによってサービ
スマンのメンテナンス時間が短縮し、且つ製造工程の生
産性や信頼性を向上させることもできる。

【００３３】さらに、検出する駆動部の通電電流の所定
値以上をクランプし、しかもその通電電流を電圧に変換
増幅して、駆動部の異常検出（電圧の低下）を行なうの
で、各駆動部に供給される電圧の低下を確実に防ぐこと
ができ、その各駆動能力を適正に保持することができる
。さらにまた、外部より異常検出を行なうための指示入
力がなされることによって駆動部等の異常検出を行ない
、しかもその異常検出時にその異常状態を表示するので
、動作異常が発生した時にその原因を効率よく究明する
ことができる。

【００３４】また、機械納入時あるいは検査時に全ての
駆動部が正常に動作しているか否かをチェックするのが
困難なシステムもあるが、この実施例によると他の一連
のテストモードと同一レベルで自動的に異常検出を行な
うこともできるので、品質及び信頼性が一層高まる。

【００３５】以上、この発明を複写装置における異常検
出装置に適用した実施例について説明したが、この発明
はこれに限らず、レーザプリンタ等の各種プリンタやフ
ァクシミリ装置等の画像形成装置を含む駆動部（負荷）
をオン・オフ制御する装置における異常検出装置に適用
可能である。

【００３６】

【発明の効果】以上説明してきたように、この発明の異
常検出装置によれば、複数の駆動部の異常検出を低コス
トで実現することができる。

【図面の簡単な説明】

【図１】図２の駆動部異常検出回路７の詳細を示す回路
図である。

【図２】この発明の一実施例である複写装置における制
御システムの概略を示す回路図である。

【図３】図２の操作部１６のキーを説明するための説明
図である。

【図４】図２の表示部１７の表示器を説明するための説
明図である。

【図５】図２の不揮発性メモリ回路３の詳細を示す回路
図である。

【図６】この実施例における図２のＣＰＵ１によるこの
発明に係わる異常検出処理の一部を示すフロー図である
。

【図７】図６の異常検出処理の続きを示すフロー図であ
る。

【図８】この実施例の作用説明に供する回路図である。

【符号の説明】

１，１２　　ＣＰＵ　　　　　　　　　　　　２　　Ｒ
ＯＭ３　　不揮発性メモリ回路　　　　　　４〜６　　
Ｉ／ＯインタフェースＬＳＩ７　　駆動部異常検出回路　　　　　　８　　ラッチ回
路９　　デコーダ　　　　　　　　　　　　　　　　１
０　　電源電圧監視回路（ＲＳＴ）１１　　テストモードスイッチ　　１３，１４　　ドラ
イバ１５　　バッファ　　　　　　　　　　　　　　１
６　　操作部１７　　表示部　　　　　　　　　　　　
　　　　２１ａ〜２１ｎ　　ソレノイド２２ａ〜２２ｎ　　クラッチ２３ａ〜２３ｎ，２４ａ〜２４ｎ，３２，３３，３６　
　トランジスタ２５ａ〜２５ｎ，２６ａ〜２６ｎ，２７　　ダイオード
２８　　非反転増幅回路　　　　　　　　３１　　スタ
ティックＲＡＭ３４　　時計ＩＣ　　　　　　　　　　　　　　３５　
　バックアップ用電池４１，４２　　コネクタ

Claims

【特許請求の範囲】

【請求項１】　　複数の駆動部をオン・オフ制御する複
数の制御手段と、その各制御手段により前記各駆動部に
通電される電流を検出する１個の検出手段とを備えたこ
とを特徴とする異常検出装置。
【請求項２】　　請求項１記載の異常検出装置において
、前記各駆動部に通電される正常な電流値を示すデータ
をそれぞれ記憶する記憶手段と、前記制御手段の少なく
とも１個を選択して対応する駆動部をオン・オフ制御さ
せる手段と、該手段によってオンになった駆動部に通電
される電流を前記検出手段によって検出して、その検出
データを前記記憶手段内のデータと比較する手段とを設
けたことを特徴とする異常検出装置。
【請求項３】　　請求項１又は２記載の異常検出装置に
おいて、前記検出手段によって検出される電流の所定値
以上をクランプする手段を設けたことを特徴とする異常
検出装置。
【請求項４】　　請求項１乃至３のいずれか一項に記載
の異常検出装置において、前記検出手段が前記各駆動部
に通電される電流を電圧に変換増幅する手段であること
を特徴とする異常検出装置。
【請求項５】　　請求項１乃至４のいずれか一項に記載
の異常検出装置において、異常検出を行うための指示を
外部より入力する手段を設けたことを特徴とする異常検
出装置。
【請求項６】　　請求項１乃至５のいずれか一項に記載
の異常検出装置において、異常を検出した時にその異常
状態を表示する手段を設けたことを特徴とする異常検出
装置。