JPH04367932A - 倍精度乗算方法 - Google Patents
倍精度乗算方法Info
- Publication number
- JPH04367932A JPH04367932A JP3144890A JP14489091A JPH04367932A JP H04367932 A JPH04367932 A JP H04367932A JP 3144890 A JP3144890 A JP 3144890A JP 14489091 A JP14489091 A JP 14489091A JP H04367932 A JPH04367932 A JP H04367932A
- Authority
- JP
- Japan
- Prior art keywords
- bits
- precision
- double
- bit
- partial product
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000000034 method Methods 0.000 title claims description 31
- 230000000295 complement effect Effects 0.000 claims abstract description 28
- 238000012545 processing Methods 0.000 claims description 2
- 238000012937 correction Methods 0.000 abstract description 5
- 238000010586 diagram Methods 0.000 description 12
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000001131 transforming effect Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、２の補数フォーマット
専用の乗算器を使用し、２進数表現された倍精度数値の
乗算を行う倍精度乗算方法に関するものである。
専用の乗算器を使用し、２進数表現された倍精度数値の
乗算を行う倍精度乗算方法に関するものである。
【０００２】
【従来の技術】従来、この種の分野の技術としては、「
アナログ・ディバイス ＤＳＰデータブック」（１９
９０／１９９１）アナログ・ディバイス株式会社Ｐ．４
−５２〜４−５４に記載されるものがあった。以下、そ
の内容を概説する。
アナログ・ディバイス ＤＳＰデータブック」（１９
９０／１９９１）アナログ・ディバイス株式会社Ｐ．４
−５２〜４−５４に記載されるものがあった。以下、そ
の内容を概説する。
【０００３】上記文献では、２の補数フォーマット専用
の２４×２４ビット乗算器を用いて倍精度乗算を行って
いる。この乗算器の場合、単精度は２４ビット、倍精度
は４８ビットとなり、そのデータフォーマット例を図２
に示す。
の２４×２４ビット乗算器を用いて倍精度乗算を行って
いる。この乗算器の場合、単精度は２４ビット、倍精度
は４８ビットとなり、そのデータフォーマット例を図２
に示す。
【０００４】図２は、従来の倍精度乗算方法におけるデ
ータフォーマット例を示す図である。
ータフォーマット例を示す図である。
【０００５】この図２において、２４ビットＸ０ 〜Ｘ
２３の最上位ビット（以下、ＭＳＢという）Ｘ２３と、
４８ビットＸ０ 〜Ｘ４７の上位２ビットＸ４６，Ｘ４
７とは、共に２の補数フォーマットの符号ビットである
。ただし、最下位ビット（以下、ＬＳＢという）を０ビ
ット目とする。
２３の最上位ビット（以下、ＭＳＢという）Ｘ２３と、
４８ビットＸ０ 〜Ｘ４７の上位２ビットＸ４６，Ｘ４
７とは、共に２の補数フォーマットの符号ビットである
。ただし、最下位ビット（以下、ＬＳＢという）を０ビ
ット目とする。
【０００６】この乗算器が倍精度乗算を行うときは、図
２の４８ビットＸ０〜Ｘ４７を単純に上位側、下位側２
４ビットずつに分割するのではなく、２の補数フォーマ
ット専用乗算器のため図３に示すようなフォーマット調
整が必要である。
２の４８ビットＸ０〜Ｘ４７を単純に上位側、下位側２
４ビットずつに分割するのではなく、２の補数フォーマ
ット専用乗算器のため図３に示すようなフォーマット調
整が必要である。
【０００７】このフォーマット調整は次のようにして行
われる。
われる。
【０００８】まず、下位側２３ビット（１０）はそのま
まにしておき（１０ａ）、２３ビット目（１１）、つま
り下位側のＭＳＢを０（１１ａ）とする。続いて、２３
ビット目から４６ビット目までの２４ビット（１２）を
１ビット左シフトして上位側２４ビット（１２ａ）とす
る。こうすることにより、上位側２４ビット、下位側２
４ビット共に２の補数フォーマットとなる。なお、図中
の各ビット（１２、１３、１１ａ、及び１３ａ）は符号
ビットである。
まにしておき（１０ａ）、２３ビット目（１１）、つま
り下位側のＭＳＢを０（１１ａ）とする。続いて、２３
ビット目から４６ビット目までの２４ビット（１２）を
１ビット左シフトして上位側２４ビット（１２ａ）とす
る。こうすることにより、上位側２４ビット、下位側２
４ビット共に２の補数フォーマットとなる。なお、図中
の各ビット（１２、１３、１１ａ、及び１３ａ）は符号
ビットである。
【０００９】次に、例えば４８×２４ビットの倍精度乗
算方法を図４を参照しつつ説明する。
算方法を図４を参照しつつ説明する。
【００１０】図４において、（２１）はフォーマット調
整後の上位側２４ビット、（２２）はフォーマット調整
後の下位側２４ビット、（２３）は２４ビット乗数、及
び（２４）はフォーマット調整後の下位ビット側２４ビ
ット（２２）と２４ビット乗数（２３）との部分積であ
る。
整後の上位側２４ビット、（２２）はフォーマット調整
後の下位側２４ビット、（２３）は２４ビット乗数、及
び（２４）はフォーマット調整後の下位ビット側２４ビ
ット（２２）と２４ビット乗数（２３）との部分積であ
る。
【００１１】さらに、（２５）はフォーマット調整後の
上位ビット（２１）と２４ビット乗数（２３）との部分
積、斜線部の（２７，２８）はそれぞれ部分積（２４，
２５）の符号拡張部、及び（２８）は７２ビットの乗算
結果である。なお、７２ビットの乗算結果（２８）内の
数字は、そのビットが右から何ビット目であるかを表し
ている。
上位ビット（２１）と２４ビット乗数（２３）との部分
積、斜線部の（２７，２８）はそれぞれ部分積（２４，
２５）の符号拡張部、及び（２８）は７２ビットの乗算
結果である。なお、７２ビットの乗算結果（２８）内の
数字は、そのビットが右から何ビット目であるかを表し
ている。
【００１２】まず、部分積（２４）を、次に部分積（２
５）を求め、部分積（２５）のＬＳＢを部分積（２４）
の２３ビット目に桁合わせし、加算することによって７
２ビットの乗算結果（２８）が求められる。
５）を求め、部分積（２５）のＬＳＢを部分積（２４）
の２３ビット目に桁合わせし、加算することによって７
２ビットの乗算結果（２８）が求められる。
【００１３】図５は、従来の他の倍精度乗算方法を説明
するための説明図である。
するための説明図である。
【００１４】図５において、（３１）は、フォーマット
調整後の４８ビット被乗数の上位側２４ビット、（３２
）はフォーマット調整後の４８ビット被乗数の下位側２
４ビット、（３３）はフォーマット調整後の４８ビット
乗数の上位側２４ビット、（３４）はフォーマット調整
後の４８ビット乗数の下位側２４ビットである。
調整後の４８ビット被乗数の上位側２４ビット、（３２
）はフォーマット調整後の４８ビット被乗数の下位側２
４ビット、（３３）はフォーマット調整後の４８ビット
乗数の上位側２４ビット、（３４）はフォーマット調整
後の４８ビット乗数の下位側２４ビットである。
【００１５】さらに、（３５）はフォーマット調整後の
４８ビット被乗数の下位側２４ビット（３２）とフォー
マット調整後の４８ビット乗数の下位側２４ビット（３
４）との部分積、及び（３６）はフォーマット調整後の
４８ビット被乗数の上位側２４ビット（３１）とフォー
マット調整後の４８ビット乗数の下位側２４ビット（３
４）との部分積である。
４８ビット被乗数の下位側２４ビット（３２）とフォー
マット調整後の４８ビット乗数の下位側２４ビット（３
４）との部分積、及び（３６）はフォーマット調整後の
４８ビット被乗数の上位側２４ビット（３１）とフォー
マット調整後の４８ビット乗数の下位側２４ビット（３
４）との部分積である。
【００１６】（３７）はフォーマット調整後の４８ビッ
ト被乗数の下位側２４ビット（３２）とフォーマット調
整後の４８ビット乗数の上位側２４ビット（３３）との
部分積、（３８）はフォーマット調整後の４８ビット被
乗数の上位側２４ビット（３１）とフォーマット調整後
の４８ビット乗数の上位側２４ビット（３３）との部分
積である。また、図中斜線部の（３５ａ，３６ａ，３７
ａ，３８ａ）はそれぞれ部分積（３５，３６，３７，３
８）の符号拡張部、（３９）は９６ビットの乗算結果で
ある。なお、９６ビットの乗算結果（３９）内の数字は
そのビットが右から何ビット目であるかを表している。
ト被乗数の下位側２４ビット（３２）とフォーマット調
整後の４８ビット乗数の上位側２４ビット（３３）との
部分積、（３８）はフォーマット調整後の４８ビット被
乗数の上位側２４ビット（３１）とフォーマット調整後
の４８ビット乗数の上位側２４ビット（３３）との部分
積である。また、図中斜線部の（３５ａ，３６ａ，３７
ａ，３８ａ）はそれぞれ部分積（３５，３６，３７，３
８）の符号拡張部、（３９）は９６ビットの乗算結果で
ある。なお、９６ビットの乗算結果（３９）内の数字は
そのビットが右から何ビット目であるかを表している。
【００１７】まず、部分積（３５）を、次に部分積（３
６，３７）を求め、部分積（３６，３７）のＬＳＢを部
分積（３５）の２３ビット目に桁合わせをし、さらに部
分積（３８）を求める。さらに、この部分積（３８）の
ＬＳＢを部分積（３５）の４６ビット目に桁合わせをし
て加算することによって９６ビットの乗算結果（３５）
が求められる。
６，３７）を求め、部分積（３６，３７）のＬＳＢを部
分積（３５）の２３ビット目に桁合わせをし、さらに部
分積（３８）を求める。さらに、この部分積（３８）の
ＬＳＢを部分積（３５）の４６ビット目に桁合わせをし
て加算することによって９６ビットの乗算結果（３５）
が求められる。
【００１８】
【発明が解決しようとする課題】しかしながら、上記の
倍精度乗算方法では、扱い可能な倍精度数値スケールが
、４８ビット整数の場合、 −２４６≦ 倍精度数値 ≦２４６−１となり、２
の補数フォーマット４８ビット整数の最大スケールであ
る −２４７≦ 倍精度数値 ≦２４７−１の半分しか
扱えないという問題があった。
倍精度乗算方法では、扱い可能な倍精度数値スケールが
、４８ビット整数の場合、 −２４６≦ 倍精度数値 ≦２４６−１となり、２
の補数フォーマット４８ビット整数の最大スケールであ
る −２４７≦ 倍精度数値 ≦２４７−１の半分しか
扱えないという問題があった。
【００１９】本発明は前記従来技術の持っていた課題と
して、倍精度数値が最大スケールの半分しか扱えない点
について解決した倍精度乗算方法を提供するものである
。
して、倍精度数値が最大スケールの半分しか扱えない点
について解決した倍精度乗算方法を提供するものである
。
【００２０】
【課題を解決するための手段】第１の発明は、前記課題
を解決するために、２の補数フォーマット専用のＮ×Ｎ
ビット（Ｎ；偶数）乗算器を用い、倍精度数値（２Ｎビ
ット）と単精度数値（Ｎビット）との乗算を行う倍精度
乗算方法において、次のような手段を講じたものである
。
を解決するために、２の補数フォーマット専用のＮ×Ｎ
ビット（Ｎ；偶数）乗算器を用い、倍精度数値（２Ｎビ
ット）と単精度数値（Ｎビット）との乗算を行う倍精度
乗算方法において、次のような手段を講じたものである
。
【００２１】即ち、前記倍精度数値の下位側Ｎビットを
２の補数フォーマットとして扱い、該下位側Ｎビットと
前記単精度数値との乗算を行って第１の部分積を求める
と共に、前記倍精度数値の下位側Ｎビットの最上位ビッ
トが１または０のいずれであるかの判定を行い、その判
定結果が１であれば前記倍精度数値の上位側Ｎビットに
予め１を加えておく。
２の補数フォーマットとして扱い、該下位側Ｎビットと
前記単精度数値との乗算を行って第１の部分積を求める
と共に、前記倍精度数値の下位側Ｎビットの最上位ビッ
トが１または０のいずれであるかの判定を行い、その判
定結果が１であれば前記倍精度数値の上位側Ｎビットに
予め１を加えておく。
【００２２】そして、その倍精度数値の上位側Ｎビット
と前記単精度数値との乗算を行って第２の部分積を求め
、前記第２の部分積の最下位ビットを前記第１の部分積
のＮビット目に桁合わせして前記第１と第２の部分積と
の加算を行うようにしたものである。
と前記単精度数値との乗算を行って第２の部分積を求め
、前記第２の部分積の最下位ビットを前記第１の部分積
のＮビット目に桁合わせして前記第１と第２の部分積と
の加算を行うようにしたものである。
【００２３】第２の発明では、２の補数フォーマット専
用のＮ×Ｎビット（Ｎ；偶数）乗算器を用い、第１及び
第２の倍精度数値（２Ｎビット）の乗算（２Ｎ×２Ｎビ
ット）を行う倍精度乗算方法において、次のような手段
を講じたものである。
用のＮ×Ｎビット（Ｎ；偶数）乗算器を用い、第１及び
第２の倍精度数値（２Ｎビット）の乗算（２Ｎ×２Ｎビ
ット）を行う倍精度乗算方法において、次のような手段
を講じたものである。
【００２４】即ち、前記第１及び第２の倍精度数値の下
位側Ｎビットをそれぞれ２の補数フォーマットとして扱
い、その各下位側Ｎビットの乗算を行って第１の部分積
を求めると共に、前記第１及び第２の倍精度数値の下位
側Ｎビットの最上位ビットが１または０のいずれである
かの判定を行い、その判定結果がいずれも１であれば前
記第１及び第２の倍精度数値の上位側Ｎビットにそれぞ
れ予め１を加えておく。
位側Ｎビットをそれぞれ２の補数フォーマットとして扱
い、その各下位側Ｎビットの乗算を行って第１の部分積
を求めると共に、前記第１及び第２の倍精度数値の下位
側Ｎビットの最上位ビットが１または０のいずれである
かの判定を行い、その判定結果がいずれも１であれば前
記第１及び第２の倍精度数値の上位側Ｎビットにそれぞ
れ予め１を加えておく。
【００２５】そして、その第１の倍精度数値の上位側Ｎ
ビットと前記第２の倍精度数値の下位側Ｎビットとの乗
算を行って第２の部分積を求め、前記第１の倍精度数値
の下位側Ｎビットと前記第２の倍精度数値の上位側Ｎビ
ットとの乗算を行って第３の部分積を求め、前記第２及
び第３の部分積の最下位ビットを前記第１の部分積のＮ
ビット目に桁合わせして前記第１、第２及び第３の部分
積の加算処理を行った後、前記第１及び第２の倍精度数
値の上位側Ｎビットの乗算を行って第４の部分積を求め
、前記第４の部分積の最下位ビットを前記第１の部分積
の２Ｎビット目に桁合わせして前記加算処理の加算結果
と前記第４の部分積との加算を行うようにしたものであ
る。
ビットと前記第２の倍精度数値の下位側Ｎビットとの乗
算を行って第２の部分積を求め、前記第１の倍精度数値
の下位側Ｎビットと前記第２の倍精度数値の上位側Ｎビ
ットとの乗算を行って第３の部分積を求め、前記第２及
び第３の部分積の最下位ビットを前記第１の部分積のＮ
ビット目に桁合わせして前記第１、第２及び第３の部分
積の加算処理を行った後、前記第１及び第２の倍精度数
値の上位側Ｎビットの乗算を行って第４の部分積を求め
、前記第４の部分積の最下位ビットを前記第１の部分積
の２Ｎビット目に桁合わせして前記加算処理の加算結果
と前記第４の部分積との加算を行うようにしたものであ
る。
【００２６】
【作用】第１の発明は、以上のように倍精度乗算方法を
構成したので、倍精度数値の下位側Ｎビットの最上位ビ
ットが１の場合に、該倍精度数値の上位側ビットに予め
１を加えておくことにより、本来、絶対値フォーマット
である倍精度数値の下位側Ｎビットを２の補数フォーマ
ットとして扱ったことに対する補正がなされる。そして
、第２の部分積の最下位ビットを第１の部分積のＮビッ
ト目に桁合わせして第１と第２の部分積との加算を行う
ことにより、乗算結果が得られる。これにより、倍精度
乗算が容易に最大スケールで扱える。
構成したので、倍精度数値の下位側Ｎビットの最上位ビ
ットが１の場合に、該倍精度数値の上位側ビットに予め
１を加えておくことにより、本来、絶対値フォーマット
である倍精度数値の下位側Ｎビットを２の補数フォーマ
ットとして扱ったことに対する補正がなされる。そして
、第２の部分積の最下位ビットを第１の部分積のＮビッ
ト目に桁合わせして第１と第２の部分積との加算を行う
ことにより、乗算結果が得られる。これにより、倍精度
乗算が容易に最大スケールで扱える。
【００２７】第２の発明は、第１及び第２の倍精度数値
の下位側Ｎビットの最上位ビットが１の場合に、その第
１及び第２の倍精度数値の上位側Ｎビットに予め１を加
えておくことにより、本来、絶対値フォーマットである
第１及び第２の倍精度数値の下位側Ｎビットを２の補数
フォーマットとして扱ったことに対する補正がなされる
。そして、第１、第２及び第３の部分積の加算処理を行
った後、第１及び第２の倍精度数値の上位側Ｎビットの
乗算を行って第４の部分積を求め、その第４の部分積の
最下位ビットを前記第１の部分積の２Ｎビット目に桁合
わせして前記加算処理の加算結果と前記第４の部分積と
の加算を行えば、乗算結果が得られる。これにより、第
１の発明同様に倍精度乗算が容易に最大スケールで扱え
る。
の下位側Ｎビットの最上位ビットが１の場合に、その第
１及び第２の倍精度数値の上位側Ｎビットに予め１を加
えておくことにより、本来、絶対値フォーマットである
第１及び第２の倍精度数値の下位側Ｎビットを２の補数
フォーマットとして扱ったことに対する補正がなされる
。そして、第１、第２及び第３の部分積の加算処理を行
った後、第１及び第２の倍精度数値の上位側Ｎビットの
乗算を行って第４の部分積を求め、その第４の部分積の
最下位ビットを前記第１の部分積の２Ｎビット目に桁合
わせして前記加算処理の加算結果と前記第４の部分積と
の加算を行えば、乗算結果が得られる。これにより、第
１の発明同様に倍精度乗算が容易に最大スケールで扱え
る。
【００２８】従って、前記課題を解決できるのである。
【００２９】
【実施例】図１は本発明の第１の実施例を示す倍精度乗
算方法を説明するための説明図、及び図６（ａ），（ｂ
）は図１の実施例で使用されるデータフォーマット例を
示す図であり、同図（ａ）は２４ビットのデータフォー
マット例、同図（ｂ）は４８ビットのデータフォーマッ
ト例である。
算方法を説明するための説明図、及び図６（ａ），（ｂ
）は図１の実施例で使用されるデータフォーマット例を
示す図であり、同図（ａ）は２４ビットのデータフォー
マット例、同図（ｂ）は４８ビットのデータフォーマッ
ト例である。
【００３０】本実施例の倍精度乗算は、２の補数フォー
マット専用の２４×２４ビット乗算器を用いて実施され
るものであり、この乗算器の場合、単精度数値は２４ビ
ット、倍精度数値は４８ビットとなり、そのデータフォ
ーマット例が図６（ａ），（ｂ）に示されている。なお
、図中のＭＳＢのＸ２３とＸ４７は共に２の補数フォー
マットの符号ビットである。
マット専用の２４×２４ビット乗算器を用いて実施され
るものであり、この乗算器の場合、単精度数値は２４ビ
ット、倍精度数値は４８ビットとなり、そのデータフォ
ーマット例が図６（ａ），（ｂ）に示されている。なお
、図中のＭＳＢのＸ２３とＸ４７は共に２の補数フォー
マットの符号ビットである。
【００３１】以下、倍精度乗算の乗算方法を説明する。
【００３２】図１において、（４０）は４８ビット被乗
数（倍精度数値）の補正された上位側２４ビット、（４
１）は４８ビット被乗数の下位側２４ビット、（４２）
は４８ビット被乗数の下位側２４ビット（４１）のＭＳ
Ｂ、及び（４３）は２４ビット乗数（単精度数値）であ
る。
数（倍精度数値）の補正された上位側２４ビット、（４
１）は４８ビット被乗数の下位側２４ビット、（４２）
は４８ビット被乗数の下位側２４ビット（４１）のＭＳ
Ｂ、及び（４３）は２４ビット乗数（単精度数値）であ
る。
【００３３】（４４）は４８ビット被乗数の下位側２４
ビット（４１）と２４ビット乗数（４３）との部分積（
第１の部分積）、（４５）は４８ビット被乗数の補正さ
れた上位側２４ビット（４０）と２４ビット乗数（４３
）との部分積（第２の部分積）、（４６）は７２ビット
の乗算結果、及び図中斜線部の（４４ａ）は部分積（４
４）の符号拡張部である。
ビット（４１）と２４ビット乗数（４３）との部分積（
第１の部分積）、（４５）は４８ビット被乗数の補正さ
れた上位側２４ビット（４０）と２４ビット乗数（４３
）との部分積（第２の部分積）、（４６）は７２ビット
の乗算結果、及び図中斜線部の（４４ａ）は部分積（４
４）の符号拡張部である。
【００３４】４８ビット被乗数の上位側２４ビット（４
０）の補正は、下位側２４ビットのＭＳＢ（４２）が１
の時に、上位側（４０）に予め１を加えることにより行
われる。
０）の補正は、下位側２４ビットのＭＳＢ（４２）が１
の時に、上位側（４０）に予め１を加えることにより行
われる。
【００３５】倍精度乗算方法は、次のように行われる。
【００３６】まず、４８ビット被乗数の下位側２４ビッ
ト（４１）を実際は絶対値フォーマットになっているも
のを、フォーマット調整することなしに、そのまま２の
補数フォーマットとして扱い、部分積（４４）を求める
。次に部分積（４５）を求め、部分積（４５）のＬＳＢ
の部分積（４４）の２４ビット目に桁合わせして加算す
ることによって、７２ビット乗算結果（４６）が求めら
れる。
ト（４１）を実際は絶対値フォーマットになっているも
のを、フォーマット調整することなしに、そのまま２の
補数フォーマットとして扱い、部分積（４４）を求める
。次に部分積（４５）を求め、部分積（４５）のＬＳＢ
の部分積（４４）の２４ビット目に桁合わせして加算す
ることによって、７２ビット乗算結果（４６）が求めら
れる。
【００３７】以下、上記倍精度乗算の補正方法を数式を
用いて説明する。
用いて説明する。
【００３８】４８ビット被乗数をＸ、２４ビット乗数を
Ｙとすると、 但し、ｘｉ ，
ｙｉ は０又は１であり、ｉは右から何ビット目である
かを示す。
Ｙとすると、 但し、ｘｉ ，
ｙｉ は０又は１であり、ｉは右から何ビット目である
かを示す。
【００３９】（１）式を上位側、下位側２４ビットに分
割したものをそれぞれＸ１，Ｘ０とすると、 （４）
式は絶対値フォーマットになっているが、実際の乗算で
は、Ｘ０を２の補数フォーマットとして扱うので、これ
をＸ０ａ とすると、 （４）式を変形して、 （７）式第２項のｘ２３・２２４を上位側２４ビットＸ
１に加えることにより、補正された上位側２４ビットを
Ｘ１ａ とすると、Ｘは、 Ｘ＝Ｘ１＋ｘ２３・２２４＋
Ｘ０ａ ＝Ｘ１ａ ＋Ｘ
０ａ
……（８）となる。
割したものをそれぞれＸ１，Ｘ０とすると、 （４）
式は絶対値フォーマットになっているが、実際の乗算で
は、Ｘ０を２の補数フォーマットとして扱うので、これ
をＸ０ａ とすると、 （４）式を変形して、 （７）式第２項のｘ２３・２２４を上位側２４ビットＸ
１に加えることにより、補正された上位側２４ビットを
Ｘ１ａ とすると、Ｘは、 Ｘ＝Ｘ１＋ｘ２３・２２４＋
Ｘ０ａ ＝Ｘ１ａ ＋Ｘ
０ａ
……（８）となる。
【００４０】このように、本実施例は、下位側２４ビッ
トのＭＳＢ（（８）式のｘ２３）が１のとき、上位側２
４ビットに１を加えることにより補正され、上位側２４
ビット、下位側２４ビットともに２の補数フォーマット
専用の乗算器において、最大スケールの倍精度乗算が容
易に行える。
トのＭＳＢ（（８）式のｘ２３）が１のとき、上位側２
４ビットに１を加えることにより補正され、上位側２４
ビット、下位側２４ビットともに２の補数フォーマット
専用の乗算器において、最大スケールの倍精度乗算が容
易に行える。
【００４１】図７は、本発明の第２の実施例を示す倍精
度乗算方法を説明するための説明図である。
度乗算方法を説明するための説明図である。
【００４２】本実施例は、２の補数フォーマット専用の
２４×２４ビット乗算器を用い、倍精度数値（４８ビッ
ト）同志の乗算（４８×４８ビット）を行うものである
。
２４×２４ビット乗算器を用い、倍精度数値（４８ビッ
ト）同志の乗算（４８×４８ビット）を行うものである
。
【００４３】図７において、（５１）は４８ビット被乗
数（第１の倍精度数値）の補正された上位側２４ビット
、（５２）は４８ビット被乗数の下位側２４ビット、（
５３）は４８ビット乗数（第２の倍精度数値）の補正さ
れた上位側２４ビット、（５４）は４８ビット乗数の下
位側２４ビット、（５５，５６）はそれぞれ４８ビット
被乗数、及び４８ビット乗数の下位側２４ビット（５２
，５４）のＭＳＢである。
数（第１の倍精度数値）の補正された上位側２４ビット
、（５２）は４８ビット被乗数の下位側２４ビット、（
５３）は４８ビット乗数（第２の倍精度数値）の補正さ
れた上位側２４ビット、（５４）は４８ビット乗数の下
位側２４ビット、（５５，５６）はそれぞれ４８ビット
被乗数、及び４８ビット乗数の下位側２４ビット（５２
，５４）のＭＳＢである。
【００４４】また、（５７）は４８ビット被乗数の下位
側２４ビット（５２）と４８ビット乗数の下位側２４ビ
ット（５４）との部分積（第１の部分積）、（５８）は
４８ビット被乗数の補正された上位側２４ビット（５１
）と４８ビット乗数の下位側２４ビット（５４）との部
分積（第２の部分積）、（５９）は４８ビット被乗数の
下位側２４ビット（５２）と４８ビット乗数の補正され
た上位側２４ビット（５３）との部分積（第３の部分積
）、（６０）は４８ビット被乗数の補正された上位側２
４ビット（５１）と４８ビット乗数の補正された上位側
２４ビット（５３）との部分積（第４の部分積）、（６
１）は９６ビットの乗算結果、（５７ａ，５８ａ，５９
ａ）はそれぞれ部分積（５７，５８，５９）の符号拡張
部である。
側２４ビット（５２）と４８ビット乗数の下位側２４ビ
ット（５４）との部分積（第１の部分積）、（５８）は
４８ビット被乗数の補正された上位側２４ビット（５１
）と４８ビット乗数の下位側２４ビット（５４）との部
分積（第２の部分積）、（５９）は４８ビット被乗数の
下位側２４ビット（５２）と４８ビット乗数の補正され
た上位側２４ビット（５３）との部分積（第３の部分積
）、（６０）は４８ビット被乗数の補正された上位側２
４ビット（５１）と４８ビット乗数の補正された上位側
２４ビット（５３）との部分積（第４の部分積）、（６
１）は９６ビットの乗算結果、（５７ａ，５８ａ，５９
ａ）はそれぞれ部分積（５７，５８，５９）の符号拡張
部である。
【００４５】上位側２４ビット（５１，５３）の補正は
下位側２４ビットのＭＳＢ（５５，５６）が１のときに
、それぞれの上位側（５１，５３）に予め１を加えるこ
とにより行われる。
下位側２４ビットのＭＳＢ（５５，５６）が１のときに
、それぞれの上位側（５１，５３）に予め１を加えるこ
とにより行われる。
【００４６】乗算方法は、次のようになる。４８ビット
の下位側２４ビット（５２，５４）の実際は絶対値フォ
ーマットになっているものを、フォーマット調整するこ
となしにそのまま２の補数フォーマットとして扱い、部
分積（５７）を求める。次に部分積（５８，５９）を求
め、それぞれのＬＳＢを部分積（５７）の２４ビット目
に桁合わせして加算し、最後に部分積（６０）を求め、
そのＬＳＢを部分積（５７）の４８ビット目に桁合わせ
して加算することによって、９６ビット乗算結果（６１
）が求められる。
の下位側２４ビット（５２，５４）の実際は絶対値フォ
ーマットになっているものを、フォーマット調整するこ
となしにそのまま２の補数フォーマットとして扱い、部
分積（５７）を求める。次に部分積（５８，５９）を求
め、それぞれのＬＳＢを部分積（５７）の２４ビット目
に桁合わせして加算し、最後に部分積（６０）を求め、
そのＬＳＢを部分積（５７）の４８ビット目に桁合わせ
して加算することによって、９６ビット乗算結果（６１
）が求められる。
【００４７】この倍精度乗算の補正方法を数式で表す。
【００４８】４８ビット被乗数をＸ、４８ビット乗数を
Ｙとすると、 （但し、ｘｉ
，ｙｉ は０又は１であり、ｉは右から何ビット目であ
るかを示す。）となる。 Ｘ，Ｙフォーマットが同じであるので、Ｘについてのみ
示すと、上記実施例における（３）式〜（８）式と同一
の数式で表せ、同様に、最大スケールの倍精度乗算が容
易に行える。
Ｙとすると、 （但し、ｘｉ
，ｙｉ は０又は１であり、ｉは右から何ビット目であ
るかを示す。）となる。 Ｘ，Ｙフォーマットが同じであるので、Ｘについてのみ
示すと、上記実施例における（３）式〜（８）式と同一
の数式で表せ、同様に、最大スケールの倍精度乗算が容
易に行える。
【００４９】なお、本発明は、図示の実施例に限定され
ず、種々の変形が可能である。例えば、上記実施例の倍
精度乗算は、２の補数フォーマット専用の２４×２４ビ
ット乗算器を用いて実施したが、２４×２４ビットに限
定されず、Ｎ×Ｎビット（Ｎ；偶数）乗算器で実施する
ようにしても良い。
ず、種々の変形が可能である。例えば、上記実施例の倍
精度乗算は、２の補数フォーマット専用の２４×２４ビ
ット乗算器を用いて実施したが、２４×２４ビットに限
定されず、Ｎ×Ｎビット（Ｎ；偶数）乗算器で実施する
ようにしても良い。
【００５０】
【発明の効果】以上詳細に説明したように、第１の発明
によれば、倍精度数値と単精度数値との乗算を行うに際
し、絶対値フォーマットである倍精度数値の下位側Ｎビ
ットをフォーマット調整することなしに２の補数フォー
マットとして扱い、この下位側Ｎビットの最上位ビット
が１であれば、その上位側Ｎビットに１を加えて補正す
るようにしたので、倍精度数値の扱えるスケールが従来
の２倍となって最大スケールのすべてを容易に扱うこと
が可能となる。これにより、倍精度乗算の精度が従来の
２倍となる。
によれば、倍精度数値と単精度数値との乗算を行うに際
し、絶対値フォーマットである倍精度数値の下位側Ｎビ
ットをフォーマット調整することなしに２の補数フォー
マットとして扱い、この下位側Ｎビットの最上位ビット
が１であれば、その上位側Ｎビットに１を加えて補正す
るようにしたので、倍精度数値の扱えるスケールが従来
の２倍となって最大スケールのすべてを容易に扱うこと
が可能となる。これにより、倍精度乗算の精度が従来の
２倍となる。
【００５１】第２の発明によれば、第１及び第２の倍精
度数値の乗算を行うに際し、絶対値フォーマットである
第１及び第２の倍精度数値の下位側Ｎビットをフォーマ
ット調整することなしに２の補数フォーマットとして扱
い、その各下位側Ｎビットの最上位ビットが１であれば
、それぞれの上位側Ｎビットに１を加えて補正するよう
にしたので、第１の発明と同様の効果がある。
度数値の乗算を行うに際し、絶対値フォーマットである
第１及び第２の倍精度数値の下位側Ｎビットをフォーマ
ット調整することなしに２の補数フォーマットとして扱
い、その各下位側Ｎビットの最上位ビットが１であれば
、それぞれの上位側Ｎビットに１を加えて補正するよう
にしたので、第１の発明と同様の効果がある。
【００５２】さらに、例えば２の補数フォーマット専用
の乗算器を内蔵したＤＳＰ（ディジタル・シグナル・プ
ロセッサ）等に本発明を適用すれば、そのＤＳＰの精度
の向上が期待できる。
の乗算器を内蔵したＤＳＰ（ディジタル・シグナル・プ
ロセッサ）等に本発明を適用すれば、そのＤＳＰの精度
の向上が期待できる。
【図１】本発明の第１の実施例を示す倍精度乗算方法を
説明するための説明図である。
説明するための説明図である。
【図２】従来の倍精度乗算方法におけるデータフォーマ
ット例を示す図である。
ット例を示す図である。
【図３】従来の倍精度乗算方法におけるフォーマット調
整を示す図である。
整を示す図である。
【図４】従来の倍精度乗算方法を説明するための説明図
である。
である。
【図５】従来の他の倍精度乗算方法を説明するための説
明図である。
明図である。
【図６】図１の実施例のデータフォーマット例を示す図
である。
である。
【図７】本発明の第２の実施例の倍精度乗算方法を説明
するための説明図である。
するための説明図である。
４０ 倍精度数値の上位側ビット
４１ 倍精度数値の下位側ビット
４２ 倍精度数値の下位側ビットのＭＳＢ４３ 単
精度数値 ４４，５７、４５，５８ 第１及び第２の部分積５１
，５３ 第１及び第２の倍精度数値の上位側ビット５
２，５４ 第１及び第２の倍精度数値の下位側ビット
５５，５６ 第１及び第２の倍精度数値の下位側ビッ
トのＭＳＢ ５９，６０ 第３及び第４の部分積
精度数値 ４４，５７、４５，５８ 第１及び第２の部分積５１
，５３ 第１及び第２の倍精度数値の上位側ビット５
２，５４ 第１及び第２の倍精度数値の下位側ビット
５５，５６ 第１及び第２の倍精度数値の下位側ビッ
トのＭＳＢ ５９，６０ 第３及び第４の部分積
Claims (2)
- 【請求項１】 ２の補数フォーマット専用のＮ×Ｎビ
ット（Ｎ；偶数）乗算器を用い、倍精度数値（２Ｎビッ
ト）と単精度数値（Ｎビット）との乗算を行う倍精度乗
算方法において、前記倍精度数値の下位側Ｎビットを２
の補数フォーマットとして扱い、該下位側Ｎビットと前
記単精度数値との乗算を行って第１の部分積を求めると
共に、前記倍精度数値の下位側Ｎビットの最上位ビット
が１または０のいずれであるかの判定を行い、その判定
結果が１であれば前記倍精度数値の上位側Ｎビットに予
め１を加えておき、その倍精度数値の上位側Ｎビットと
前記単精度数値との乗算を行って第２の部分積を求め、
前記第２の部分積の最下位ビットを前記第１の部分積の
Ｎビット目に桁合わせして前記第１と第２の部分積との
加算を行うことを特徴とする倍精度乗算方法。 - 【請求項２】 ２の補数フォーマット専用のＮ×Ｎビ
ット（Ｎ；偶数）乗算器を用い、第１及び第２の倍精度
数値（２Ｎビット）の乗算（２Ｎ×２Ｎビット）を行う
倍精度乗算方法において、前記第１及び第２の倍精度数
値の下位側Ｎビットをそれぞれ２の補数フォーマットと
して扱い、その各下位側Ｎビットの乗算を行って第１の
部分積を求めると共に、前記第１及び第２の倍精度数値
の下位側Ｎビットの最上位ビットが１または０のいずれ
であるかの判定を行い、その判定結果がいずれも１であ
れば前記第１及び第２の倍精度数値の上位側Ｎビットに
それぞれ予め１を加えておき、その第１の倍精度数値の
上位側Ｎビットと前記第２の倍精度数値の下位側Ｎビッ
トとの乗算を行って第２の部分積を求め、前記第１の倍
精度数値の下位側Ｎビットと前記第２の倍精度数値の上
位側Ｎビットとの乗算を行って第３の部分積を求め、前
記第２及び第３の部分積の最下位ビットを前記第１の部
分積のＮビット目に桁合わせして前記第１、第２及び第
３の部分積の加算処理を行った後、前記第１及び第２の
倍精度数値の上位側Ｎビットの乗算を行って第４の部分
積を求め、前記第４の部分積の最下位ビットを前記第１
の部分積の２Ｎビット目に桁合わせして前記加算処理の
加算結果と前記第４の部分積との加算を行うことを特徴
とする倍精度乗算方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3144890A JPH04367932A (ja) | 1991-06-17 | 1991-06-17 | 倍精度乗算方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3144890A JPH04367932A (ja) | 1991-06-17 | 1991-06-17 | 倍精度乗算方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04367932A true JPH04367932A (ja) | 1992-12-21 |
Family
ID=15372736
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3144890A Withdrawn JPH04367932A (ja) | 1991-06-17 | 1991-06-17 | 倍精度乗算方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04367932A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008544344A (ja) * | 2005-05-09 | 2008-12-04 | サンディスク アイエル リミテッド | 大数乗算方法およびデバイス |
-
1991
- 1991-06-17 JP JP3144890A patent/JPH04367932A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008544344A (ja) * | 2005-05-09 | 2008-12-04 | サンディスク アイエル リミテッド | 大数乗算方法およびデバイス |
| US7672989B2 (en) | 2005-05-09 | 2010-03-02 | Sandisk Il Ltd. | Large number multiplication method and device |
| JP4728392B2 (ja) * | 2005-05-09 | 2011-07-20 | サンディスク アイエル リミテッド | 大数乗算方法およびデバイス |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6233597B1 (en) | Computing apparatus for double-precision multiplication | |
| US5260889A (en) | Computation of sticky-bit in parallel with partial products in a floating point multiplier unit | |
| JPH09325955A (ja) | 二乗和の平方根演算回路 | |
| JPH04367932A (ja) | 倍精度乗算方法 | |
| JP2000347835A (ja) | 自乗計算方法及び自乗計算装置 | |
| JPH04367933A (ja) | 倍精度乗算方法 | |
| US6546411B1 (en) | High-speed radix 100 parallel adder | |
| JPS6027024A (ja) | 演算装置 | |
| JP2645422B2 (ja) | 浮動小数点演算処理装置 | |
| JPH0540605A (ja) | 浮動小数点乗算装置 | |
| JP2578482B2 (ja) | 浮動小数点演算器 | |
| JPH0793134A (ja) | 乗算器 | |
| US11983237B2 (en) | Floating point dot product multiplier-accumulator | |
| US11893360B2 (en) | Process for a floating point dot product multiplier-accumulator | |
| JP3071607B2 (ja) | 乗算回路 | |
| JPS61262925A (ja) | 演算回路 | |
| JP3230349B2 (ja) | １０進乗算器 | |
| JP3415569B2 (ja) | １０進データ除算方法およびそのプログラム記録媒体 | |
| JPH0377539B2 (ja) | ||
| JP2753922B2 (ja) | 固定小数点除算方法 | |
| JP2820701B2 (ja) | ２進数への変換方法 | |
| SU824203A1 (ru) | Устройство дл сложени п-разр дныхдЕС ТичНыХ чиСЕл | |
| SU1315970A1 (ru) | Устройство дл умножени | |
| JPH04153827A (ja) | ディジタル乗算器 | |
| SU1474640A2 (ru) | Устройство дл умножени в дополнительном коде |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19980903 |