JPH04367275A - イメージセンサ及びそれを用いた情報処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はイメージセンサ及びそれ
を用いた情報処理装置に関し、特にイメージセンサの感
度調整に関するものである。

【０００２】

【従来の技術】リニアイメージセンサはファクシミリ、
スキャナ等に多用されている。従来読取装置に用いられ
るリニアイメージセンサは、シリコンウエハー上に作成
されるため、センサ長はウエハサイズにより制限を受け
、原稿と同一長さのリニアイメージセンサチップを作る
ことは困難である。このため、従来、原稿からの反射光
を光学系を用いて縮小し、リニアイメージセンサ上に縮
小投影して画像を読取っていた。しかしこのような縮小
光学系を使用する読取装置では、光学系のスペースを広
く取らねばならず、また解像度も十分でない。これを解
決するため、センサチップを複数個直線上に並べたマル
チチップ型イメージセンサが用いられている。

【０００３】図２は、このような従来のマルチチップ型
イメージセンサのチップ間のつなぎ目部分を示した平面
図である。以下、ここではセンサとしてバイポーラトラ
ンジスタのベース領域に光電荷を蓄積するタイプの増幅
型素子を例に説明する。

【０００４】図２において、２、３はセンサチップ、８
〜１３は各画素の開口、１４，１５，１８〜２１は各画
素のベース領域である。

【０００５】また画素ピッチをａ、チップのダイシング
によるマージンをｄ２　、チップ貼り合せのマージンを
ｄ１　とすると、図に示されるようにチップ間のつなぎ
目部分では、つなぎ目マージｄ１　＋２ｄ２　があるた
め、画素ピッチａをつなぎ目部分でも維持するため、端
部画素の開口１０、１１だけ、中央画素（ここでは、セ
ンサチップの端部画素以外の他の画素を中央画素と呼ぶ
ことにする。）の開口より小さく形成されている。

【０００６】

【発明が解決しようとしている課題】しかしながら、前
記従来例では、画素ピッチａを一定にしようとすると、
つなぎ目マージンのため、チップ端部画素の開口面積が
小さくなってしまうため、イメージセンサ全体の全ての
画素で同一の感度を得るためには、端部画素の信号のみ
を増幅するか、中央画素の開口面積も端部画素に合わせ
て小さくするなどの感度調整が必要になるという解決す
べき課題があった。

【０００７】

【発明の目的】本発明の目的は、信号増幅手段を特に設
けることなく、また画素開口面積の変更手段によらずに
、各画素の感度を調整することのできるイメージセンサ
及び、それを用いた情報処理装置を提供することにある
。

【０００８】

【課題を解決するための手段】本発明は、上記課題を解
決するための手段として、制御電極領域に光励起キャリ
アを蓄積する半導体装置から成る光電変換装置の画素を
複数個直線上に配列してなるイメージセンサにおいて、
前記イメージセンサの一部の画素の前記制御電極領域の
面積を、他の画素の制御電極領域の面積と異なるように
形成したことを特徴とするイメージセンサを提供するも
のである。

【０００９】またマルチチップ型イメージセンサにおい
て、各センサチップの端部画素の前記制御電極領域の面
積を、他の画素の前記制御電極領域の面積より小さくな
るように形成したことを特徴とするイメージセンサによ
り、前記課題を解決しようとするものである。

【００１０】

【作用】本発明によれば、例をセンサ部がバイポーラト
ランジスターのベースに光電流を蓄積する増幅型素子に
ついて考えた場合、端部画素の制御電極領域としてのベ
ース領域が、端部以外の画素のベース領域よりも小さく
なるようにしたものである。

【００１１】ベース領域に蓄積された光電流によって生
じる電位Ｖは、ベース・コレクター間の接合容量Ｃｂｃ
とベースに蓄積された光キャリアの総量Ｑとで、Ｖ＝Ｑ
／Ｃｂｃ と表示される。従って、分母のベース・コレクター間接
合容量Ｃｂｃを小さくする事により、信号電位Ｖを上昇
させることが可能となる。すなわち、端部画素のベース
領域を小さくしてＣｂｃを小さくすることにより、信号
電位Ｖを上昇させることができる。

【００１２】これによって、開口面積が小さいことなど
により感度の低い画素の制御電極領域を、他の画素の制
御電極領域より小さくすることにより、相対的に感度を
高くすることができ、全体的に画素の感度調整を行なう
ことができ、全画素の感度を一定に調整することも出来
る。

【００１３】

【実施例】図１は本発明の特徴を表わす一実施例のマル
チチップ型イメージセンサのセンサチップつなぎ目部分
の平面図である。ここではセンサ部がバイポーラトラン
ジスタで、制御電極領域としてベース領域に光電荷を蓄
積し、エミッタに信号を出力するタイプのイメージセン
サで説明する。

【００１４】図１において、２、３はセンサチップであ
り、８〜１３はセンサチップ２、３の有する画素の開口
、１４〜１９は各画素のベース領域である。また３０は
エミッタである。

【００１５】また、図５はセンサチップの一画素を示す
平面図（ａ）と断面図（ｂ）であり、図示されるような
拡散の深さで、表１に示すような不純物濃度で形成され
ている。

【００１６】図５において、Ｐ基板上には、画素部上に
Ｎ＋　が埋め込まれ、また画素部周囲をＮ＋　で囲って
おり、センサバイポーラのコレクタとなっている。エピ
上にはＰ−　拡散層が作られベースとなっており、更に
ベース上にＮ＋　拡散層が設けられエミッタとなってい
る。入射光に対応した電荷はベース空乏層に発生し、こ
れをエミッタからｐｏｌｙ−ｓｉｌｉｃｏｎ，Ａｌなど
の配線により取り出している。また開口部以外はＬＯＣ
ＯＳ酸化されている。

【００１７】本実施例では、端部画素の開口部１０、１
１のベース領域１６、１７を、その他の画素のベース領
域１４、１５、１８、１９よりも小さく形成してある。

【００１８】ベース領域に蓄積された光電流によって生
じる電位Ｖは、ベース・コレクター間の接合容量Ｃｂｃ
とベースに蓄積された光キャリアの総量Ｑとで、Ｖ＝Ｑ
／Ｃｂｃ と表示される。従って、分母のベース・コレクター間接
合容量Ｃｂｃを小さくする事により、信号電位Ｖを上昇
させることが可能となる。すなわち、端部画素のベース
領域を小さくしてＣｂｃを小さくすることにより、信号
電位Ｖを上昇させることができる。従って、単部画素の
制御電極領域としてのベース領域１６、１７を他の画素
のベース領域１４、１５、１８、１９より小さくするこ
とで、相対的に感度が高くなり、端部画素の開口面積の
減少による感度低下を相殺することができる。

【００１９】よって、従来のように中央画素の開口面積
を小さくして感度を下げたり、また端部画素の信号を特
に増幅する手段なしでも、イメージセンサ全体で全画素
の感度を同一に調整することができる。

【００２０】（他の実施例）本発明は、他のイメージセ
ンサにも実施可能であり、例えばカラーラインセンサに
も実施できる。

【００２１】従来、カラーラインセンサの画素Ｒ，Ｇ，
Ｂから信号を取り出そうとする場合、それぞれＲ，Ｇ，
Ｂのフィルターがついているために、同一光量の光が入
射しても、各画素への入射光量はＲ，Ｇ，Ｂフィルター
の透過率の違い、及びセンサの分光感度特性の違いから
、同一光量で各画素の出力信号レベルを等しくすること
が難しいという問題がある。そのため、それぞれの出力
信号レベルに応じた増幅回路等により補正して感度調整
を行なっていた。

【００２２】しかしながら、本発明の手段を用い、制御
電極領域の面積を制御することにより、出力信号レベル
を制御することができ、感度調整をすることができる。

【００２３】従って、Ｒ，Ｇ，Ｂの信号出力レベルの違
いを、画素内の制御電極領域の大きさを調整して、同一
にすることにより、Ｒ、Ｇ、ＢのＳ／Ｎをそろえること
ができ、またＲ，Ｇ，Ｂ信号の増幅回路等の信号処理回
路も同一にできる。このため画像の色再現性の向上がは
かれるようになった。

【００２４】次に図３の回路図を参照しながら、本実施
例のイメージセンサの一画素分の光電変換動作について
説明する。

【００２５】図３は一画素分の回路構成の一例を示す図
であり、同図において、ＰＳは画素を形成するバイポー
ラトランジスタ。ＳＷ１　はＰＳのエミッタを基準電圧
源ＶＥＳに接続しリセットを行う為のスイッチ手段とし
てのＮＭＯＳトランジスタ。またＳＷ２　はＰＳのベー
スを基準電圧源ＶＢＢに接続し、リセットを行う為のス
イッチ手段としてのＰＭＯＳトランジスタ。ＳＷ３　は
信号電荷転送用のスイッチ手段としてのＮＭＯＳトラン
ジスタ。ＣＴ　は信号電圧の生成される容量負荷である
。これらの構成要素の動作を、以下に簡単に説明する。 〈リセット動作〉まず、ＰＭＯＳトランジスタＳＷ２　
のゲートに負のパルス電圧が印加されて、バイポーラト
ランジスタＰＳのベースが電圧ＶＢＢにクランプされる
。

【００２６】次にＮＭＯＳトランジスタＳＷ１　のゲー
トに正のパルス電圧が印加されてＰＳのエミッタが電圧
源ＶＥＳに接続され、ベース・エミッタ間に電流が流れ
て、ベースに残留する光生成キャリアが消減する。 〈蓄積動作〉ＮＭＯＳトランジスタＳＷ１　，ＳＷ３　
ともオフ状態となり、ＰＳのエミッタ、ベースともに浮
遊状態とされ、蓄積動作が開始される。 〈読出動作〉次いでＮＭＯＳトランジスタＳＷ３　のゲ
ートに正のパルス電圧が印加されてオンし、ＰＳのエミ
ッタと容量ＣＴ　とが接続されて信号電圧が容量ＣＴ　
に読み出される。

【００２７】このようなイメージセンサの基本的構成は
、発明者大見、及び田中に付与された米国特許第４，６
８６，５５４　号明細書に、容量負荷を含む出力回路に
バイポーラトランジスタのエミッタが接続された電荷蓄
積型の高感度、低ノイズの光電変換装置として記載され
ている。

【００２８】また図４は、本実施例に係るイメージセン
サをＬＥＤアレイ及び結像光学系と共に一体化したセン
サユニットを用いて構成した画像情報処理装置として通
信機能を有するファクシミリの一例を示す概略的断面図
である。

【００２９】ここで、１０２　は原稿６を読み取り位置
に向けて給送するための給送手段としての給送ローラ、
１０４　は原稿６を一枚ずつ確実に分離給送するための
分離片である。１０６　はセンサユニット１００　に対
して読み取り位置に設けられて原稿６の被読み取り面を
規制するとともに原稿６を搬送する搬送手段としてのプ
ラテンローラである。

【００３０】Ｐは図示の例ではロール紙形態をした記録
媒体であり、センサユニット１００　により読み取られ
た画像情報、あるいはファクシミリ装置等の場合には外
部から送信された画像情報がここに再生される。１１０
　は当該画像形成をおこなうための記録手段としての記
録ヘッドで、サーマルヘッド、インクジェット記録ヘッ
ド等種々のものを用いることができる。また、この記録
ヘッドは、シリアルタイプのものでも、ラインタイプの
ものでもよい。１１２　は記録ヘッド１１０　による記
録位置に対して記録媒体Ｐを搬送するとともにその被記
録面を規制する搬送手段としてのプラテンローラである
。

【００３１】１２０　は、入力／出力手段としての操作
入力を受容するスイッチやメッセージその他、装置の状
態を報知するための表示部等を配したオペレーションパ
ネルである。

【００３２】１３０　は制御手段としてのシステムコン
トロール基板であり、各部の制御を行なう制御部（コン
トローラー）や、光電変換素子の駆動回路（ドライバー
）、画像情報の処理部（プロセッサー）、送受信部等が
設けられる。１４０　は装置の電源である。

【００３３】本発明の情報処理装置に用いられる記録手
段としては、例えば米国特許第４７２３１２９　号明細
書、同第４７４０７９６　号明細書にその代表的な構成
や原理が開示されているものが好ましい。この方式は液
体（インク）が保持されているシートや液路に対応して
配置されている電気熱変換体に、記録情報に対応してい
て核沸騰を越える急速な温度上昇を与える少なくとも一
つの駆動信号を印加することによって、電気熱変換体に
熱エネルギーを発生せしめ、記録ヘッドの熱作用面に膜
沸騰させて、結果的にこの駆動信号に一対一に対応し、
液体（インク）内の気泡を形成出来るので有効である。 この気泡の成長、収縮により吐出用開口を介して液体（
インク）を吐出させて、少なくとも一つの滴を形成する
。

【００３４】更に、記録装置が記録できる最大記録媒体
の幅に対応した長さを有するフルラインタイプの記録ヘ
ッドとしては、上述した明細書に開示されているような
複数記録ヘッドの組み合わせによって、その長さを満た
す構成や一体的に形成された一個の記録ヘッドとしての
構成のいずれでも良い。

【００３５】加えて、装置本体に装着されることで、装
置本体との電気的な接続や装置本体からのインクの供給
が可能になる交換自在のチップタイプの記録ヘッド、あ
るいは記録ヘッド自体にインクタンクを一体的に設けら
れたカートリッジタイプの記録ヘッドを用いた場合にも
本発明は有効である。

【００３６】

【表１】

【００３７】

【発明の効果】以上説明したように、本発明によればイ
メージセンサの制御電極領域として、例えばバイポーラ
トランジスタのベース領域の大きさを調整することによ
り、各画素の感度を調整することができる。

【００３８】これにより、従来のように各画素の開口面
積を調整する手段や、特別な信号増幅手段によらずに、
複数の画素の感度を同一に調整することができるという
効果が得られる。

【００３９】これは例えば、マルチチップ型イメージセ
ンサのセンサチップの端部画素においては、端部画素の
信号を特に増幅する手段を不要とし、また端部画素の開
口面積に合わせて他の画素の開口を小さくし、全体の出
力信号レベルを低下させることもなくなるという効果が
得られる。

【００４０】またカラーイメージセンサにおいては、Ｒ
，Ｇ，Ｂの信号出力レベルの違いを、画素内の制御電極
領域の面積を変えて感度を調整することで、同一にする
ことができる。これによって、Ｒ、Ｇ、ＢのＳ／Ｎをそ
ろえることができ、またＲ，Ｇ，Ｂ信号の増幅回路等の
信号処理回路も同一にでき、画像の色再現性の向上がは
かれるという効果が得られる。

【図面の簡単な説明】

【図１】本発明を実施したマルチチップ型イメージセン
サのセンサチップのつなぎ目部分の構造を示す平面図。

【図２】従来のマルチチップ型イメージセンサのセンサ
チップのつなぎ目部分の構造を示す平面図。

【図３】実施例の一画素の動作を説明するための回路図
。

【図４】本発明のイメージセンサを用いた情報処理装置
としてのファクシミリの概略構成断面図。

【図５】センサチップの一画素を示す図。

【符号の説明】

１　　基板 ２、３　　センサチップ ８〜１３　　画素の開口（画素） １４〜２１　　ベース領域 ３０　　エミッタ ａ　　画素ピッチ ｄ１　　　センサチップ貼り合せのマージンｄ２　　　
ダイシングによるマージン

Claims (6)

【特許請求の範囲】
1. 【請求項１】　　制御電極領域に光励起キャリアを蓄積
   する半導体装置から成る光電変換装置の画素を複数個直
   線上に配列してなるイメージセンサにおいて、前記イメ
   ージセンサの一部の画素の前記制御電極領域の面積を、
   他の画素の制御電極領域の面積と異なるように形成した
   ことを特徴とするイメージセンサ。
2. 【請求項２】　　制御電極領域に光励起キャリアを蓄積
   する半導体装置から成る光電変換装置の画素を複数個直
   線上に配列してなるセンサチップを、複数個基板上に配
   列することによって構成されるマルチチップ型イメージ
   センサにおいて、前記イメージセンサの一部の画素の前
   記制御電極領域の面積を、他の画素の制御電極領域の面
   積と異なるように形成したことを特徴とするイメージセ
   ンサ。
3. 【請求項３】　　前記各センサチップの端部画素の前記
   制御電極領域の面積を、他の画素の前記制御電極領域の
   面積より小さくなるように形成したことを特徴とする請
   求項２に記載のイメージセンサ。
4. 【請求項４】　　前記画素を構成する半導体装置がバイ
   ポーラトランジスタであり、前記制御電極領域が該バイ
   ポーラトランジスタのベース領域であることを特徴とす
   る請求項１又は２に記載のイメージセンサ。
5. 【請求項５】　　前記画素はバイポーラトランジスタを
   含んで構成され、該バイポーラトランジスタのエミッタ
   に容量負荷を含む出力回路が設けられており、光電変換
   された信号が前記容量負荷における電圧として読み出さ
   れることを特徴とする請求項１又は２に記載のイメージ
   センサ。
6. 【請求項６】　　請求項１又は２に記載のイメージセン
   サと、該イメージセンサによる読取り位置に原稿を保持
   する為の原稿保持手段と、を有する情報処理装置。