JPH04364092A - Multilayer board - Google Patents
Multilayer boardInfo
- Publication number
- JPH04364092A JPH04364092A JP16514391A JP16514391A JPH04364092A JP H04364092 A JPH04364092 A JP H04364092A JP 16514391 A JP16514391 A JP 16514391A JP 16514391 A JP16514391 A JP 16514391A JP H04364092 A JPH04364092 A JP H04364092A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- board
- copper
- double
- multilayer board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004020 conductor Substances 0.000 claims abstract description 57
- 239000000758 substrate Substances 0.000 claims description 24
- 238000010030 laminating Methods 0.000 claims description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 abstract description 28
- 239000011162 core material Substances 0.000 abstract description 22
- 239000000463 material Substances 0.000 abstract description 9
- 239000003822 epoxy resin Substances 0.000 abstract description 8
- 239000004744 fabric Substances 0.000 abstract description 8
- 239000011521 glass Substances 0.000 abstract description 8
- 229920000647 polyepoxide Polymers 0.000 abstract description 8
- 238000004519 manufacturing process Methods 0.000 abstract description 6
- 229910052802 copper Inorganic materials 0.000 abstract description 4
- 239000010949 copper Substances 0.000 abstract description 4
- 239000011889 copper foil Substances 0.000 description 24
- 230000000694 effects Effects 0.000 description 3
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 238000011109 contamination Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000002845 discoloration Methods 0.000 description 1
- 239000003365 glass fiber Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 238000003908 quality control method Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229920003002 synthetic resin Polymers 0.000 description 1
- 239000000057 synthetic resin Substances 0.000 description 1
- 230000037303 wrinkles Effects 0.000 description 1
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
Description
【0001】0001
【産業上の利用分野】本発明は、高密度の実装が必要と
される高周波回路に用いられる多層基板に関するもので
ある。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a multilayer substrate used in high frequency circuits that require high-density packaging.
【0002】0002
【従来の技術】一般に、多層基板は、基本的な構成とし
て片面、あるいは両面プリント基板の間にプリプレグを
挟み込んで接着積層している。図5に具体的な例として
4層基板の模式図的な断面図を示している。ここで、上
記プリプレグとは、絶縁及び接着を目的とした成形する
以前のガラス繊維等に樹脂を含浸させたものである。こ
のプリプレグの外観基準としては、表面が平滑であり、
樹脂のムラ、突起、ガラス布の汚れ、変色、破れ、シワ
及び異物混入等実用上有害なものがないようにして各基
材を接着させている。2. Description of the Related Art In general, a multilayer board has a basic structure in which a prepreg is sandwiched between one-sided or double-sided printed circuit boards and laminated with adhesive. FIG. 5 shows a schematic cross-sectional view of a four-layer board as a specific example. Here, the prepreg is a material obtained by impregnating glass fiber or the like with a resin before being molded for the purpose of insulation and adhesion. The appearance standards for this prepreg are that the surface is smooth;
Each base material is bonded in such a way that there are no practically harmful substances such as resin unevenness, protrusions, glass cloth stains, discoloration, tears, wrinkles, and foreign matter contamination.
【0003】プリント配線基板板は、いわゆるコア材と
も称される絶縁基板の表面に導体層である銅箔を設けた
構造である。上記絶縁基板は例えばガラス布基材に合成
樹脂の一つであるエポキシ樹脂を含浸させて形成されて
いる。多層基板は、上記プリント基板をエポキシ樹脂か
らなるプリプレグで接着して積層することによって形成
している。上記プリプレグは、例えば4層基板の場合、
図5に示す第1層L1の銅箔30を配設するコア材32
と第2層L2の銅箔34の間にプリプレグ33及びコア
材35に配設している第3層L3の銅箔36と第4層L
4のコア材38の間にプリプレグ37を挟み各プリント
基板と接着している。A printed wiring board has a structure in which a copper foil, which is a conductive layer, is provided on the surface of an insulating substrate, also called a core material. The insulating substrate is formed, for example, by impregnating a glass cloth base material with epoxy resin, which is a type of synthetic resin. The multilayer board is formed by bonding and laminating the printed boards with prepreg made of epoxy resin. For example, in the case of a four-layer board, the prepreg mentioned above is
Core material 32 on which the copper foil 30 of the first layer L1 shown in FIG. 5 is disposed
and the copper foil 36 of the third layer L3 disposed on the prepreg 33 and the core material 35 between the copper foil 34 of the second layer L2 and the fourth layer L
A prepreg 37 is sandwiched between two core materials 38 of No. 4 and bonded to each printed circuit board.
【0004】図5に示す4層基板は、第1層L1の銅箔
30を極めて薄い厚さのストリップ導体にして回路パタ
ーンを形成している。第2層L2の銅箔34は略々全面
を平面導体を接地パターンにしている。また、同様にし
て、第4層L4にストリップ導体31により回路パター
ンを形成して第3層L3を平面導体36を接地パターン
にしている。In the four-layer board shown in FIG. 5, a circuit pattern is formed by using the copper foil 30 of the first layer L1 as an extremely thin strip conductor. The copper foil 34 of the second layer L2 has a planar conductor as a ground pattern on almost the entire surface. Similarly, a circuit pattern is formed using the strip conductor 31 on the fourth layer L4, and the planar conductor 36 on the third layer L3 is used as a ground pattern.
【0005】また、6層基板について図6を参照しなが
ら説明する。ここで、図5に示す共通の部分は同じ参照
番号を付して説明を省略する。第1層L1や第6層L6
にそれぞれコア材32、38からなる片面銅張積層板上
にストリップ導体で配線パターンを形成し、第2層L2
や第5層L5の略々全面を平面導体板としてそれぞれ接
地パターン34、41にしている。この6層基板は、上
記4層基板の場合の両面プリント基板(例えばエポキシ
樹脂ガラス布基材35の両面にそれぞれ銅箔34、36
を形成している)にもう1枚コア材40の表面に銅箔3
9、41が張られた両面プリント基板を加えて、第4層
L4の銅箔39と第5層L5の銅箔41をそれぞれプリ
プレグ37、42で接着している。また、図6に示す6
層基板において第3層L3と第4層L4の銅箔36、3
9は上記第1層L1や第2層L2に形成した回路部と別
の目的の回路部を形成させてもよい。これらの各積層板
は、プリプレグ33、37、42で接着積層している。[0005] Also, a six-layer substrate will be explained with reference to FIG. Here, the common parts shown in FIG. 5 are given the same reference numerals and the explanation will be omitted. 1st layer L1 and 6th layer L6
A wiring pattern is formed using a strip conductor on a single-sided copper-clad laminate made of core materials 32 and 38, respectively, and the second layer L2
Almost the entire surface of the fifth layer L5 is used as a plane conductor plate to form ground patterns 34 and 41, respectively. This 6-layer board is a double-sided printed board (for example, copper foils 34 and 36 on both sides of an epoxy resin glass cloth base material 35, respectively) in the case of the above-mentioned 4-layer board.
) and another copper foil 3 on the surface of the core material 40.
9 and 41 are added, and the copper foil 39 of the fourth layer L4 and the copper foil 41 of the fifth layer L5 are adhered with prepregs 37 and 42, respectively. In addition, 6 shown in FIG.
Copper foils 36, 3 of the third layer L3 and fourth layer L4 in the layer board
9 may form a circuit portion for a purpose different from the circuit portion formed in the first layer L1 or the second layer L2. These laminates are adhesively laminated with prepregs 33, 37, and 42.
【0006】このような図5や図6に示すそれぞれ4層
基板や6層基板は、基本的に図7に示すモデルで表すこ
とができる。すなわちストリップ導体と平面導体板を接
地パターンとするマイクロストリップラインが積層して
構成されている。この図7に示す基本的なモデルのスト
リップ導体50の特性インピーダンスZは、次に示す式
1で表される。The four-layer board and six-layer board shown in FIGS. 5 and 6, respectively, can basically be represented by a model shown in FIG. 7. That is, it is constructed by laminating microstrip lines having strip conductors and flat conductor plates as ground patterns. The characteristic impedance Z of the strip conductor 50 of the basic model shown in FIG. 7 is expressed by the following equation 1.
【式1】[Formula 1]
【0007】ここで、εは、比誘電率であり、例えば上
記エポキシ樹脂ガラス布基材等のコア材の材質の物理的
特性に依存する。上記ストリップ導体50において、w
は、ストリップ導体50の幅である。tは、ストリップ
導体50の厚さである。また、上記ストリップ導体50
と平面導体板51の間は、距離hというパラメータで表
している。このような各パラメータを用いて多層基板に
おける特性インピーダンスZが、求められる。[0007] Here, ε is a dielectric constant, which depends on the physical properties of the core material, such as the above-mentioned epoxy resin glass cloth base material. In the strip conductor 50, w
is the width of the strip conductor 50. t is the thickness of the strip conductor 50. Further, the strip conductor 50
The distance between the plane conductor plate 51 and the plane conductor plate 51 is expressed by a parameter called distance h. Using each of these parameters, the characteristic impedance Z of the multilayer board is determined.
【0008】[0008]
【発明が解決しようとする課題】ところで、上述した各
積層板の積層構成でマイクロストリップラインを形成す
る場合、各コア材とストリップ導体の銅箔を接着するた
めに必ず間にプリプレグが入っている。ところが、上記
プリプレグは内層パターンの密度や接着時の温度・圧力
によりストリップ導体と平面導体との距離hの厚み方向
の精度が取りにくく、均一性や再現性も保つことが難し
い。式1におけるパラメータであるストリップ導体と平
面導体の表面との間の厚さhを一定に保たなければ多層
基板の特性インピーダンスZを所望の値にすることは非
常に難しい。このため、設計時に理論的に所望の特性イ
ンピーダンスを得るために設定した上記各パラメータに
合わせて多層基板を製造しても実際のマイクロストリッ
プラインの特性インピーダンスは理論計算による所望の
特性インピーダンスと比べて大きな誤差が生じてしまう
。[Problem to be Solved by the Invention] By the way, when forming a microstrip line using the laminated structure of each of the above-mentioned laminated boards, prepreg is always inserted between each core material and the copper foil of the strip conductor to bond them together. . However, with the above prepreg, it is difficult to maintain accuracy in the thickness direction of the distance h between the strip conductor and the planar conductor due to the density of the inner layer pattern and the temperature and pressure during bonding, and it is also difficult to maintain uniformity and reproducibility. Unless the thickness h between the strip conductor and the plane conductor surface, which is a parameter in Equation 1, is kept constant, it is very difficult to set the characteristic impedance Z of the multilayer board to a desired value. For this reason, even if a multilayer board is manufactured according to the above-mentioned parameters set to theoretically obtain the desired characteristic impedance at the time of design, the actual characteristic impedance of the microstrip line will be different from the desired characteristic impedance calculated theoretically. A large error will occur.
【0009】そこで、本発明は上述の実情に鑑み、厚み
方向の精度が取り易く、品質がよく再現性の高い多層基
板の提供を目的とするものである。SUMMARY OF THE INVENTION In view of the above-mentioned circumstances, the present invention aims to provide a multilayer substrate with easy thickness accuracy, good quality, and high reproducibility.
【0010】0010
【課題を解決するための手段】本発明に係る多層基板は
、誘電体基板とストリップ導体及び平面導体板で構成さ
れるマイクロストリップラインが複数積層している多層
基板において、上記マイクロストリップラインを形成す
る一対のストリップ導体と上記平面導体板に両面銅張積
層板の両面の導体層を用い、この両面銅張積層板をプリ
プレグで接着積層してなることにより、上述した課題を
解決する。[Means for Solving the Problems] A multilayer board according to the present invention is a multilayer board in which a plurality of microstrip lines each composed of a dielectric substrate, a strip conductor, and a flat conductor plate are laminated. The above problem is solved by using conductor layers on both sides of a double-sided copper-clad laminate for the pair of strip conductors and the above-mentioned flat conductor plate, and by adhesively laminating the double-sided copper-clad laminate with prepreg.
【0011】[0011]
【作用】本発明に係る多層基板は、厚み方向の精度が取
り易く、例えば特性インピーダンスがよく再現性が高く
なる。[Function] The multilayer substrate according to the present invention has easy accuracy in the thickness direction, and has good characteristic impedance and high reproducibility.
【0012】0012
【実施例】本発明に係る多層基板の一実施例について図
1に示す模式的な断面図を参照しながら説明する。図1
に示す多層基板はストリップ導体と平面導体板である接
地パターンとが対向する積層形成した4層基板である。
この4層基板は、2枚の両面銅張積層板A、Bを用いて
いる。この両面銅張積層板A、Bを用いて両面銅張積層
板A、Bは、誘電体基板である例えばエポキシ樹脂ガラ
ス布基材からなるいわゆるコア材a、bとストリップ導
体10、11及び平面導体板12、13でそれぞれ2つ
のマイクロストリップラインを構成している。この実施
例においては絶縁基板の一例として上記エポキシ樹脂ガ
ラス布基材を用いている。[Embodiment] An embodiment of a multilayer substrate according to the present invention will be described with reference to a schematic cross-sectional view shown in FIG. Figure 1
The multilayer board shown in Figure 1 is a four-layer board in which strip conductors and a ground pattern, which is a flat conductor plate, are stacked and stacked facing each other. This four-layer board uses two double-sided copper-clad laminates A and B. Using these double-sided copper-clad laminates A and B, the double-sided copper-clad laminates A and B are made of dielectric substrates such as so-called core materials a and b made of an epoxy resin glass cloth base material, strip conductors 10 and 11, and a flat surface. The conductor plates 12 and 13 each constitute two microstrip lines. In this embodiment, the above-mentioned epoxy resin glass cloth base material is used as an example of an insulating substrate.
【0013】このようにマイクロストリップラインが複
数積層している多層基板において、本発明に係る多層基
板は、マイクロストリップラインを形成するそれぞれ一
対の上記ストリップ導体10、11と上記平面導体板1
2、13に両面銅張積層板の両面の銅箔を用いてこれら
の両面銅張積層板をプリプレグ14で接着積層すること
から多層基板を構成する。In a multilayer board in which a plurality of microstrip lines are laminated as described above, the multilayer board according to the present invention includes a pair of strip conductors 10 and 11 and a planar conductor plate 1, respectively, which form a microstrip line.
Using copper foils on both sides of the double-sided copper-clad laminates 2 and 13, these double-sided copper-clad laminates are adhesively laminated with a prepreg 14 to construct a multilayer board.
【0014】各層の構造をより詳細に説明すると、この
多層基板において上記両面銅張積層板A、Bは各層例え
ば第2層L2と第3層L3の間をプリプレグ14で接着
形成した構造になっている。両面銅張積層板A、Bの各
表面側に相当する第1層L1と第4層L4には信号線と
して用いるストリップ導体10、11が配設形成されて
いる。上記第1層L1と第4層L4にそれぞれ対向する
位置、すなわちいわゆるコア材a、bの対向する内層側
の第2層L2と第3層L3は、図7に示したように両面
銅張積層板の銅箔を平面導体板12、13としている。
上記ストリップ導体10、11に対する平面導体板12
、13は接地パターンとして扱っている。To explain the structure of each layer in more detail, in this multilayer board, the double-sided copper-clad laminates A and B have a structure in which prepreg 14 is bonded between each layer, for example, the second layer L2 and the third layer L3. ing. Strip conductors 10 and 11 used as signal lines are disposed on the first layer L1 and the fourth layer L4 corresponding to the respective front surfaces of the double-sided copper-clad laminates A and B. The positions facing the first layer L1 and the fourth layer L4, that is, the second layer L2 and the third layer L3 on the opposing inner layer sides of the so-called core materials a and b are double-sided copper-clad as shown in FIG. The copper foil of the laminate is used as planar conductor plates 12 and 13. Planar conductor plate 12 for the strip conductors 10 and 11
, 13 are treated as grounding patterns.
【0015】また、上記第2層L2と第3層L3の層を
接着するため、プリプレグ14はコア材a、bの間に挟
んでいる。この積層の構成は、前述した図5に示したス
トリップ導体30と銅箔34の間にコア材32の他に前
記ストリップ導体と平面導体板との距離hの不確定要素
となるプリプレグ33を配した多層基板と異なり、両面
銅張積層板A、Bを用いて上記ストリップ導体と平面導
体板間の距離hの領域から図5に示した不確定要素であ
るプリプレグ33を取り除いている。この図1に示す上
記コア材a、bは、製造工程及び品質管理等において厳
密に一定の条件及び管理下で製造されている。従って、
この管理によって上記多層基板製造におけるパラメータ
である厚さhは、ばらつきのなく一定の誤差範囲以内に
管理されることになる。Further, in order to bond the second layer L2 and the third layer L3, the prepreg 14 is sandwiched between the core materials a and b. In this laminated structure, in addition to the core material 32, a prepreg 33 is placed between the strip conductor 30 and the copper foil 34 shown in FIG. Unlike the multilayer board shown in FIG. 5, double-sided copper-clad laminates A and B are used to remove the prepreg 33, which is an uncertain element shown in FIG. 5, from the area of distance h between the strip conductor and the plane conductor plate. The core materials a and b shown in FIG. 1 are manufactured under strictly constant conditions and control in the manufacturing process and quality control. Therefore,
Through this control, the thickness h, which is a parameter in manufacturing the multilayer board, is controlled within a certain error range without variation.
【0016】このように特性インピーダンスZは、基本
的に図1に示した両面銅張積層板Aが第1層L1のスト
リップ導体10と第2層L2の平面導体板12で形成す
る一対のマイクロストリップラインとして見做し、両面
銅張積層板を用いて図5に示すプリプレグ33を除外し
ている。第4層L4のストリップ導体11と第3層L3
の平面導体板13も上記第1層L1と第2層L2で形成
されるマイクロストリップラインと同様の一対のマイク
ロストリップラインとして見做すことができる。In this way, the characteristic impedance Z basically depends on the characteristics of the double-sided copper-clad laminate A shown in FIG. It is regarded as a stripline, and a double-sided copper-clad laminate is used, excluding the prepreg 33 shown in FIG. Strip conductor 11 of fourth layer L4 and third layer L3
The flat conductor plate 13 can also be regarded as a pair of microstrip lines similar to the microstrip line formed by the first layer L1 and the second layer L2.
【0017】ここで、第2層L2と第3層L3の間のプ
リプレグ14で接着しても、図7に示したようなモデル
で特性インピーダンス計算を行う場合、この不確定要素
のプリプレグ14がパラメータの距離hに含まれていな
いので、各マイクロストリップラインの特性インピーダ
ンスZは何ら影響されずに不確定要素を無視することが
できる。このため、第1層L1と第2層L2、あるいは
第4層L4と第3層L3は、パラメータの厚みh方向の
精度が取り易く、均一性や再現性を高くすることができ
る。Here, even if the prepreg 14 between the second layer L2 and the third layer L3 is bonded, when calculating the characteristic impedance using the model shown in FIG. Since it is not included in the parameter distance h, the characteristic impedance Z of each microstrip line is not affected in any way and can be ignored. Therefore, for the first layer L1 and the second layer L2, or the fourth layer L4 and the third layer L3, the accuracy of the parameter in the thickness h direction can be easily obtained, and the uniformity and reproducibility can be improved.
【0018】次に、さらに多層化した6層の多層基板に
ついて図2に示す断面図を参照しながら説明する。ここ
で、共通する部分に図1と同じ参照番号を付して説明を
省略する。このように3枚の両面銅張積層板A、B及び
Cにより6層の多層基板が形成される。この6層基板の
内層である第2層L2の銅箔12と第3層L3の銅箔1
3や第4層L4の銅箔15と新たに追加した両面銅張積
層板Cのコア材cに設けられた第5層L5の銅箔16の
間にそれぞれプリプレグ14、17を入れて接着させる
ことで1枚の多層基板を形成する。このとき、マイクロ
ストリップラインの特性インピーダンスZは、それぞれ
第1層L1と第2層L2及び第6層L6と第5層L5の
関係が図7に示したマイクロストリップラインの特性イ
ンピーダンスZを求めるモデルと同じ状態にある。従っ
て、上述した4層基板の実施例の場合と同様に6層の多
層基板においても再現性よく理論計算の通り所望の特性
インピーダンスZを実現させることができる。上記両面
銅張積層板bは、両面共に接地パターンにしてもよいし
、また、別の回路を配設してもよい。Next, a six-layer multilayer substrate will be explained with reference to the sectional view shown in FIG. 2. Here, the same reference numerals as in FIG. 1 are given to common parts, and the description thereof will be omitted. In this way, a six-layer multilayer board is formed by the three double-sided copper-clad laminates A, B, and C. The copper foil 12 of the second layer L2 and the copper foil 1 of the third layer L3, which are the inner layers of this six-layer board.
Prepregs 14 and 17 are respectively inserted between the copper foils 15 of 3 and 4th layer L4 and the copper foil 16 of the 5th layer L5 provided on the core material c of the newly added double-sided copper-clad laminate C and bonded. This forms one multilayer substrate. At this time, the characteristic impedance Z of the microstrip line is determined by the model for determining the characteristic impedance Z of the microstrip line in which the relationship between the first layer L1 and the second layer L2 and the sixth layer L6 and the fifth layer L5 is shown in FIG. is in the same state. Therefore, as in the case of the above-mentioned four-layer substrate embodiment, the desired characteristic impedance Z can be realized with good reproducibility in accordance with the theoretical calculation even in the six-layer multilayer substrate. The above-mentioned double-sided copper-clad laminate b may have a ground pattern on both sides, or may be provided with another circuit.
【0019】このように両面銅張積層板を用いて不確定
要素を成すプリプレグを目的とする基板間に挟み込むこ
とを避けることによって、高い再現性を有する多層基板
で、かつ所望の特性インピーダンスの多層基板をユーザ
ーに供給することができる。In this way, by using a double-sided copper-clad laminate to avoid sandwiching the prepreg, which constitutes an uncertain element, between the target boards, it is possible to create a multilayer board with high reproducibility and a desired characteristic impedance. The board can be supplied to the user.
【0020】次に、本発明に係る多層基板における他の
実施例を図3を参照しながら説明する。ここで、共通す
る部分には、同じ参照番号を付して説明を省略する。こ
の実施例は、本発明の多層基板の構成の他に従来の接着
構造も含んで構成しても理論計算に合致した特性インピ
ーダンスZが再現性よく得られることを示す。本発明の
多層基板に関する部分は、内層の第2層L2と第3層L
3の部分に両面銅張積層板Aを配設する。この両面銅張
積層板Aは、前述した実施例の場合と同様にいわゆるコ
ア材aの上側の第2層L2にストリップ導体10を配設
し、コア材aの下側の第3層L3を平面導体板12にし
ている。このとき、多層基板の表面の第1層L1は、第
2層L2のストリップ導体10を避けて銅箔20a、2
0bを配設しておく必要がある。第1層L1をすべて銅
張にすると、図7に示すモデルの構成と異なるモデルと
なってしまうからである。マイクロストリップラインの
特性インピーダンスZを計算する理論式も式1と違って
くる。Next, another embodiment of the multilayer substrate according to the present invention will be described with reference to FIG. Here, common parts are given the same reference numerals and explanations are omitted. This example shows that a characteristic impedance Z that matches the theoretical calculation can be obtained with good reproducibility even when the multilayer substrate of the present invention includes a conventional adhesive structure as well. The part related to the multilayer board of the present invention is the second layer L2 and the third layer L2 of the inner layer.
A double-sided copper-clad laminate A is placed in the section 3. This double-sided copper-clad laminate A has a strip conductor 10 disposed on the second layer L2 above the so-called core material a, and a third layer L3 below the core material a, as in the case of the above-mentioned embodiment. A flat conductor plate 12 is used. At this time, the first layer L1 on the surface of the multilayer board avoids the strip conductor 10 of the second layer L2, and the copper foils 20a and 2
It is necessary to allocate 0b. This is because if the first layer L1 were entirely copper-clad, the model would have a configuration different from that shown in FIG. 7. The theoretical formula for calculating the characteristic impedance Z of the microstrip line is also different from Formula 1.
【0021】従って、第1層L1に形成するパターンの
密度は、第2層L2に形成するストリップ導体10に応
じて上記逃げ領域20c形成することから、低下してし
まうが、従来の片面銅張積層板D、Eを用いても特性イ
ンピーダンスZの再現性のよい多層基板にすることがで
きる。このとき、第1層L1と第2層L2及び第3層L
3と第4層L4間に入れるプリプレグ18、19は、上
記両面銅張積層板Aに形成されたマイクロストリップラ
インの特性インピーダンスZに影響しないので、例えば
この片面銅張積層板を用いて第2層L2の間にプリプレ
グ18を挟む従来の構成と同様に基板の接着用として用
いることができる。上記片面銅張積層板D、Eには、そ
れぞれコア材d、eの片面に銅箔20a、20b及び2
1が配設形成している。Therefore, the density of the pattern formed on the first layer L1 is reduced because the relief area 20c is formed in accordance with the strip conductor 10 formed on the second layer L2. Even if the laminated plates D and E are used, a multilayer substrate with good reproducibility of the characteristic impedance Z can be obtained. At this time, the first layer L1, the second layer L2, and the third layer L
The prepregs 18 and 19 inserted between the third layer L4 and the fourth layer L4 do not affect the characteristic impedance Z of the microstrip line formed on the double-sided copper-clad laminate A. Similar to the conventional structure in which the prepreg 18 is sandwiched between the layers L2, it can be used for bonding substrates. The single-sided copper-clad laminates D and E have copper foils 20a, 20b and 2 on one side of the core materials d and e, respectively.
1 is arranged and formed.
【0022】6層基板においても、図3に示した実施例
と同様に第2層L2と第3層L3だけでなく、第4層L
4と第5層L5を両面銅張積層板Bを追加することで6
層の多層基板を形成する。ここで、共通する部分は同じ
参照番号を付して説明を省略する。上記条件を満足させ
る構成の例としては、図4に示すように4つの内層を本
発明の多層基板の構成、すなわち両面銅張積層板A、B
の2枚を用いて、この4層の上層である第1層及び下層
である第6層がそれぞれ片面銅張積層板D、Eからなる
。また、図7に示したモデルと同様の状態になるように
するため片面銅張積層板の各コア材d、eの表面である
第1層L1で銅箔20a、20bや第6層L6で銅箔2
1a、21bに設けて各層で外層逃げ20c、21cを
それぞれ設けている。Similarly to the embodiment shown in FIG. 3, in the six-layer substrate, not only the second layer L2 and the third layer L3 but also the fourth layer L
4 and the fifth layer L5 by adding double-sided copper clad laminate B.
forming a multilayer substrate of layers. Here, common parts are given the same reference numerals and explanations are omitted. As an example of a structure that satisfies the above conditions, as shown in FIG.
The first layer, which is the upper layer of these four layers, and the sixth layer, which is the lower layer, are each made of single-sided copper-clad laminates D and E. In addition, in order to obtain the same state as the model shown in FIG. 7, the first layer L1, which is the surface of each core material d and e of the single-sided copper-clad laminate, is coated with copper foils 20a and 20b and the sixth layer L6. copper foil 2
1a and 21b, and outer layer reliefs 20c and 21c are provided in each layer, respectively.
【0023】このように片面銅張積層板と両面銅張積層
板を混合して用いる際に確実に内層に形成したストリッ
プ導体のパターン形成領域を避けるように構成すること
によって、所望の特性インピーダンスの再現性を高める
ことができる。In this way, when a single-sided copper-clad laminate and a double-sided copper-clad laminate are mixed and used, the desired characteristic impedance can be achieved by ensuring that the area where the strip conductor pattern formed on the inner layer is formed is avoided. Reproducibility can be improved.
【0024】なお、上述した実施例はストリップ導体を
外側向きに、平面導体板を内側向きにして積層構造した
多層基板を示したが、この構成に限定されるものでなく
、図7に示したモデルの関係を考慮した上で両面銅張積
層板を用いてマイクロストリップラインを形成する構成
にすることによっても同様の効果を上げることができる
。また、いわゆる上記コア材は、エポキシ樹脂ガラス布
基材に限定されるものでなく、例えばポリイミド樹脂等
を含浸させて形成したコア材を用いても上述した同様の
効果を得ることができる。Although the above-mentioned embodiment shows a multilayer board having a laminated structure with the strip conductors facing outward and the flat conductor plates facing inward, the structure is not limited to this, and the structure shown in FIG. A similar effect can be achieved by considering the relationship between the models and forming a microstrip line using double-sided copper-clad laminates. Further, the so-called core material is not limited to the epoxy resin glass cloth base material, and the same effects as described above can be obtained even if a core material formed by impregnating polyimide resin or the like, for example, is used.
【0025】以上のように構成することによって、多層
基板は高い均一性及び再現性を保つことができるように
なる。特に、この方法によれば、多層基板の設計時のパ
ラメータの設定に応じて製造した多層基板は再現性よく
所望のマイクロストリップラインの特性インピーダンス
Zを得ることができる。このように再現性のよい多層基
板は量産時において多層基板の不具合によるロットアウ
ト等の発生率を下げることができる。With the above structure, the multilayer substrate can maintain high uniformity and reproducibility. In particular, according to this method, a multilayer board manufactured according to the parameter settings at the time of designing the multilayer board can obtain the desired characteristic impedance Z of the microstrip line with good reproducibility. In this manner, a multilayer board with good reproducibility can reduce the incidence of lot-outs due to defects in the multilayer board during mass production.
【0026】[0026]
【発明の効果】以上の説明からも明らかなように、本発
明の多層基板によれば、マイクロストリップラインを形
成する一対のストリップ導体と平面導体板に両面銅張積
層板の両面の銅箔を用い、この両面銅張積層板をプリプ
レグで接着積層することにより、量産時において多層基
板の高い均一性及び再現性を保つことができる。特に、
多層基板の特性インピーダンスを所望の値に設定でき、
生産性の効率を上げることができる。Effects of the Invention As is clear from the above description, according to the multilayer board of the present invention, the copper foils on both sides of the double-sided copper-clad laminate are applied to the pair of strip conductors and the flat conductor plate forming the microstrip line. By adhesively laminating this double-sided copper-clad laminate with prepreg, high uniformity and reproducibility of the multilayer board can be maintained during mass production. especially,
The characteristic impedance of the multilayer board can be set to the desired value,
Productivity efficiency can be increased.
【図1】本発明に係る多層基板における一実施例の4層
基板の模式的な断面図である。FIG. 1 is a schematic cross-sectional view of a four-layer board as an example of a multi-layer board according to the present invention.
【図2】本発明に係る多層基板における6層基板の模式
的な断面図である。FIG. 2 is a schematic cross-sectional view of a six-layer board in the multilayer board according to the present invention.
【図3】本発明に係る多層基板の他の実施例における4
層基板の模式的な断面図である。FIG. 3: 4 in another embodiment of the multilayer substrate according to the present invention.
FIG. 3 is a schematic cross-sectional view of a layered substrate.
【図4】図3に示した実施例に両面銅張積層板を内層に
追加して6層基板にした際の模式的な断面図である。FIG. 4 is a schematic cross-sectional view when a double-sided copper-clad laminate is added to the inner layer of the embodiment shown in FIG. 3 to make a six-layer board.
【図5】従来の4層基板の模式的な断面図である。FIG. 5 is a schematic cross-sectional view of a conventional four-layer board.
【図6】従来の6層基板の模式的な断面図である。FIG. 6 is a schematic cross-sectional view of a conventional six-layer board.
【図7】マイクロストリップラインの特性インピーダン
スを求める際の模式図である。FIG. 7 is a schematic diagram when determining the characteristic impedance of a microstrip line.
A、B・・・・・・・・・・・両面銅張積層板a、b・
・・・・・・・・・・コア材A, B・・・・・・・・・Double-sided copper clad laminate a, b・
・・・・・・・・・Core material
Claims (1)
導体板で構成されるマイクロストリップラインが複数積
層している多層基板において、上記マイクロストリップ
ラインを形成する一対のストリップ導体と上記平面導体
板に両面銅張積層板の両面の導体層を用い、この両面銅
張積層板をプリプレグで接着積層してなることを特徴と
する多層基板。Claim 1. A multilayer board in which a plurality of microstrip lines each composed of a dielectric substrate, a strip conductor, and a flat conductor plate are laminated, wherein a pair of strip conductors forming the microstrip line and the flat conductor plate have double-sided conductors. A multilayer board characterized by using conductor layers on both sides of a copper-clad laminate, and adhesively laminating these double-sided copper-clad laminates with prepreg.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16514391A JPH04364092A (en) | 1991-06-11 | 1991-06-11 | Multilayer board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16514391A JPH04364092A (en) | 1991-06-11 | 1991-06-11 | Multilayer board |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04364092A true JPH04364092A (en) | 1992-12-16 |
Family
ID=15806709
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP16514391A Withdrawn JPH04364092A (en) | 1991-06-11 | 1991-06-11 | Multilayer board |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH04364092A (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0715148A (en) * | 1993-06-11 | 1995-01-17 | Internatl Business Mach Corp <Ibm> | Multilayer circuit board |
JP2002290174A (en) * | 2001-03-26 | 2002-10-04 | Tdk Corp | Power amplifier module |
KR20030047381A (en) * | 2001-12-10 | 2003-06-18 | 주식회사 심텍 | The printed circuit board for continuity Rambus Interface Memory Module |
KR100643231B1 (en) * | 2004-10-01 | 2006-11-10 | 삼성전자주식회사 | 4 layer printed circuit board |
-
1991
- 1991-06-11 JP JP16514391A patent/JPH04364092A/en not_active Withdrawn
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0715148A (en) * | 1993-06-11 | 1995-01-17 | Internatl Business Mach Corp <Ibm> | Multilayer circuit board |
JP2513443B2 (en) * | 1993-06-11 | 1996-07-03 | インターナショナル・ビジネス・マシーンズ・コーポレイション | Multilayer circuit board assembly |
JP2002290174A (en) * | 2001-03-26 | 2002-10-04 | Tdk Corp | Power amplifier module |
KR20030047381A (en) * | 2001-12-10 | 2003-06-18 | 주식회사 심텍 | The printed circuit board for continuity Rambus Interface Memory Module |
KR100643231B1 (en) * | 2004-10-01 | 2006-11-10 | 삼성전자주식회사 | 4 layer printed circuit board |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5428499A (en) | Printed circuit board having integrated decoupling capacitive core with discrete elements | |
US4884170A (en) | Multilayer printed circuit board and method of producing the same | |
JPH0666551B2 (en) | Method of manufacturing printed circuit board assembly | |
KR20070025913A (en) | Polyimide based flexible copper clad laminates and method of producing the same | |
JPH04364092A (en) | Multilayer board | |
JP2005116811A (en) | Multilayer wiring board and method for manufacturing the same | |
JPH0637515A (en) | Printed wiring board | |
US4614559A (en) | Method of fabricating multilayer printed-circuit board | |
CN112689383A (en) | High-frequency low-loss multilayer FPC and production process thereof | |
JPH08181458A (en) | Multilayer printed circuit board and manufacture thereof | |
JPH05315758A (en) | Multilayer flexible circuit board and manufacture thereof | |
CN111132474A (en) | High-frequency board and laminating method thereof | |
JPH01151293A (en) | Method for conducting inner layer of multilayer printed wiring board | |
CN214901450U (en) | Microwave multi-layer board structure | |
CN220368851U (en) | PCB board lamination structure | |
TW201924497A (en) | Radio frequency printed circuit board and method for manufacturing the same | |
CN113993301B (en) | Processing technology of multilayer soft board of soft and hard combined board | |
JPH0955564A (en) | Printed wiring board | |
CN1355665A (en) | Differential circuit structure of PCB and its preparing process | |
CN116528495A (en) | Unequal-large windowing method for double-layer prepreg and rigid-flex PCB | |
JPH04282894A (en) | Multilayer printed wiring board | |
TW202247731A (en) | Circuit board and method for manufacturing the same | |
JPH03270094A (en) | Printed circuit material, manufacture thereof and manufacture of multilayer printed circuit board | |
JPH0521960A (en) | Multilayered printed circuit board and manufacture thereof | |
JPH0424996A (en) | Manufacture of multilayer printed board |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19980903 |