JP2002290174A - Power amplifier module - Google Patents

Power amplifier module

Info

Publication number
JP2002290174A
JP2002290174A JP2001088737A JP2001088737A JP2002290174A JP 2002290174 A JP2002290174 A JP 2002290174A JP 2001088737 A JP2001088737 A JP 2001088737A JP 2001088737 A JP2001088737 A JP 2001088737A JP 2002290174 A JP2002290174 A JP 2002290174A
Authority
JP
Japan
Prior art keywords
power amplification
layer
hybrid
amplification module
power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001088737A
Other languages
Japanese (ja)
Other versions
JP2002290174A5 (en
Inventor
Masashi Takahara
誠志 高原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2001088737A priority Critical patent/JP2002290174A/en
Publication of JP2002290174A publication Critical patent/JP2002290174A/en
Publication of JP2002290174A5 publication Critical patent/JP2002290174A5/ja
Pending legal-status Critical Current

Links

Landscapes

  • Microwave Amplifiers (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a power amplifier module which is small in size, small in thickness and superior in mechanical strength. SOLUTION: A substrate 7 contains a core layer 74, first hybrid layers 71-73 and second hybrid layers 75-77. The core layer 74 is an organic layer which contains glass fibers. The first and second hybrid layers 71-73 and 75-77 consist of a mixture material of an organic resin material and dielectric power and constitute a part of a circuit element, included in a power amplifying part. The first hybrid layers 71-73 are adjacent to one surface of the core layer 74, and the second hybrid layers 75-77 are adjacent to the other surface of the core layer 74.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、マイクロ波帯を利
用した通信機器等において、主に、送信回路部に用いら
れる電力増幅モジュールに関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a power amplifying module mainly used for a transmission circuit in a communication device using a microwave band.

【0002】[0002]

【従来の技術】近年、携帯電話などのデジタル移動体通
信機器の普及によりマイクロ波帯の送信部に用いられる
電力増幅モジュールへの需要が高まっている。電力増幅
モジュールは移動体通信機器の1部品であり、近年、通
信機器、特に携帯電話の形状の小型化、高機能化と共
に、低電圧動作化、高効率化及び軽量化の要望が強くな
っている。
2. Description of the Related Art In recent years, with the spread of digital mobile communication devices such as portable telephones, demand for a power amplification module used for a transmitter in a microwave band has been increased. The power amplification module is a component of mobile communication devices. In recent years, demands for low voltage operation, high efficiency, and light weight have been increasing along with the miniaturization and high functionality of communication devices, particularly mobile phones. I have.

【0003】デジタル移動体通信機器では、アンテナで
受信された信号は、ローノイズアンプ部へ伝達され、ロ
ーノイズアンプ部からミキサ部へ供給されて、変調さ
れ、更にIF部を経てベースバンド部へ送られる。ま
た、ベースバンド部で生成された送信信号は、ミキサ部
で変調され、電力増幅部回路へ伝えられ、電力増幅部回
路にて増幅された信号が、デュプレクサ(Duplexer)を
経て送信用アンテナヘ伝えられる。電力増幅部回路で
は、ミキサ部から供給された信号を、必要な電力レベル
まで増幅する。電力増幅部回路から出力された信号は、
非可逆回路部へ供給される。
In a digital mobile communication device, a signal received by an antenna is transmitted to a low-noise amplifier, supplied from the low-noise amplifier to a mixer, modulated, and further transmitted to a baseband through an IF. . Further, the transmission signal generated in the baseband unit is modulated by the mixer unit and transmitted to the power amplification unit circuit, and the signal amplified by the power amplification unit circuit is transmitted to the transmission antenna via a duplexer (Duplexer). . The power amplifier circuit amplifies the signal supplied from the mixer unit to a required power level. The signal output from the power amplifier circuit is
It is supplied to the non-reciprocal circuit section.

【0004】非可逆回路部は、アイソレータとして動作
するものであって、電力増幅部回路から供給された信号
を、送信用アンテナ側へ伝達するが、送信用アンテナ側
から電力増幅部回路ヘ戻る信号をカットする。この非可
逆回路部の働きにより、出力側負荷インピーダンスの変
化等に起因する電力の反射、それによる信号品質劣化
(ノイズレベルの増加)、効率劣化、及び、電力増幅部
回路内部の回路の破壊等が回避される。
The non-reciprocal circuit operates as an isolator, and transmits a signal supplied from the power amplifying circuit to the transmitting antenna, but returns a signal from the transmitting antenna to the power amplifying circuit. To cut. Due to the function of the non-reciprocal circuit, power reflection due to a change in output-side load impedance, signal quality deterioration (increase in noise level), efficiency deterioration, and destruction of a circuit inside the power amplification circuit are caused. Is avoided.

【0005】非可逆回路部から出力された信号は、通
常、電力検出部を通過させ、その電力レベルが検出され
る。そして、電力制御部から電力増幅部回路に、送信さ
れる電力が常に一定となるように、自動電力制御(APC、
Auto Power Contro1)が加わる。このため、電力増幅部
回路からの出力信号が、必要以上に増加したり、必要以
下に減少したりすることなく、必要とされる電力レベル
に常に制御される。電力検出部を通過した信号は、ロー
パスフィルタにより、高次高調波成分が除去され、デュ
プレクサ(Duplexer)へ伝えられ、更に送信アンテナに
伝達される。
The signal output from the non-reciprocal circuit section normally passes through a power detection section, and the power level is detected. Then, automatic power control (APC, APC, etc.) is performed so that the power transmitted from the power control unit to the power amplification unit circuit is always constant.
Auto Power Control1) is added. For this reason, the output signal from the power amplifier circuit is always controlled to the required power level without increasing unnecessarily or decreasing unnecessarily. The high-order harmonic component of the signal that has passed through the power detection unit is removed by a low-pass filter, transmitted to a duplexer, and further transmitted to a transmission antenna.

【0006】電力増幅モジュールを構成する基板の材料
としては、一般に、基板上に形成されるストリップライ
ンの波長短縮効果による形状小型化と、マイクロ波の伝
送損失低減化のため、高誘電率系、低誘電正接の材料が
用いられる。具体的には、BaO−TiO2−Nd23
系セラミック粉末を用いられている。基板は、このセラ
ミック粉末を用いた誘電体セラミック層を、例えば6層
積層した構成となっている。
[0006] As a material of a substrate constituting the power amplification module, generally, a strip line formed on the substrate is made of a high dielectric constant material in order to reduce the size of the strip line due to the wavelength shortening effect and to reduce microwave transmission loss. A material having a low dielectric loss tangent is used. Specifically, BaO—TiO 2 —Nd 2 O 3
A ceramic powder is used. The substrate has a configuration in which, for example, six dielectric ceramic layers using this ceramic powder are stacked.

【0007】電力増幅モジュールに含まれる電力増幅部
回路の入出力インピーダンス整合回路及び直流バイアス
回路に必要な受動素子は、この基板内に形成される。
The passive elements necessary for the input / output impedance matching circuit and the DC bias circuit of the power amplifier circuit included in the power amplifier module are formed in this substrate.

【0008】この場合、基板は、誘電体セラミック層
を、例えば6層を積層した構成となるので、誘電体セラ
ミック層に形成された受動素子を接続するためには、各
誘電体セラミック層毎に、スルーホールを設け、このス
ルーホール内に導電性充填材を充填して、受動素子相互
間の電気的導通をとる必要がある。
In this case, the substrate has a structure in which, for example, six dielectric ceramic layers are stacked, and in order to connect passive elements formed on the dielectric ceramic layers, each of the dielectric ceramic layers must be connected. It is necessary to provide a through-hole and fill the through-hole with a conductive filler to establish electrical conduction between the passive elements.

【0009】しかし、誘電体セラミック層は、焼成後に
スルーホール付与加工をすることができないから、焼成
前に予めスルーホールを開け、かつ、受動素子形成に必
要な導体パターンを形成した誘電体セラミック板を用意
し、これらを、必要枚数だけ積層して基板を構成する工
程を採らざるを得ない。
However, since the dielectric ceramic layer cannot be subjected to through-hole processing after firing, a through-hole is formed in advance before firing and a dielectric ceramic plate on which a conductor pattern required for forming a passive element is formed. And a step of forming a substrate by laminating a required number of them is inevitable.

【0010】しかし、スルーホールの位置が、焼成縮率
の影響等を受けて、誘電体セラミック板毎に異なってし
まう場合があるため、セラミック板の相互間におけるス
ルーホールの位置合わせが極めて困難になる。位置合わ
せを容易にするには、誘電体セラミック層のそれぞれに
おいて、スルーホールを接続すべく設けられた接続パタ
ーンの平面形状を大きくする等の対策を採らざるを得
ず、必然的に形状の大型化を招いてしまう。実際、従来
のこの種の電力増幅モジュールでは、外形寸法(縦横)
を5.0×5.0(mm)にするのが精一杯であった。
However, since the position of the through hole may be different for each dielectric ceramic plate due to the influence of the firing shrinkage, etc., it is extremely difficult to position the through hole between the ceramic plates. Become. In order to facilitate alignment, it is necessary to take measures such as enlarging the planar shape of the connection pattern provided to connect through holes in each of the dielectric ceramic layers. It will lead to conversion. In fact, in this type of conventional power amplification module, the external dimensions (length and width)
Was set to 5.0 × 5.0 (mm).

【0011】しかも、誘電体セラミック基板に、焼成に
よる反りが発生するため、誘電体セラミック層の厚みが
均一にならず、誘電体セラミック層に付与される導体パ
ターンの量、厚み等が、誘電体セラミック層毎に異なっ
てしまう等の問題も生じる。
In addition, since the dielectric ceramic substrate is warped by firing, the thickness of the dielectric ceramic layer is not uniform, and the amount and thickness of the conductor pattern applied to the dielectric ceramic layer is limited by the dielectric material. There also arises such a problem that it differs for each ceramic layer.

【0012】このような反りの問題は、誘電体セラミッ
ク層のそれぞれの厚みを0.7mm以上に設定すること
により、ある程度、緩和できる。しかしながら、誘電体
セラミック層の一層の厚みを0.7mm以上に設定した
場合には、例えば6層で4.2mm以上の基板厚みとな
ってしまい、薄型化に限界を生じてしまう。
The problem of warpage can be alleviated to some extent by setting the thickness of each of the dielectric ceramic layers to 0.7 mm or more. However, when the thickness of one of the dielectric ceramic layers is set to 0.7 mm or more, the thickness of the substrate becomes, for example, 4.2 mm or more in six layers, which limits the thickness reduction.

【0013】更に、誘電体セラミック層は脆く、機械的
強度が弱いという難点がある。この難点は、薄型化をし
ようとすればするほど、顕著になる。このセラミック脆
性のために、当該電力増幅モジュールをマザーボードへ
実装したときに加わる圧力によって、基板内にクラック
が発生し、電力増幅モジュールの信頼性を著しく損なっ
てしまう。クラックの発生を回避するためには、誘電体
セラミック層の一層の厚みを、例えば0.7mm以上に
設定する必要があり、この面からも薄型化の要求に応え
ることができないことになる。
Further, the dielectric ceramic layer has the disadvantage that it is brittle and has low mechanical strength. This difficulty becomes more pronounced as the thickness is reduced. Due to the ceramic brittleness, cracks are generated in the substrate due to the pressure applied when the power amplification module is mounted on a motherboard, and the reliability of the power amplification module is significantly impaired. In order to avoid the generation of cracks, it is necessary to set the thickness of one layer of the dielectric ceramic layer to, for example, 0.7 mm or more.

【0014】[0014]

【発明が解決しようとする課題】本発明の課題は、小
型、かつ、薄型で、機械的強度の大きな電力増幅モジュ
ールを提供することである。
SUMMARY OF THE INVENTION An object of the present invention is to provide a power amplifier module which is small, thin and has high mechanical strength.

【0015】[0015]

【課題を解決するための手段】上述した課題を解決する
ため、本発明に係る電力増幅モジュールは、基板と、電
力増幅部とを含む。前記電力増幅部は、前記基板によっ
て支持されている。
In order to solve the above-mentioned problems, a power amplification module according to the present invention includes a substrate and a power amplification unit. The power amplifier is supported by the substrate.

【0016】前記基板は、少なくとも1つのコア層と、
第1のハイブリッド層と、第2のハイブリッド層とを含
んでいる。前記コア層は、ガラス繊維を含有する有機質
層である。
The substrate comprises at least one core layer;
It includes a first hybrid layer and a second hybrid layer. The core layer is an organic layer containing glass fibers.

【0017】前記第1及び前記第2のハイブリッド層
は、有機樹脂材料と誘電体粉末とを混合した混合材料か
らなり、前記電力増幅部に含まれる回路要素の一部を構
成している。
The first and second hybrid layers are made of a mixed material obtained by mixing an organic resin material and a dielectric powder, and constitute a part of a circuit element included in the power amplifier.

【0018】前記第1のハイブリッド層は、前記コア層
の一面に隣接し、前記第2のハイブリッド層は前記コア
層の他面に隣接している。
[0018] The first hybrid layer is adjacent to one surface of the core layer, and the second hybrid layer is adjacent to the other surface of the core layer.

【0019】本発明に係る電力増幅モジュールに含まれ
る基板は、第1のハイブリッド層と、第2のハイブリッ
ド層とを含んでおり、第1及び第2のハイブリッド層
は、有機樹脂材料と誘電体粉末とを混合した混合材料か
らなるから、セラミック基板と異なって、反りを発生す
ることがなく、曲げ強度が大きく、破損、割れ等を生じ
にくい。従って、薄型化が可能であると共に、信頼性も
向上する。
A substrate included in the power amplification module according to the present invention includes a first hybrid layer and a second hybrid layer, and the first and second hybrid layers are made of an organic resin material and a dielectric. Unlike a ceramic substrate, it does not warp, has a high bending strength, and is unlikely to cause breakage, cracking, etc., unlike a ceramic substrate, because it is made of a mixed material mixed with powder. Therefore, the thickness can be reduced, and the reliability is improved.

【0020】第1及び第2のハイブリッド層は、有機樹
脂材料と誘電体粉末とを混合した混合材料からなり、ガ
ラス繊維等の補強成分を含まないから、例えば、一層当
り、40μm以下まで、薄くすることができる。第1及
び第2のハイブリッド層は、セラミック粉末を含むか
ら、誘電率の高い誘電体セラミック粉末を選択し、有機
樹脂基板に比較して、優れた電気的特性を確保すること
ができる。
The first and second hybrid layers are made of a mixed material obtained by mixing an organic resin material and a dielectric powder, and do not contain a reinforcing component such as glass fiber. can do. Since the first and second hybrid layers include a ceramic powder, a dielectric ceramic powder having a high dielectric constant can be selected, and excellent electrical characteristics can be secured as compared with an organic resin substrate.

【0021】また、基板は、ガラス繊維を含有する有機
質層のコア層を有しており、コア層の一面に第1のハイ
ブリッド層を隣接させ、コア層の他面に第2のハイブリ
ッド層を隣接させてあるから、第1及び第2のハイブリ
ッド層の層厚を薄くして薄型化を図りつつ、コア層によ
り機械的強度を確保し、全体として、薄型で、機械的強
度の大きな高信頼度の電力増幅モジュールを得ることが
できる。
Further, the substrate has a core layer of an organic layer containing glass fibers, a first hybrid layer is adjacent to one surface of the core layer, and a second hybrid layer is provided on the other surface of the core layer. Since they are adjacent to each other, the first and second hybrid layers are made thinner and thinner, while the mechanical strength is secured by the core layer. Power amplification module can be obtained.

【0022】更に、コア層、第1のハイブリッド層及び
第2のハイブリッド層は、共に、有機材料を含有する有
機層であるから、全体を所定の順序で積層した後に、ス
ルーホールを穿孔し、その中に導電性充填材を充填でき
る。このため、各層間にスルーホールの位置ずれを生じ
る余地がなくなり、スルーホールを接続する導体パター
ンについて、スルーホールの相対的位置ずれを見込んだ
面積増大を加える必要がない。このため、基板の平面形
状(縦横)を小型化することが可能になる。
Further, since the core layer, the first hybrid layer, and the second hybrid layer are all organic layers containing an organic material, the whole is laminated in a predetermined order, and then a through hole is formed. The conductive filler can be filled therein. Therefore, there is no room for displacement of the through holes between the layers, and it is not necessary to increase the area of the conductor pattern connecting the through holes in consideration of the relative displacement of the through holes. For this reason, the planar shape (length and width) of the substrate can be reduced.

【0023】[0023]

【発明の実施の形態】図1はデジタル移動体通信機器
(W−CDMA対応)における高周波回路部の構成を示
すブロック図である。受信アンテナANT2で受信され
た信号は、ローノイズアンプ部AMPへ伝達され、ミキ
サ部MIXRで変調され、更にIF部を経由してベース
バンド部BSBへ送られる。
FIG. 1 is a block diagram showing the configuration of a high-frequency circuit section in a digital mobile communication device (compatible with W-CDMA). The signal received by the receiving antenna ANT2 is transmitted to the low noise amplifier AMP, modulated by the mixer MIXR, and sent to the baseband BSB via the IF.

【0024】また、ベースバンド部BSBで生成された
送信信号は、ミキサ部MIXTで変調される。ミキサ部
MIXTによる変調は、フェーズロックループPLLか
らミキサ部MIXTに供給される信号に基づいて行われ
る。送信信号は、ミキサ部MIXTで変調された後、電
力増幅部回路部PWAへ供給される。電力増幅部回路部
PWAは、送信用アンテナANT1から出力される送信
信号を、受信者に届く電力になるまで増幅する役割を担
う。電力増幅部回路部PWAにて増幅された信号は、デ
ュプレクサDUPを経て送信用アンテナANT1ヘ伝え
られ、送信用アンテナANT1から空中に放射される。
The transmission signal generated in the baseband section BSB is modulated in the mixer section MIXT. Modulation by the mixer MIXT is performed based on a signal supplied from the phase locked loop PLL to the mixer MIXT. After the transmission signal is modulated by the mixer section MIXT, it is supplied to the power amplification section circuit section PWA. The power amplifier circuit unit PWA plays a role of amplifying the transmission signal output from the transmission antenna ANT1 until the power reaches the receiver. The signal amplified by the power amplifier circuit unit PWA is transmitted to the transmitting antenna ANT1 via the duplexer DUP, and is radiated from the transmitting antenna ANT1 into the air.

【0025】図2は電力増幅部回路部PWAの詳細を示
すブロック図である。図示された電力増幅部回路部PW
Aは、バンドパスフィルタ1、電力増幅モジュール2、
電力検出部31、ローパスフィルタ32、及び、非可逆
回路部33を含んでいる。ミキサ部MIXTから電力増
幅部回路部PWAへ供給された変調信号は、バンドパス
フィルタ1により、必要な周波数成分のみが抽出され、
電力増幅モジュール2ヘ伝えられる。バンドパスフィル
タ1を通過した信号は、電力増幅モジュール2に供給さ
れる。
FIG. 2 is a block diagram showing details of the power amplifier circuit section PWA. Illustrated power amplifier circuit section PW
A is a bandpass filter 1, a power amplification module 2,
It includes a power detection unit 31, a low-pass filter 32, and a non-reciprocal circuit unit 33. From the modulation signal supplied from the mixer section MIXT to the power amplification section circuit section PWA, only necessary frequency components are extracted by the band-pass filter 1,
The power is transmitted to the power amplification module 2. The signal that has passed through the bandpass filter 1 is supplied to the power amplification module 2.

【0026】電力増幅モジュール2では、バンドパスフ
ィルタ1を通過した信号を増幅する。電力増幅モジュー
ル2から出力された信号は、電力検出部31に供給され
る。そして、電力検出部31を通過するとき、信号の電
力レペルが検出される。電力検出信号は、電力制御部3
4に供給される。電力制御部34は電力検出部31から
供給される電力検出信号に基づき、電力増幅モジュール
2にAPC制御を加え、出力電力を一定化する。
The power amplification module 2 amplifies the signal that has passed through the bandpass filter 1. The signal output from the power amplification module 2 is supplied to the power detection unit 31. Then, when passing through the power detection unit 31, the power level of the signal is detected. The power detection signal is transmitted to the power control unit 3
4 is supplied. The power control section 34 applies APC control to the power amplification module 2 based on the power detection signal supplied from the power detection section 31 to make the output power constant.

【0027】電力検出部31を通過した信号は、ローパ
スフィルタ32により、高次高調波成分が除去され、非
可逆回路部33へ供給される。
From the signal passing through the power detecting section 31, high-order harmonic components are removed by a low-pass filter 32, and the signal is supplied to a nonreciprocal circuit section 33.

【0028】非可逆回路部33は、アイソレータを構成
し、電力増幅部21から供給された信号を送信用アンテ
ナANT1側へは伝達するが、送信用アンテナANT1
側から電力増幅部21ヘ戻る信号をカットする。非可逆
回路部33がないと、動作環境等に起因して出力側負荷
インピーダンスが変化した場合、電力増幅部21で増幅
された電力が反射され、電力増幅部21ヘ戻り、電力増
幅部21から出力される信号の品質劣化(ノイズレベル
の増加)、効率劣化、電力増幅部21の内部回路の破壊
等を招く。非可逆回路部33は、このような反射による
不具合を防止するために備えられている。
The non-reciprocal circuit section 33 constitutes an isolator, and transmits the signal supplied from the power amplifying section 21 to the transmitting antenna ANT1.
The signal returning from the side to the power amplifier 21 is cut. Without the non-reciprocal circuit unit 33, when the output-side load impedance changes due to the operating environment or the like, the power amplified by the power amplifying unit 21 is reflected, returns to the power amplifying unit 21, and returns from the power amplifying unit 21. The quality of the output signal is degraded (increase in noise level), the efficiency is degraded, and the internal circuit of the power amplification unit 21 is broken. The non-reciprocal circuit section 33 is provided to prevent such a problem due to reflection.

【0029】非可逆回路部33を通過した信号は、デュ
プレクサDUPへ伝えられ、更に、送信用アンテナAN
T1に伝達される。そして、送信用アンテナANT1か
ら、空中へ信号が放射される。
The signal passing through the non-reciprocal circuit section 33 is transmitted to a duplexer DUP, and further transmitted to a transmission antenna AN.
It is transmitted to T1. Then, a signal is radiated from the transmitting antenna ANT1 into the air.

【0030】図1、図2に示す例は、W−CDMA対応
のもであり、電力増幅モジュール2に要求される主な特
性は以下のとおりである。
The examples shown in FIGS. 1 and 2 are W-CDMA compatible, and the main characteristics required of the power amplification module 2 are as follows.

【0031】 周波数(fin)=1920〜1980MHz 出力電力(Pout)=27dBm 電力付加効率(PAE)=40%以上 隣接チャンネル漏洩電力比(ACPR) ACPR1=−38dBc以下(at 5MHz) ACPR2=−48d8c以下(at 10MHz) 隣接チャンネル漏洩電力比(ACPR)とは、送信信号
の中心周波数から5.0MHz、または、10.0MH
z離れた周波数におけるノイズレベルを、中心周波数の
電力レベルに対する相対比で表した値である。電力付加
効率(PAE)とは、出力電力と消費電力との割合をパ
ーセントで表示したもので、高いほど好ましい。
Frequency (fin) = 1920 to 1980 MHz Output power (Pout) = 27 dBm Power added efficiency (PAE) = 40% or more Adjacent channel leakage power ratio (ACPR) ACPR1 = −38 dBc or less (at 5 MHz) ACPR2 = −48d8c or less (At 10 MHz) The adjacent channel power ratio (ACPR) is 5.0 MHz or 10.0 MHz from the center frequency of the transmission signal.
This is a value representing the noise level at a frequency z away from the power level of the center frequency as a relative ratio. The power added efficiency (PAE) is a ratio of output power to power consumption expressed as a percentage, and a higher value is more preferable.

【0032】電力増幅モジュール2は、その出力負荷イ
ンピーダンスZIoが50Ωの場合に、上記特性が得ら
れるように設計される。実際には、50Ωの状態が定常
的に持続することはなく、アンテナの角度や、温度条件
などにより30〜70Ω程度は充分に変化しえる。電力
増幅モジュール2は非可逆回路部を含むことができる。
The power amplifier module 2 is designed so as to obtain the above characteristics when the output load impedance ZIo is 50Ω. Actually, the state of 50 Ω does not constantly remain, and the value of about 30 to 70 Ω can sufficiently change depending on the angle of the antenna, temperature conditions, and the like. The power amplification module 2 can include a non-reciprocal circuit unit.

【0033】図3は電力増幅モジュール2の主要部をな
す電力増幅部21のブロック図を示している。図示実施
例において、電力増幅部21は、入力インピーダンス整
合回路211、前段の電力増幅用半導体素子212、後
段の電力増幅用半導体素子214、インピーダンス整合
回路215及び直流バイアス回路216を含んでいる。
電力増幅モジュール2は電力増幅部21の他にも、追加
的、または、付加的な回路部分を有する。
FIG. 3 is a block diagram of the power amplifier 21 which is a main part of the power amplifier module 2. In the illustrated embodiment, the power amplifying unit 21 includes an input impedance matching circuit 211, a preceding-stage power amplifying semiconductor element 212, a subsequent-stage power amplifying semiconductor element 214, an impedance matching circuit 215, and a DC bias circuit 216.
The power amplification module 2 has an additional or additional circuit part in addition to the power amplification unit 21.

【0034】電力増幅用半導体素子212、214は例
えばHBT(ヘテロジャンクション・バイポーラ・トラ
ンジスタ)やFET(電界効果型トランジスタ)から構
成される。
The power amplifying semiconductor elements 212 and 214 are composed of, for example, an HBT (heterojunction bipolar transistor) or an FET (field effect transistor).

【0035】直流バイアス回路216は、Vcc端子に
供給される直流電圧Vcc、及び、Vreg端子に供給
される信号Vregに基づき、電力増幅用半導体素子2
12に直流バイアスを印加する。
The DC bias circuit 216 receives the DC voltage Vcc supplied to the Vcc terminal and the signal Vreg supplied to the Vreg terminal, based on the power amplifying semiconductor element 2.
A DC bias is applied to 12.

【0036】バンドパスフィルタ1(図2参照)に接続
されたPin端子から、入力インピーダンス整合回路2
11を経て、電力増幅用半導体素子212に供給された
信号は、半導体素子212によって電力増幅される。半
導体素子212によって電力増幅された信号は、電力増
幅用半導体素子214に供給され、電力増幅作用を受け
る。
From the Pin terminal connected to the band-pass filter 1 (see FIG. 2), the input impedance matching circuit 2
The signal supplied to the power amplifying semiconductor element 212 through 11 is power-amplified by the semiconductor element 212. The signal that has been power-amplified by the semiconductor element 212 is supplied to the power-amplifying semiconductor element 214 and is subjected to a power amplification operation.

【0037】電力増幅用半導体素子214によって電力
増幅を受けた信号は、インピーダンス整合回路215を
経て、インピーダンス整合回路215に供給される。イ
ンピーダンス整合回路215は、MMIC20の出力イ
ンピーダンスを非可逆回路部33の入力インピーダンス
(10〜30Ω)に変換する。
The signal subjected to power amplification by the power amplification semiconductor element 214 is supplied to the impedance matching circuit 215 via the impedance matching circuit 215. The impedance matching circuit 215 converts the output impedance of the MMIC 20 into the input impedance (10 to 30Ω) of the non-reciprocal circuit 33.

【0038】図3に示された回路において、電力増幅用
半導体素子212及び電力増幅用半導体素子214は、
1パッケージ化されたMMIC(Microwave Monolithic
IC)20を構成する。MMIC20の出力インピーダ
ンスは、インピーダンス整合回路215及び非可逆回路
部33によって、負荷インピーダンスである50Ωに変
換される。
In the circuit shown in FIG. 3, the power amplification semiconductor element 212 and the power amplification semiconductor element 214
1 packaged MMIC (Microwave Monolithic
IC) 20. The output impedance of the MMIC 20 is converted into a load impedance of 50Ω by the impedance matching circuit 215 and the non-reciprocal circuit unit 33.

【0039】入力インピーダンス整合回路211は、P
in端子からバンドパスフィルタ1(図2参照)の側を
見たときのインピーダンス50Ωを、MMIC20の入
力インピーダンスに整合させるもので、インダクタL1
及びキャパシタC1、C2を含むLC回路より構成され
る。Pin端子に供給された信号は、理想的には、無反
射にてMMIC20に入力される。
The input impedance matching circuit 211
The impedance of 50Ω when the bandpass filter 1 (see FIG. 2) side is viewed from the in terminal is matched with the input impedance of the MMIC 20.
And an LC circuit including capacitors C1 and C2. The signal supplied to the Pin terminal is ideally input to the MMIC 20 without reflection.

【0040】MMIC20に入力された信号は、電力増
幅用半導体半導体素子212及び電力増幅用半導体素子
214により、所望の電力まで増幅される。
The signal input to the MMIC 20 is amplified to a desired power by the power amplifying semiconductor element 212 and the power amplifying semiconductor element 214.

【0041】MMIC20の出力側に備えられたインピ
ーダンス整合回路215は、インダクタL2及びキャパ
シタC3のL型回路と、キャパシタC4、インダクタL
3及びキャパシタC5のπ型回路と、直流阻止用キャパ
シタC6とを含んでいる。
The impedance matching circuit 215 provided on the output side of the MMIC 20 includes an L-type circuit including an inductor L2 and a capacitor C3, a capacitor C4 and an inductor L
3 and a π-type circuit of a capacitor C5 and a DC blocking capacitor C6.

【0042】直流バイアス回路216は、電力増幅用半
導体素子212、214を動作させるための直流バイア
スを印加し、かつ、増幅電力を外部に漏洩させるのを防
ぐ役割をもつ。従って、直流バイアス回路216に含ま
れるインダクタL5、L6には、電力増幅用半導体素子
212、214で増幅された信号をVcc端子へ漏洩さ
せないよう、理想的にはインピーダンスを無限大にする
ことが求められる。このため、インダクタL5、L6
は、波長λに関して、(λ/4)長パターン、または、
(λ/4)長パターンに相当するインピーダンスを持つ
インダクタ素子により構成される。
The DC bias circuit 216 has a role to apply a DC bias for operating the power amplifying semiconductor elements 212 and 214 and to prevent the amplified power from leaking outside. Therefore, the inductors L5 and L6 included in the DC bias circuit 216 should ideally have infinite impedance so that the signals amplified by the power amplifying semiconductor elements 212 and 214 do not leak to the Vcc terminal. Can be Therefore, the inductors L5 and L6
Is a (λ / 4) length pattern with respect to the wavelength λ, or
It is composed of an inductor element having an impedance corresponding to a (λ / 4) long pattern.

【0043】図4は本発明に係る電力増幅モジュールの
層構成の一例を示す部分断面図である。図示された電力
増幅モジュールは、基板7と、MMIC20を含んでい
る。MMIC20は、既に述べたように、電力増幅用半
導体素子212及び電力増幅用半導体素子214を含ん
でいる(図2、3参照)。
FIG. 4 is a partial sectional view showing an example of the layer configuration of the power amplification module according to the present invention. The illustrated power amplification module includes the substrate 7 and the MMIC 20. As described above, the MMIC 20 includes the power amplification semiconductor element 212 and the power amplification semiconductor element 214 (see FIGS. 2 and 3).

【0044】基板7は、7つの層71〜77を積層した
構造となっている。これらの層71〜77は、シート積
層法または塗布法によって形成される。層71〜73
は、第1のハイブリッド層を構成し、層74はコア層を
構成し、層75〜77は第2のハイブリッド層75〜7
7を構成する。コア層74は、ガラス繊維を含有する有
機質層である。コア層74は、具体的には、ガラス繊維
入りプラスチック(FRP)であり、例えば厚みが16
0μm、比誘電率εrが10程度である。
The substrate 7 has a structure in which seven layers 71 to 77 are stacked. These layers 71 to 77 are formed by a sheet laminating method or a coating method. Layers 71-73
Constitutes a first hybrid layer, layer 74 constitutes a core layer, and layers 75-77 constitute second hybrid layers 75-7.
7 is constituted. The core layer 74 is an organic layer containing glass fibers. The core layer 74 is specifically made of glass fiber-containing plastic (FRP) and has a thickness of, for example, 16%.
0 μm and the relative dielectric constant εr is about 10.

【0045】第1のハイブリッド層71〜73は、有機
樹脂材料と誘電体粉末とを混合した混合材料からなり、
電力増幅部21に含まれる回路要素の一部を構成してい
る。第1のハイブリッド層71〜73は、コア層74と
異なって、ガラス繊維を含んでおらず、選択された有機
樹脂材料と誘電体粉末との混合層で構成されている。第
1のハイブリッド層71〜73において、一例である
が、最上層に位置する層71は、厚みが40μm以下、
比誘電率εrが3程度、中間に位置する層72は、厚み
が40μm以下、比誘電率εrが10程度、最下層に位
置する層73は厚みが40μm以下、比誘電率εrが1
0程度に選定する。比誘電率εrは有機樹脂材料及び誘
電体粉末の選択、並びに、それらの含有量をコントロー
ルすることによって、所望の相対に設定できる。
The first hybrid layers 71 to 73 are made of a mixed material obtained by mixing an organic resin material and a dielectric powder.
A part of a circuit element included in the power amplification unit 21 is configured. Unlike the core layer 74, the first hybrid layers 71 to 73 do not include glass fibers and are formed of a mixed layer of a selected organic resin material and a dielectric powder. In the first hybrid layers 71 to 73, as an example, the layer 71 located at the uppermost layer has a thickness of 40 μm or less,
The relative dielectric constant εr is about 3, the middle layer 72 has a thickness of 40 μm or less, the relative dielectric constant εr is about 10, the lowermost layer 73 has a thickness of 40 μm or less, and the relative dielectric constant εr is 1 or less.
Select around 0. The relative permittivity εr can be set to a desired relative value by selecting the organic resin material and the dielectric powder and controlling their contents.

【0046】第2のハイブリッド層75〜77は、有機
樹脂材料と誘電体粉末とを混合した混合材料からなり、
電力増幅部21に含まれる回路要素の一部を構成してい
る。第2のハイブリッド層75〜77においても、一例
として、最上層に位置する層75は、厚みが40μm以
下、比誘電率εrが10程度、中間に位置する層76
は、厚みが40μm以下、比誘電率εrが10程度、最
下層に位置する層77は厚みが40μm以下、比誘電率
εrが3程度となるように選定する。比誘電率εrは有
機樹脂材料及び誘電体粉末の選択、並びに、それらの含
有量のコントロールによって、所望の相対に設定できる
ことは、第1のハイブリッド層71〜73の場合と同様
である。
The second hybrid layers 75 to 77 are made of a mixed material obtained by mixing an organic resin material and a dielectric powder.
A part of a circuit element included in the power amplification unit 21 is configured. Also in the second hybrid layers 75 to 77, as an example, the uppermost layer 75 has a thickness of 40 μm or less, a relative permittivity εr of about 10, and a middle layer 76.
Is selected so that the thickness is 40 μm or less, the relative permittivity εr is about 10, and the lowermost layer 77 has a thickness of 40 μm or less and the relative permittivity εr is about 3. The relative permittivity εr can be set to a desired relative value by selecting the organic resin material and the dielectric powder and controlling the contents thereof, as in the case of the first hybrid layers 71 to 73.

【0047】第1のハイブリッド層71〜73の最下層
73は、コア層74の一面に隣接し、第2のハイブリッ
ド層75〜77の最上層75はコア層74の他面に隣接
している。
The lowermost layer 73 of the first hybrid layers 71 to 73 is adjacent to one surface of the core layer 74, and the uppermost layer 75 of the second hybrid layers 75 to 77 is adjacent to the other surface of the core layer 74. .

【0048】上述した実施例の場合、基板7の全体厚み
は、最大0.5mmとなり、従来の0.7mmよりも薄
型化できる。
In the case of the above-described embodiment, the overall thickness of the substrate 7 is at most 0.5 mm, which can be made thinner than the conventional 0.7 mm.

【0049】図5〜図12は層71〜層77のパターン
を示す図である。図5は、基板1の最上層を構成する層
71を表面からみた平面図である。層71の表面には、
入力インピーダンス整合回路211のインダクタL1を
構成する導体パターン、及び、キャパシタC2が備えら
れている。また、直流バイアス回路216のキャパシタ
C7〜C9、インピーダンス回路215のキャパシタC
3、C4を構成する導体パターンC31、C41、及
び、インダクタL2、L3を構成する導体パターンが備
えられている。
FIGS. 5 to 12 are diagrams showing patterns of the layers 71 to 77. FIG. FIG. 5 is a plan view of the layer 71 constituting the uppermost layer of the substrate 1 as viewed from the surface. On the surface of the layer 71,
A conductor pattern forming the inductor L1 of the input impedance matching circuit 211 and a capacitor C2 are provided. The capacitors C7 to C9 of the DC bias circuit 216 and the capacitor C of the impedance circuit 215
3, conductor patterns C31 and C41 constituting C4, and conductor patterns constituting inductors L2 and L3 are provided.

【0050】図6は層71と隣接する層72の表面を示
す平面図である。層72には、グランドパターンGND
1が形成されている。
FIG. 6 is a plan view showing the surface of the layer 72 adjacent to the layer 71. FIG. The layer 72 has a ground pattern GND
1 is formed.

【0051】図7は層72と隣接する層73の表面を示
す平面図である。層73には、入力インピーダンス整合
回路211のキャパシタC1を構成する導体パターンC
11と、インピーダンス回路215のキャパシタC5を
構成する導体パターンC51が形成されている。これら
の導体パターンC11、C51と、層72に形成された
グランドパターンGND1とにより、層72を容量層と
するキャパシタC1、C5が得られる。
FIG. 7 is a plan view showing the surface of the layer 73 adjacent to the layer 72. FIG. The layer 73 includes a conductor pattern C that forms the capacitor C1 of the input impedance matching circuit 211.
11 and a conductor pattern C51 forming a capacitor C5 of the impedance circuit 215 are formed. By these conductor patterns C11 and C51 and the ground pattern GND1 formed on the layer 72, capacitors C1 and C5 having the layer 72 as a capacitance layer are obtained.

【0052】図8は層73と隣接するコア層74の表面
を示す平面図である。コア層74にはグランドパターン
GND2が形成されている。層72に形成されたグラン
パターンGND2と、層73に形成された導体パターン
C11、C51により、追加的なキャパシタC1、C5
が得られる。
FIG. 8 is a plan view showing the surface of the core layer 74 adjacent to the layer 73. FIG. A ground pattern GND2 is formed on the core layer 74. Due to the ground pattern GND2 formed on the layer 72 and the conductor patterns C11 and C51 formed on the layer 73, additional capacitors C1 and C5 are formed.
Is obtained.

【0053】図9はコア層74と隣接する層75の表面
を示す平面図である。層75には、直流バイアス回路2
16のインダクタL5及びL6を構成するストリップラ
インが形成されている。インダクタL5、L6の他端は
互いに接続され、Vcc端子に導かれる。
FIG. 9 is a plan view showing the surface of the layer 75 adjacent to the core layer 74. The layer 75 includes a DC bias circuit 2
Striplines constituting the sixteen inductors L5 and L6 are formed. The other ends of the inductors L5 and L6 are connected to each other and guided to the Vcc terminal.

【0054】図10は層75と隣接する層76の表面を
示す平面図、図11は層76と隣接する層77の表面を
示す平面図、図12は層77の裏面図である。層77の
裏面には、グランドパターンGND3が形成されてい
る。
FIG. 10 is a plan view showing the surface of the layer 76 adjacent to the layer 75, FIG. 11 is a plan view showing the surface of the layer 77 adjacent to the layer 76, and FIG. On the back surface of the layer 77, a ground pattern GND3 is formed.

【0055】上述したように、本発明に係る電力増幅モ
ジュールにおいて、基板7は、第1のハイブリッド層7
1〜73と、第2のハイブリッド層75〜77とを含ん
でおり、第1のハイブリッド層71〜73及び第2のハ
イブリッド層75〜77は、有機樹脂材料と誘電体粉末
とを混合した混合材料からなるから、セラミック基板7
と異なって、反りを発生することがなく、曲げ強度が大
きく、破損、割れ等を生じにくい。従って、薄型化が可
能であると共に、信頼性向上にも寄与し得る。
As described above, in the power amplification module according to the present invention, the substrate 7 is
1 to 73, and second hybrid layers 75 to 77. The first hybrid layers 71 to 73 and the second hybrid layers 75 to 77 are formed by mixing an organic resin material and a dielectric powder. Since it is made of a material, the ceramic substrate 7
Unlike the above, no warpage occurs, the bending strength is large, and breakage, cracks, and the like hardly occur. Therefore, the thickness can be reduced, and the reliability can be improved.

【0056】第1のハイブリッド層71〜73及び第2
のハイブリッド層75〜77は、有機樹脂材料と誘電体
粉末とを混合した混合材料からなり、ガラス繊維等の補
強成分を含まないから、例えば、一層当り、40μm以
下まで、著しく薄くすることができる。第1のハイブリ
ッド層71〜73及び第2のハイブリッド層75〜77
は、セラミック粉末を含むから、誘電率の高い誘電体セ
ラミック粉末を選択し、有機樹脂基板7に比較して、優
れた電気的特性を確保することができる。
The first hybrid layers 71 to 73 and the second
The hybrid layers 75 to 77 are made of a mixed material in which an organic resin material and a dielectric powder are mixed, and do not contain a reinforcing component such as glass fiber. Therefore, for example, each layer can be remarkably thinned to 40 μm or less. . First hybrid layers 71-73 and second hybrid layers 75-77
Since ceramic powder contains ceramic powder, it is possible to select a dielectric ceramic powder having a high dielectric constant and to secure excellent electrical characteristics as compared with the organic resin substrate 7.

【0057】また、基板7は、ガラス繊維を含有する有
機質層であるコア層74を有しており、コア層74の一
面に第1のハイブリッド層71〜73を隣接させ、コア
層74の他面に第2のハイブリッド層75〜77を隣接
させてあるから、第1のハイブリッド層71〜73及び
第2のハイブリッド層75〜77の層厚を薄くして薄型
化を図りつつ、コア層74により機械的強度を確保し、
全体として、薄型で、機械的強度の大きな高信頼度の電
力増幅モジュールを得ることができる。
The substrate 7 has a core layer 74 which is an organic layer containing glass fibers. The first hybrid layers 71 to 73 are adjacent to one surface of the core layer 74. Since the second hybrid layers 75 to 77 are adjacent to the surface, the first hybrid layers 71 to 73 and the second hybrid layers 75 to 77 are made thinner and thinner while the core layer 74 is made thinner. Ensures mechanical strength,
As a whole, it is possible to obtain a thin and highly reliable power amplification module having large mechanical strength.

【0058】例えば、曲げ強度を例にとると、セラミッ
ク基板の場合は、曲げ強度は30〜40kg/mm2
あるが、ガラスエポキシ基板の曲げ強度は45〜52k
g/mm2である。本発明に係る基板は、有機樹脂材料
と誘電体粉末とを混合したハイブリッド層71〜73、
75〜77と、ガラス繊維入りのコア層74との組み合
わせになるから、セラミック基板とガラスエポキシ基板
の約中間の曲げ強度を確保することができる。
For example, taking the bending strength as an example, the bending strength of a ceramic substrate is 30 to 40 kg / mm 2 , while the bending strength of a glass epoxy substrate is 45 to 52 k / m 2.
g / mm 2 . The substrate according to the present invention includes hybrid layers 71 to 73 in which an organic resin material and a dielectric powder are mixed,
Since a combination of 75 to 77 and the core layer 74 containing glass fiber is used, it is possible to secure a bending strength approximately intermediate between the ceramic substrate and the glass epoxy substrate.

【0059】第1のハイブリッド層71〜73及び第2
のハイブリッド層75〜77を構成するのに用いられる
誘電体粉末は、比誘電率が5〜1000の範囲にあり、
誘電正接が0.00002〜0.01の範囲にあるセラ
ミック材料から選択することができる。具体例として
は、チタン−バリウム−ネオジウム系セラミックス、チ
タン−バリウム−スズ系セラミックス等を挙げることが
できる。
The first hybrid layers 71 to 73 and the second
The dielectric powder used to form the hybrid layers 75 to 77 has a relative dielectric constant in the range of 5 to 1000,
It can be selected from ceramic materials having a dielectric loss tangent in the range of 0.00002 to 0.01. Specific examples include titanium-barium-neodymium-based ceramics and titanium-barium-tin-based ceramics.

【0060】有機樹脂材料は、成形性、加工性、積層接
着性、及び電気特性に優れた材料の中から、適宜選択し
て用いることができる。有機樹脂材料の含有量は20〜
70vol%の範囲であることが好ましい。有機樹脂材
料の具体例としては、熱硬化性樹脂または熱可塑性樹脂
等を挙げることができる。更に具体的には、エポキシ樹
脂、フェノール樹脂、低誘電率エポキシ樹脂、ポリブタ
ジエン樹脂、BTレジン等を挙げることができる。これ
らの樹脂は、単独で用いてもよいし、2種以上を混合し
て用いてもよい。2種以上を混合して用いる場合、混合
比は任意である。
The organic resin material can be appropriately selected from materials having excellent moldability, workability, laminating adhesiveness, and electrical properties. Organic resin material content is 20 ~
It is preferably in the range of 70 vol%. Specific examples of the organic resin material include a thermosetting resin and a thermoplastic resin. More specifically, epoxy resin, phenol resin, low dielectric constant epoxy resin, polybutadiene resin, BT resin and the like can be mentioned. These resins may be used alone or in combination of two or more. When a mixture of two or more types is used, the mixing ratio is arbitrary.

【0061】有機樹脂材料の好ましい一例は、ポリビニ
ルベンジルエーテル化合物である。図5〜図12に示し
た積層構造において、層71〜73、層75〜層77
は、キャパシタ形成層であり、高誘電率、低誘電正接で
あることが好ましい。そこで、これらの層を構成する有
機樹脂材料として、ポリビニルベンジルエーテル化合物
を用いる。ポリビニルベンジルエーテル化合物として
は、比誘電率が2.5〜3.5の範囲にあり、誘電正接
が0.0025〜0.005の範囲にあるものを用いる
ことが好ましい。
One preferred example of the organic resin material is a polyvinyl benzyl ether compound. In the laminated structure shown in FIGS. 5 to 12, the layers 71 to 73, the layers 75 to 77
Is a capacitor forming layer, which preferably has a high dielectric constant and a low dielectric loss tangent. Therefore, a polyvinyl benzyl ether compound is used as an organic resin material constituting these layers. As the polyvinyl benzyl ether compound, a compound having a relative dielectric constant in the range of 2.5 to 3.5 and a dielectric loss tangent in the range of 0.0025 to 0.005 is preferably used.

【0062】この場合、ポリビニルベンジルエーテル化
合物の含有率をa(vol%)とし、セラミックス粉末
の含有率をb(vol%)としたとき、a+b=100
(vol%)として、40(vol%)≦b≦60(v
ol%)を満たすように混合する。この混合材料によれ
ば、比誘電率7〜14、誘電正接0.01〜0.002
を実現することができる。
In this case, when the content of the polyvinyl benzyl ether compound is a (vol%) and the content of the ceramic powder is b (vol%), a + b = 100
(Vol%), 40 (vol%) ≦ b ≦ 60 (v
ol%). According to this mixed material, the relative dielectric constant is 7 to 14, and the dielectric loss tangent is 0.01 to 0.002.
Can be realized.

【0063】第1及び第2のハイブリッド層71〜7
3、75〜77において、更に、難燃剤を添加してもよ
い。難燃剤の具体例としては、テトラプロモジフェノー
ルA変形ポリビニルベンジルエーテル化合物を挙げるこ
とができる。
First and second hybrid layers 71 to 7
In 3, 75 to 77, a flame retardant may be further added. Specific examples of the flame retardant include a tetrabromodiphenol A modified polyvinyl benzyl ether compound.

【0064】次に、コア層74に用いられるガラスクロ
ス材料は、SiO2を主成分とするもので、基板7の骨
格を形成する役割を担う。コア層74は、このガラスク
ロス材を核とし、これに上述した有機樹脂材料を含浸さ
せて構成することができる。利用できるガラスクロスの
組成例を下に示す。
Next, the glass cloth material used for the core layer 74 is mainly composed of SiO 2 and plays a role of forming the skeleton of the substrate 7. The core layer 74 can be configured by using the glass cloth material as a core and impregnating the core with the above-described organic resin material. Examples of glass cloth compositions that can be used are shown below.

【0065】<ガラスクロスの組成例> SiO2:56vol% MgB23:10vol% Al23:17vol% CaO:17vol% コア層74においても、難燃剤を添加することができ
る。難燃剤の具体例としては、上述したテトラプロモジ
フェノールA変形ポリビニルベンジルエーテル化合物を
挙げることができる。
<Example of Composition of Glass Cloth> SiO 2 : 56 vol% MgB 2 O 3 : 10 vol% Al 2 O 3 : 17 vol% CaO: 17 vol% A flame retardant can also be added to the core layer 74. Specific examples of the flame retardant include the above-mentioned modified tetrabromodiphenol A modified polyvinyl benzyl ether compound.

【0066】図13は本発明に係る電力増幅モジュール
に用いられる基板7の断面図である。図において、先に
示した図面に現れた構成部分と同一の構成部分について
は、同一の参照符号を付してある。
FIG. 13 is a sectional view of the substrate 7 used in the power amplification module according to the present invention. In the figure, the same components as those shown in the above-mentioned drawings are denoted by the same reference numerals.

【0067】既に述べたように、コア層74、第1のハ
イブリッド層71〜73及び第2のハイブリッド層75
〜77は、共に、有機材料を含有する混合層であるか
ら、全体を所定の順序で積層した後に、スルーホールを
穿孔し、その中に導電性充填材51〜55を充填でき
る。このため、各層71〜77の間にスルーホールの位
置ずれを生じる余地がなくなり、スルーホールに充填さ
れた導電性充填材51〜55によって接続すべき導体パ
ターンC11、C51、L5、L6及びグランドパター
ンGND1〜GND3について、スルーホールの相対的
位置ずれを見込んだ面積増大を加える必要がない。この
ため、基板7の平面形状(縦横)を小型化することが可
能になる。
As described above, the core layer 74, the first hybrid layers 71 to 73, and the second hybrid layer 75
Since 77 is a mixed layer containing an organic material, through-holes can be formed after the whole is laminated in a predetermined order, and the conductive fillers 51 to 55 can be filled therein. Therefore, there is no room for displacement of the through holes between the layers 71 to 77, and the conductor patterns C11, C51, L5, L6 and the ground patterns to be connected by the conductive fillers 51 to 55 filled in the through holes. With respect to GND1 to GND3, there is no need to increase the area in consideration of the relative displacement of the through-hole. Therefore, the planar shape (length and width) of the substrate 7 can be reduced.

【0068】図14は図13のA部拡大断面図である。
図において、先に示した図面に現れた構成部分と同一の
構成部分については、同一の参照符号を付してある。図
示するように、層71にスルーホールを開け、その内面
にめっき膜61を施しておき、このスルーホール内に導
電性充填材51〜55を充填する。導電性充填材51〜
55としては、導電成分と、フィラーと、有機質ビヒク
ルとを混合した導電性ペーストが用いられる。導電成分
としてはCu、Ag等の金属粉が適しており、有機質ビ
ヒクルとしては、例えば、エポキシ樹脂やフェノール樹
脂等が適している。具体的には、エポキシ樹脂等の熱硬
化性樹脂とAg粉末とを含有するAgペースト等を用い
ることができる。
FIG. 14 is an enlarged sectional view of a portion A in FIG.
In the figure, the same components as those shown in the above-mentioned drawings are denoted by the same reference numerals. As shown in the figure, a through hole is formed in the layer 71, a plating film 61 is applied to the inner surface thereof, and the conductive fillers 51 to 55 are filled in the through hole. Conductive filler 51-
As 55, a conductive paste in which a conductive component, a filler, and an organic vehicle are mixed is used. As the conductive component, metal powder such as Cu and Ag is suitable, and as the organic vehicle, for example, an epoxy resin or a phenol resin is suitable. Specifically, an Ag paste containing a thermosetting resin such as an epoxy resin and an Ag powder can be used.

【0069】上述した導電性ペーストを、メタルマスク
を用いたスクリーン印刷によって塗布することにより、
導電性ペーストをスルーホール内に垂れ込ませることが
できる。有機ビヒクルとして熱硬化性樹脂を用いた場合
は、導電性充填材51〜55を熱硬化させ、スルーホー
ルを閉塞することができる。めっき膜61の表面及び導
電性充填材51〜55の端面には、めっき膜62を施し
ておく。めっき膜62は、例えばAuめっき膜である。
By applying the above-mentioned conductive paste by screen printing using a metal mask,
The conductive paste can be dripped into the through holes. When a thermosetting resin is used as the organic vehicle, the conductive fillers 51 to 55 can be thermoset to close the through holes. A plating film 62 is applied to the surface of the plating film 61 and the end faces of the conductive fillers 51 to 55. The plating film 62 is, for example, an Au plating film.

【0070】図15はMMIC接続部分の拡大断面図で
ある。図において、先に示した図面に現れた構成部分と
同一の構成部分については、同一の参照符号を付してあ
る。MMIC20は、導電性充填材52〜54の上に配
置される。導電性充填材52〜54の端面にはめっき膜
62が付着されており、このめっき膜62とMMIC2
0とを、はんだ63によって接続する。導電性充填材5
2〜54は熱硬化しており、しかも、熱伝導性の良好な
Ag成分等を含んでいる。従って、MMIC20に発生
した熱を、導電性充填材52〜54を介して、基板7の
最下層に位置する層77の底面に形成されたグランドパ
ターンGND3に伝導させ(図13参照)、グランドパ
ターンGND3の全面から効率よく放熱することができ
る。
FIG. 15 is an enlarged sectional view of the MMIC connection portion. In the figure, the same components as those shown in the above-mentioned drawings are denoted by the same reference numerals. The MMIC 20 is disposed on the conductive fillers 52 to 54. A plating film 62 is attached to the end surfaces of the conductive fillers 52 to 54, and this plating film 62 and the MMIC 2
0 is connected by solder 63. Conductive filler 5
Nos. 2 to 54 are heat-cured and contain an Ag component or the like having good thermal conductivity. Therefore, the heat generated in the MMIC 20 is conducted to the ground pattern GND3 formed on the bottom surface of the layer 77 located at the lowermost layer of the substrate 7 through the conductive fillers 52 to 54 (see FIG. 13). Heat can be efficiently radiated from the entire surface of the GND3.

【0071】[0071]

【発明の効果】以上述べたように、本発明によれば、小
型、かつ、薄型で、機械的強度に優れた電力増幅モジュ
ールを提供することができる。
As described above, according to the present invention, it is possible to provide a small and thin power amplifier module having excellent mechanical strength.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明に係る電力増幅モジュールが用いられる
デジタル移動体通信機器(W−CDMA対応)おける高
周波回路部の構成を示すブロック図である。
FIG. 1 is a block diagram showing a configuration of a high-frequency circuit unit in a digital mobile communication device (W-CDMA compatible) using a power amplification module according to the present invention.

【図2】本発明に係る電力増幅モジュールが用いられる
電力増幅部回路部PWAの詳細を示すブロック図であ
る。
FIG. 2 is a block diagram showing details of a power amplification circuit section PWA in which the power amplification module according to the present invention is used.

【図3】本発明に係る電力増幅モジュールの具体的な回
路構成を示す回路図である。
FIG. 3 is a circuit diagram showing a specific circuit configuration of the power amplification module according to the present invention.

【図4】図2、3に示した電力増幅モジュールの構成を
示す部分断面図である。
FIG. 4 is a partial cross-sectional view showing a configuration of the power amplification module shown in FIGS.

【図5】図4に示した電力増幅モジュールにおいて、第
1のハイブリッド層の最上層を表面からみた平面図であ
る。
FIG. 5 is a plan view of the uppermost layer of the first hybrid layer in the power amplification module shown in FIG. 4 as viewed from the surface.

【図6】図4に示した電力増幅モジュールにおいて、第
1のハイブリッド層の中間層の表面を示す平面図であ
る。
FIG. 6 is a plan view showing a surface of an intermediate layer of a first hybrid layer in the power amplification module shown in FIG.

【図7】図4に示した電力増幅モジュールにおいて、第
1のハイブリッド層の最下層の表面を示す平面図であ
る。
FIG. 7 is a plan view showing the surface of the lowermost layer of the first hybrid layer in the power amplification module shown in FIG.

【図8】図4に示した電力増幅モジュールにおいて、コ
ア層の表面を示す平面図である。
FIG. 8 is a plan view showing a surface of a core layer in the power amplification module shown in FIG.

【図9】図4に示した電力増幅モジュールにおいて、第
2のハイブリッド層の最上層の表面を示す平面図であ
る。
FIG. 9 is a plan view showing the surface of the uppermost layer of the second hybrid layer in the power amplification module shown in FIG.

【図10】図4に示した電力増幅モジュールにおいて、
第2のハイブリッド層の中間層の表面を示す平面図であ
る。
FIG. 10 shows a power amplification module shown in FIG.
It is a top view showing the surface of the intermediate layer of the 2nd hybrid layer.

【図11】図4に示した電力増幅モジュールにおいて、
第2のハイブリッド層の最下層の表面を示す平面図であ
る。
FIG. 11 shows the power amplification module shown in FIG.
It is a top view showing the surface of the lowermost layer of the 2nd hybrid layer.

【図12】図4に示した電力増幅モジュールにおいて、
第2のハイブリッド層の最下層の裏面を示す平面図であ
る。
FIG. 12 is a diagram illustrating the power amplifying module shown in FIG.
It is a top view showing the back of the lowermost layer of the 2nd hybrid layer.

【図13】本発明に係る電力増幅モジュールに用いられ
る基板の断面図である。
FIG. 13 is a sectional view of a substrate used in the power amplification module according to the present invention.

【図14】図13のA部拡大断面図である。14 is an enlarged sectional view of a portion A in FIG.

【図15】MMIC接続部分の拡大断面図である。FIG. 15 is an enlarged sectional view of an MMIC connection portion.

【符号の説明】[Explanation of symbols]

2 電力増幅モジュール 71〜73 第1のハイブリッド層 74 コア層 75〜77 第2のハイブリッド層 2 Power amplification module 71-73 First hybrid layer 74 Core layer 75-77 Second hybrid layer

Claims (9)

【特許請求の範囲】[Claims] 【請求項1】 基板と、電力増幅部とを含む電力増幅モ
ジュールであって、 前記電力増幅部は、前記基板によって支持されており、 前記基板は、少なくとも1つのコア層と、第1のハイブ
リッド層と、第2のハイブリッド層とを含んでおり、 前記コア層は、ガラス繊維を含有する有機質層であり、 前記第1及び前記第2のハイブリッド層は、有機樹脂材
料と誘電体粉末とを混合した混合材料からなり、前記電
力増幅部に含まれる回路要素の一部を構成しており、 前記第1のハイブリッド層は、前記コア層の一面に隣接
し、前記第2のハイブリッド層は前記コア層の他面に隣
接している電力増幅モジュール。
1. A power amplification module including a substrate and a power amplification unit, wherein the power amplification unit is supported by the substrate, wherein the substrate has at least one core layer and a first hybrid. And a second hybrid layer. The core layer is an organic layer containing glass fibers, and the first and second hybrid layers are made of an organic resin material and a dielectric powder. The first hybrid layer is made of a mixed material, and constitutes a part of a circuit element included in the power amplification unit. The first hybrid layer is adjacent to one surface of the core layer, and the second hybrid layer is A power amplification module adjacent to the other side of the core layer.
【請求項2】 請求項1に記載された電力増幅モジュー
ルであって、前記第1のハイブリッド層及び前記第2の
ハイブリッド層によって構成される回路要素は、前記第
1のハイブリッド層、前記コア層及び前記第2のハイブ
リッド層を、同一位置で貫通するスルーホール内に充填
された導電性充填材によって電気的に接続されている電
力増幅モジュール。
2. The power amplifying module according to claim 1, wherein a circuit element including the first hybrid layer and the second hybrid layer includes the first hybrid layer and the core layer. And a power amplification module electrically connected to the second hybrid layer by a conductive filler filled in a through hole penetrating at the same position.
【請求項3】 請求項1または2の何れかに記載された
電力増幅モジュールであって、前記第1及び前記第2の
ハイブリッド層は、それぞれ、複数層であり、かつ、同
一の層数である電力増幅モジュール。
3. The power amplification module according to claim 1, wherein the first and second hybrid layers are each a plurality of layers and have the same number of layers. A power amplification module.
【請求項4】 請求項2または3の何れかに記載された
電力増幅モジュールであって、前記導電性充填材は、導
電性成分と熱硬化性樹脂とを含有する電力増幅モジュー
ル。
4. The power amplification module according to claim 2, wherein the conductive filler contains a conductive component and a thermosetting resin.
【請求項5】 請求項1乃至4の何れかに記載された電
力増幅モジュールであって、前記第1及び第2のハイブ
リッド層は、比誘電率が7〜14の範囲にあり、誘電正
接が0.01〜0.002の範囲にある電力増幅モジュ
ール。
5. The power amplification module according to claim 1, wherein the first and second hybrid layers have a relative dielectric constant in a range of 7-14 and a dielectric loss tangent. A power amplification module in the range of 0.01 to 0.002.
【請求項6】 請求項5に記載された電力増幅モジュー
ルであって、前記有機樹脂材料の含有量は20〜70v
ol%の範囲である電力増幅モジュール。
6. The power amplification module according to claim 5, wherein the content of the organic resin material is 20 to 70 v.
ol% power amplifier module.
【請求項7】 請求項5に記載された電力増幅モジュー
ルであって、前記有機樹脂材料は、ポリビニルベンジル
エーテル化合物を含む電力増幅モジュール。
7. The power amplification module according to claim 5, wherein the organic resin material includes a polyvinyl benzyl ether compound.
【請求項8】 請求項1乃至7の何れかに記載された電
力増幅モジュールであって、前記第1及び前記第2のハ
イブリッド層は、一層の厚みが40μm以下である電力
増幅モジュール。
8. The power amplification module according to claim 1, wherein the first and second hybrid layers have a thickness of 40 μm or less.
【請求項9】 請求項2乃至8の何れかに記載された電
力増幅モジュールであって、前記コア層、前記第1のハ
イブリッド層及び前記第2のハイブリッド層の少なくと
も1つは難燃材を含む電力増幅モジュール。
9. The power amplification module according to claim 2, wherein at least one of the core layer, the first hybrid layer, and the second hybrid layer includes a flame retardant. Including power amplification module.
JP2001088737A 2001-03-26 2001-03-26 Power amplifier module Pending JP2002290174A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001088737A JP2002290174A (en) 2001-03-26 2001-03-26 Power amplifier module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001088737A JP2002290174A (en) 2001-03-26 2001-03-26 Power amplifier module

Publications (2)

Publication Number Publication Date
JP2002290174A true JP2002290174A (en) 2002-10-04
JP2002290174A5 JP2002290174A5 (en) 2004-08-26

Family

ID=18943780

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001088737A Pending JP2002290174A (en) 2001-03-26 2001-03-26 Power amplifier module

Country Status (1)

Country Link
JP (1) JP2002290174A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7154336B2 (en) 2003-10-14 2006-12-26 Matsushita Electric Industrial Co., Ltd. High-frequency power amplifier

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04364092A (en) * 1991-06-11 1992-12-16 Sony Corp Multilayer board
JPH08245871A (en) * 1995-03-08 1996-09-24 Asahi Chem Ind Co Ltd Curable polyphenylene ether resin composition
JPH0931006A (en) * 1995-07-24 1997-02-04 Showa Highpolymer Co Ltd Polyvinylbenzyl ether compound and its production
JPH10336046A (en) * 1997-06-02 1998-12-18 Hitachi Ltd Radio communicating method, its equipment and high-frequency power module
JP2000001622A (en) * 1998-04-16 2000-01-07 Tdk Corp Complex dielectric material composition, film, substrate, electric part and molding product using the same
JP2000209006A (en) * 1999-01-14 2000-07-28 Hitachi Ltd High frequency circuit module and portable communication unit
JP2000244129A (en) * 1998-12-25 2000-09-08 Ngk Spark Plug Co Ltd Wiring board, core board, and their manufacture
JP2000261142A (en) * 1999-03-12 2000-09-22 Nec Corp Manufacture of printed wiring board
JP2001068858A (en) * 1999-08-27 2001-03-16 Shinko Electric Ind Co Ltd Multilayer wiring board, manufacture thereof, and semiconductor device

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04364092A (en) * 1991-06-11 1992-12-16 Sony Corp Multilayer board
JPH08245871A (en) * 1995-03-08 1996-09-24 Asahi Chem Ind Co Ltd Curable polyphenylene ether resin composition
JPH0931006A (en) * 1995-07-24 1997-02-04 Showa Highpolymer Co Ltd Polyvinylbenzyl ether compound and its production
JPH10336046A (en) * 1997-06-02 1998-12-18 Hitachi Ltd Radio communicating method, its equipment and high-frequency power module
JP2000001622A (en) * 1998-04-16 2000-01-07 Tdk Corp Complex dielectric material composition, film, substrate, electric part and molding product using the same
JP2000244129A (en) * 1998-12-25 2000-09-08 Ngk Spark Plug Co Ltd Wiring board, core board, and their manufacture
JP2000209006A (en) * 1999-01-14 2000-07-28 Hitachi Ltd High frequency circuit module and portable communication unit
JP2000261142A (en) * 1999-03-12 2000-09-22 Nec Corp Manufacture of printed wiring board
JP2001068858A (en) * 1999-08-27 2001-03-16 Shinko Electric Ind Co Ltd Multilayer wiring board, manufacture thereof, and semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7154336B2 (en) 2003-10-14 2006-12-26 Matsushita Electric Industrial Co., Ltd. High-frequency power amplifier

Similar Documents

Publication Publication Date Title
US6456172B1 (en) Multilayered ceramic RF device
US6784765B2 (en) Multilayer ceramic device
US7253702B2 (en) High-frequency switch module
US6917259B2 (en) High-frequency module substrate device
US7292837B2 (en) Mixer and converter using same
EP1094538A2 (en) Multilayered ceramic RF device
JP2005026368A (en) Multilayer substrate with via hole for heat dissipation and power amplifier module using the same
JP2005191435A (en) Board with heat dissipating via, and power amplifier module
US7274570B2 (en) Electronic component mounting board, electronic component module, method of manufacturing electronic component mounting board, and communications equipment
JP2002111218A (en) Laminated ceramic device
KR20050005433A (en) Spiral couplers
JP2005039263A (en) Multilayer substrate for circuit module, and the circuit module
JP2002290174A (en) Power amplifier module
JP2004304628A (en) Multilayer substrate for power amplifier module, and power amplifier module
US11569788B2 (en) Doherty amplifier device
JP2003188307A (en) Power amplifier module and substrate for the same
JP2002359321A (en) Power amplifying module, circuit element aggregate substrate and method for regulating circuit element characteristics
JP2005210074A (en) Multilayer board and power amplifier module
JP2002141757A (en) Power amplifier module, dielectric board for power amplifier module and communication terminal
JP2001339260A (en) Power amplifier module
JP2002190714A (en) Power amplification module and substrate for power amplification module
Kim et al. An LTCC power amplifier module integrated with a SAW duplexer
JP2002290170A (en) Power amplifier module
JP3398315B2 (en) Package for storing high-frequency elements
JP2001267466A (en) Power amplifying module

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040722

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051005

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060222