JP2000209006A - High frequency circuit module and portable communication unit - Google Patents

High frequency circuit module and portable communication unit

Info

Publication number
JP2000209006A
JP2000209006A JP11007146A JP714699A JP2000209006A JP 2000209006 A JP2000209006 A JP 2000209006A JP 11007146 A JP11007146 A JP 11007146A JP 714699 A JP714699 A JP 714699A JP 2000209006 A JP2000209006 A JP 2000209006A
Authority
JP
Japan
Prior art keywords
transmission line
dielectric substrate
circuit module
frequency circuit
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11007146A
Other languages
Japanese (ja)
Inventor
Hidekazu Hase
英一 長谷
Takashi Imai
俊 今井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP11007146A priority Critical patent/JP2000209006A/en
Publication of JP2000209006A publication Critical patent/JP2000209006A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item

Landscapes

  • Waveguides (AREA)
  • Microwave Amplifiers (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a small high frequency circuit module which can reduce the transmission loss of a high frequency signal that is transmitted on a transmission line. SOLUTION: A multilayer printed circuit board consists of lumped constant elements 3, 4, 5, 10, 11 and 12, a semiconductor chip 16 and a dielectric substrate of three layers or more and has the transmission lines 2 and 9 on the surface of a dielectric substrate 1 of the 1st layer and a ground electrode 34 on the back surface of a dielectric substrate 30 of the lowest layer respectively. Then a high frequency circuit module has the said multilayer printed circuit board where those lumped constant elements and semiconductor chip are connected to the lines 2 and 9. The printed circuit board has a cavity that is opposite to the transmission lines and a ground electrode 34 via a dielectric, i.e., a component element of the printed circuit board. The cavity consists of a hole 35 which is formed at least a part of the dielectric substrate of at least a single layer of the dielectric substrates 18 and 24 of the 2nd and subsequent layers and under the area where the lines 2 and 9 are prepared.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、高周波回路モジュ
ールおよび携帯通信機器に係わり、特に、伝送線路での
高周波信号の伝送損失を低減させ、かつ、高周波回路モ
ジュールおよび携帯通信機器の小型化を達成する際に有
効な技術に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a high-frequency circuit module and a portable communication device, and more particularly, to a reduction in transmission loss of a high-frequency signal on a transmission line and a reduction in the size of the high-frequency circuit module and the portable communication device. When it comes to effective technology.

【0002】[0002]

【従来の技術】例えば、移動無線端末、携帯電話等の携
帯通信機器においては、搭載性や通話時間の観点から高
周波回路モジュールの小型化、高電力効率化が重要な要
素と成っている。従来の移動無線端末や携帯電話等に用
いられる高周波回路モジュールとして、例えば、下記文
献(イ)に記載されている単層の誘電体基板を用いた高
周波回路モジュール、あるいは、下記文献(ロ)に記載
されている多層の誘電体基板を用いた高周波回路モジュ
ールが知られている。下記文献(イ)に記載されている
高周波回路モジュールは、伝送線路による分布定数素
子、抵抗、容量、インダクタの集中定数素子および半導
体チップが、誘電体基板の同一面上に形成され、入出力
整合回路と、半導体チップによる電力増幅器を含む回路
構成となっている。また、この文献(イ)に記載されて
いる高周波モジュールでは、誘電体基板の表面に設けた
接地電極と裏面の接地電極とがバイアホールにより接続
されている。また、下記文献(ロ)に記載されている高
周波回路モジュールは、伝送線路による分布定数素子、
抵抗、容量、インダクタの集中定数素子および半導体チ
ップが、誘電体基板の同一面上に形成され、入出力整合
回路と、半導体チップによる電力増幅器を含む回路構成
となっている。また、この文献(ロ)に記載されている
高周波回路モジュールでは、誘電体基板の表面に設けた
半導体チップの接地電極と、裏面の接地電極とをスルー
ホールにより接続する。さらに、誘電体基板の表面に設
けた高周波信号電極と裏面の高周波信号電極とを、スル
ーホールおよび2層目に設けた配線を介して接続するこ
とにより、誘電体基板の裏面に設けた高周波信号電極か
ら誘電体基板の表面に設けた高周波信号電極へ、あるい
は、誘電体基板の表面に設けた高周波信号電極から誘電
体基板の裏面に設けた高周波信号電極へ高周波信号が伝
送される。 (イ)1996年電子情報通信学会総合大会C−86
「単層アルミナ薄膜基板を用いた800MHz帯アナロ
グ、ディジタル共用パワーアンプモジュール」 (ロ)1997年電子情報通信学会エレクトロニクスソ
サイエティ大会C−2−14「セラミック基板を用いた
1.9GHz帯RFフロントエンドモジュール」
2. Description of the Related Art For example, in portable communication devices such as mobile radio terminals and mobile phones, miniaturization and high power efficiency of high-frequency circuit modules are important factors from the viewpoint of mountability and talk time. As high-frequency circuit modules used in conventional mobile radio terminals and mobile phones, for example, a high-frequency circuit module using a single-layer dielectric substrate described in the following document (a) or a following high-frequency circuit module (b) A high-frequency circuit module using the described multilayer dielectric substrate is known. In a high-frequency circuit module described in the following document (a), a distributed constant element, a resistor, a capacitor, a lumped constant element of an inductor and a semiconductor chip formed by a transmission line are formed on the same surface of a dielectric substrate, and input / output matching The circuit configuration includes a circuit and a power amplifier using a semiconductor chip. Further, in the high-frequency module described in this document (a), the ground electrode provided on the front surface of the dielectric substrate and the ground electrode on the back surface are connected by via holes. The high-frequency circuit module described in the following document (b) is a distributed constant element using a transmission line,
A lumped constant element of a resistor, a capacitor, an inductor and a semiconductor chip are formed on the same surface of a dielectric substrate, and have a circuit configuration including an input / output matching circuit and a power amplifier using the semiconductor chip. In the high-frequency circuit module described in this document (b), the ground electrode of the semiconductor chip provided on the front surface of the dielectric substrate and the ground electrode on the back surface are connected by through holes. Further, the high-frequency signal electrode provided on the back surface of the dielectric substrate is connected to the high-frequency signal electrode provided on the front surface of the dielectric substrate via the through-hole and the wiring provided in the second layer. A high-frequency signal is transmitted from the electrode to the high-frequency signal electrode provided on the surface of the dielectric substrate, or from the high-frequency signal electrode provided on the surface of the dielectric substrate to the high-frequency signal electrode provided on the back surface of the dielectric substrate. (B) 1996 IEICE General Conference C-86
"800 MHz band analog and digital shared power amplifier module using single layer alumina thin film substrate" (b) 1997 IEICE Electronics Society Conference C-2-14 "1.9 GHz band RF front end module using ceramic substrate""

【0003】[0003]

【発明が解決しようとする課題】前記文献(イ)、
(ロ)に記載されている高周波回路モジュールでは、伝
送線路による分布定数素子、抵抗、容量、インダクタの
集中定数素子および半導体チップを、誘電体基板の同一
面上に形成できる利点と、前記伝送線路による分布定数
素子、抵抗、容量、インダクタの集中定数素子および半
導体チップを接続する配線、または高周波信号を伝搬さ
せる伝送線路による分布定数素子を2層目以降に形成す
ることにより、小型化できる利点を有しているものの、
2層以上にした誘電体基板を薄くすると、伝送線路にお
ける高周波信号の伝送損失が増加する。そのため、高周
波回路モジュールを小型化するために、単層の誘電体基
板、あるいは、多層の誘電体基板を薄くすると、伝送線
路で構成される分布定数素子における高周波信号の伝送
損失が増加し、電力効率化は低下するという問題点があ
った。また、前記文献(ロ)に示す高周波回路モジュー
ルでは、伝送線路を形成する導体の幅を狭くすると、伝
送線路での高周波信号の伝送損失が増大する。そのた
め、高周波回路モジュールを小型化するために、伝送線
路を形成する導体の幅を狭くすると、伝送線路で構成さ
れる分布定数素子における高周波信号の伝送損失が増加
し、電力効率化は低下するという問題点があった。本発
明は、前記従来技術の問題点を解決するためになされた
ものであり、本発明の目的は、高周波回路モジュールに
おいて、伝送線路の高周波信号の伝送損失を低減させ、
かつ、小型化を図ることが可能となる技術を提供するこ
とにある。また、本発明の他の目的は、携帯通信機器に
おいて、小型化、高電力効率化を図ることが可能となる
技術を提供することにある。本発明の前記ならびにその
他の目的と新規な特徴は、本明細書の記述及び添付図面
によって明らかにする。
The above-mentioned document (a),
In the high-frequency circuit module described in (b), the distributed constant element, the resistance, the capacitance, the lumped constant element of the inductor, and the semiconductor chip formed by the transmission line can be formed on the same surface of the dielectric substrate. By forming a distributed constant element, a resistor, a capacitor, a lumped constant element of an inductor and a wiring connecting a semiconductor chip, or a distributed constant element by a transmission line for transmitting a high-frequency signal in the second and subsequent layers, there is an advantage that the size can be reduced. Although we have
When a dielectric substrate having two or more layers is made thin, transmission loss of a high-frequency signal in a transmission line increases. Therefore, if a single-layer dielectric substrate or a multilayer dielectric substrate is thinned to reduce the size of a high-frequency circuit module, the transmission loss of a high-frequency signal in a distributed constant element formed by a transmission line increases, and power consumption increases. There was a problem that efficiency was reduced. Further, in the high-frequency circuit module disclosed in the document (b), when the width of the conductor forming the transmission line is reduced, the transmission loss of the high-frequency signal on the transmission line increases. Therefore, if the width of the conductor forming the transmission line is reduced in order to reduce the size of the high-frequency circuit module, the transmission loss of the high-frequency signal in the distributed constant element formed by the transmission line increases, and the power efficiency is reduced. There was a problem. The present invention has been made to solve the problems of the prior art, and an object of the present invention is to reduce the transmission loss of a high-frequency signal on a transmission line in a high-frequency circuit module,
Another object of the present invention is to provide a technology that can achieve downsizing. It is another object of the present invention to provide a technology that enables a portable communication device to be reduced in size and to achieve higher power efficiency. The above and other objects and novel features of the present invention will become apparent from the description of the present specification and the accompanying drawings.

【0004】[0004]

【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
下記の通りである。即ち、本発明は、集中定数素子と、
半導体チップと、表面に伝送線路を有する多層配線基板
とを有し、前記伝送線路に前記集中定数素子および半導
体チップが電気的に接続されている高周波回路モジュー
ルであって、前記多層配線基板は、前記多層配線基板の
構成材である誘電体を介して前記伝送線路と対向する空
洞を有し、前記空洞は、前記伝送線路が設けられる領域
下の少なくとも一部に形成されることを特徴とする。ま
た、本発明は、集中定数素子と、半導体チップと、2層
以上の誘電体基板から構成され、第1層目の誘電体基板
表面に伝送線路を有する多層配線基板とを有し、前記伝
送線路に前記集中定数素子および半導体チップが電気的
に接続されている高周波回路モジュールであって、前記
多層配線基板は、前記多層配線基板の構成材である誘電
体を介して前記伝送線路と対向する空洞を有し、前記空
洞は、第2層目以降の誘電体基板の少なくとも1層の誘
電体基板の、前記伝送線路が設けられる領域下の少なく
とも一部に設けた穴で形成されることを特徴とする。ま
た、本発明は、前記空洞が、外気と接触することを特徴
とする。また、本発明は、集中定数素子と、半導体チッ
プと、表面に伝送線路を、また、裏面に接地電極を有す
る多層配線基板とを有し、前記伝送線路に前記集中定数
素子および半導体チップが電気的に接続されている高周
波回路モジュールであって、前記多層配線基板は、前記
伝送線路、および前記接地電極と、前記多層配線基板の
構成材である誘電体を介して対向する空洞を有し、前記
空洞は、前記伝送線路が設けられる領域下の少なくとも
一部に形成されることを特徴とする。また、本発明は、
集中定数素子と、半導体チップと、3層以上の誘電体基
板から構成され、第1層目の誘電体基板表面に伝送線路
を有し、また、最下層の誘電体基板裏面に接地電極を有
する多層配線基板とを有し、前記伝送線路に前記集中定
数素子および半導体チップが電気的に接続されている高
周波回路モジュールであって、前記多層配線基板は、前
記伝送線路、および前記接地電極と、前記多層配線基板
の構成材である誘電体を介して対向する空洞を有し、前
記空洞は、第2層目以降の誘電体基板の少なくとも1層
の誘電体基板の、前記伝送線路が設けられる領域下の少
なくとも一部に設けた穴で形成されることを特徴とす
る。また、本発明は、前記空洞が、前記半導体チップの
出力側の伝送線路が設けられる領域下に形成されること
を特徴とする。また、本発明は、前記空洞が、前記半導
体チップの入力側の伝送線路が設けられる領域下に形成
されることを特徴とする。また、本発明は、前記空洞
が、前記伝送線路の幅方向と同一方向の長さが、前記伝
送線路の幅より2倍以上長いことを特徴とする。また、
本発明は、前記空洞が、前記伝送線路と類似の形状で、
かつ、前記伝送線路の幅より2倍以上の幅で形成される
ことを特徴とする。また、本発明は、前記空洞に、前記
多層配線基板を構成する誘電体材料より比誘電率の低い
誘電体材料を充填したことを特徴とする。また、本発明
は、前記多層配線基板を構成する誘電体材料が、ガラ
ス、またはセラミックであることを特徴とする。また、
本発明は、前記伝送線路が、スルーホールにより、少な
くとも2層目以降の配線層、あるいは接地電極と接続さ
れることを特徴とする。また、本発明は、アンテナと、
前記アンテナから放射する高周波信号を増幅する電力増
幅回路モジュールとを備える携帯通信機器であって、前
記電力増幅回路モジュールは、前記いずれかに記載の高
周波回路モジュールを含むことを特徴とする。
SUMMARY OF THE INVENTION Among the inventions disclosed in the present application, the outline of a representative one will be briefly described.
It is as follows. That is, the present invention provides a lumped element,
A high-frequency circuit module having a semiconductor chip and a multilayer wiring board having a transmission line on a surface, wherein the lumped element and the semiconductor chip are electrically connected to the transmission line, wherein the multilayer wiring board is It has a cavity facing the transmission line via a dielectric which is a constituent material of the multilayer wiring board, and the cavity is formed at least partially below a region where the transmission line is provided. . The present invention also provides a multi-layer wiring board comprising a lumped element, a semiconductor chip, and a dielectric substrate having two or more layers and having a transmission line on the surface of the first dielectric substrate. A high-frequency circuit module in which the lumped element and the semiconductor chip are electrically connected to a line, wherein the multilayer wiring board faces the transmission line via a dielectric that is a constituent material of the multilayer wiring board. Having a cavity, wherein the cavity is formed by a hole provided in at least a part of a dielectric substrate of at least one layer of the second and subsequent dielectric substrates below a region where the transmission line is provided. Features. Further, the invention is characterized in that the cavity is in contact with outside air. Further, the present invention includes a lumped element, a semiconductor chip, a multilayer wiring board having a transmission line on a front surface, and a ground electrode on a back surface, wherein the lumped element and the semiconductor chip are electrically connected to the transmission line. A high-frequency circuit module, wherein the multilayer wiring board has a cavity opposed to the transmission line and the ground electrode via a dielectric that is a constituent material of the multilayer wiring board, The cavity is formed at least partially below a region where the transmission line is provided. Also, the present invention
It is composed of a lumped element, a semiconductor chip, and three or more dielectric substrates, has a transmission line on the surface of the first dielectric substrate, and has a ground electrode on the back surface of the lowermost dielectric substrate. A high-frequency circuit module having a multilayer wiring board, wherein the lumped element and the semiconductor chip are electrically connected to the transmission line, wherein the multilayer wiring board includes the transmission line, and the ground electrode; The multi-layer wiring board has a cavity facing through a dielectric which is a constituent material of the multilayer wiring board, and the cavity is provided with the transmission line of at least one dielectric substrate of the second and subsequent dielectric substrates. It is characterized by being formed with a hole provided at least partially under the region. Further, the invention is characterized in that the cavity is formed below a region where a transmission line on the output side of the semiconductor chip is provided. Further, the invention is characterized in that the cavity is formed below a region where an input-side transmission line of the semiconductor chip is provided. Further, the invention is characterized in that the length of the cavity in the same direction as the width direction of the transmission line is at least twice as long as the width of the transmission line. Also,
According to the present invention, the cavity has a shape similar to the transmission line,
Further, the width of the transmission line is at least twice as large as the width of the transmission line. Further, the present invention is characterized in that the cavity is filled with a dielectric material having a lower relative dielectric constant than the dielectric material constituting the multilayer wiring board. Further, the invention is characterized in that the dielectric material forming the multilayer wiring board is glass or ceramic. Also,
The present invention is characterized in that the transmission line is connected to at least a second or later wiring layer or a ground electrode by a through hole. The present invention also provides an antenna,
A portable communication device comprising: a power amplification circuit module that amplifies a high-frequency signal radiated from the antenna, wherein the power amplification circuit module includes the high-frequency circuit module according to any one of the above.

【0005】[0005]

【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を詳細に説明する。なお、実施の形態を説明す
るための全図において、同一機能を有するものは同一符
号を付け、その繰り返しの説明は省略する。
Embodiments of the present invention will be described below in detail with reference to the drawings. In all the drawings for describing the embodiments, components having the same functions are denoted by the same reference numerals, and repeated description thereof will be omitted.

【0006】[実施の形態1]図1は、本発明の実施の
形態1の高周波回路モジュールの分解斜視図である。同
図に示すように、本実施の形態では、第1層ないし第4
層の誘電体基板(1,18,24,30)により、多層
配線基板が構成される。なお、誘電体基板(1,18,
24,30)は、ガラス、セラミック等の誘電体材料で
構成される。また、第1層目の誘電体基板1上に、伝送
線路2と集中定数素子であるチップ容量(3,4,5)
からなる入力側整合回路が形成される。ここで、チップ
容量3の一端は入力端子8に接続され、また、チップ容
量4の一端は接地端子6に接続され、さらに、チップ容
量5の一端は接地端子7に接続される。なお、集中定数
素子は、抵抗素子、あるいはインダクタンス素子であっ
てもよい。また、第1層目の誘電体基板1上に、伝送線
路9とチップ容量(10,11,12)からなる出力側
整合回路が形成される。ここで、チップ容量10の一端
は出力端子15に接続され、また、チップ容量11の一
端は接地端子13に接続され、さらに、チップ容量12
の一端は接地端子14に接続される。また、第1層目の
誘電体基板1には誘電体を除去した穴17が設けられ、
当該穴17内に、第2層目の誘電体基板18に形成され
た接地導体19に接着される半導体チップ16が配置さ
れる。
[First Embodiment] FIG. 1 is an exploded perspective view of a high-frequency circuit module according to a first embodiment of the present invention. As shown in the figure, in the present embodiment, the first to fourth layers
A multilayer wiring board is constituted by the dielectric substrates (1, 18, 24, 30) of the layers. The dielectric substrates (1, 18,
24, 30) are made of a dielectric material such as glass or ceramic. A transmission line 2 and a chip capacitor (3, 4, 5) as a lumped element are formed on a dielectric substrate 1 of the first layer.
Is formed. Here, one end of the chip capacitor 3 is connected to the input terminal 8, one end of the chip capacitor 4 is connected to the ground terminal 6, and one end of the chip capacitor 5 is connected to the ground terminal 7. Note that the lumped element may be a resistance element or an inductance element. Further, on the first dielectric substrate 1, an output-side matching circuit including the transmission line 9 and the chip capacitors (10, 11, 12) is formed. Here, one end of the chip capacitor 10 is connected to the output terminal 15, one end of the chip capacitor 11 is connected to the ground terminal 13, and
Is connected to the ground terminal 14. Further, the first layer dielectric substrate 1 is provided with a hole 17 from which the dielectric has been removed,
A semiconductor chip 16 adhered to a ground conductor 19 formed on a second-layer dielectric substrate 18 is arranged in the hole 17.

【0007】第1層目の誘電体基板1上に形成された伝
送線路2は、第2層目の誘電体基板18に形成されたス
ルーホール20を介して第3層目の誘電体基板24に形
成された伝送線路25に接続され、さらに、第2層目の
誘電体基板18に形成されたスルーホール21を介して
第1層目の誘電体基板1に形成された端子(ゲートバイ
アス端子)26に接続される。また、第1層目の誘電体
基板1上に形成された伝送線路9は、第2層目の誘電体
基板18に形成されたスルーホール22と第3層目の誘
電体基板24に形成されたスルーホール27とを介して
第4層目の誘電体基板30に形成された伝送線路31に
接続され、さらに、第3層目の誘電体基板24に形成さ
れたスルーホール28と第2層目の誘電体基板18に形
成されたスルーホール23を介して第1層目の誘電体基
板1に形成された端子(電源電圧端子)32に接続され
る。半導体チップ16は、バイポーラトランジスタ、あ
るいは電界効果型トランジスタであり、この半導体チッ
プ16は、第1層目の誘電体基板1に形成された伝送線
路(2,9)にボンディングで接着される。
[0007] The transmission line 2 formed on the first-layer dielectric substrate 1 is connected to the third-layer dielectric substrate 24 through a through hole 20 formed in the second-layer dielectric substrate 18. And a terminal (gate bias terminal) formed on the first dielectric substrate 1 through a through hole 21 formed in the second dielectric substrate 18. ) 26. The transmission line 9 formed on the first-layer dielectric substrate 1 is formed in the through-hole 22 formed in the second-layer dielectric substrate 18 and the third-layer dielectric substrate 24. The transmission line 31 formed on the fourth-layer dielectric substrate 30 is connected to the transmission line 31 formed on the fourth-layer dielectric substrate 30 via the through-hole 27, and the through-hole 28 formed on the third-layer dielectric substrate 24 and the second layer It is connected to a terminal (power supply voltage terminal) 32 formed on the first-layer dielectric substrate 1 through a through-hole 23 formed in the first dielectric substrate 18. The semiconductor chip 16 is a bipolar transistor or a field-effect transistor. The semiconductor chip 16 is bonded to a transmission line (2, 9) formed on the first dielectric substrate 1 by bonding.

【0008】半導体チップ16が接着される、第2層目
の誘電体基板18に形成された接地導体19は、スルー
ホールを介して第3層目の誘電体基板24に形成された
接地導体29、第4層目の誘電体基板30に形成された
接地導体33、第4層目の誘電体基板30の裏面に形成
された接地導体34と接続される。即ち、誘電体基板1
8に形成された接地導体19は、接地導体(36,3
7)に形成されたスルーホールと、誘電体基板30に形
成された接地電極33に形成されたスルーホールにより
裏面の接地導体34に接続される。さらに、誘電体基板
18に形成された接地導体19は、誘電体基板24に形
成された接地導体29に形成されたスルーホールと、誘
電体基板30に形成された接地電極(38,39)に形
成されたスルーホールにより裏面の接地導体34に接続
される。また、図1に示すように、本実施の形態では、
第2層目の誘電体基板18における、第1層目の誘電体
基板1上に形成された出力側整合回路の伝送線路9の下
の部分の誘電体を除去して、穴35を設け、当該穴35
を第1層目の誘電体基板1と第3層目の誘電体基板24
とで覆い気密構造とする。なお、前記第2層目の誘電体
基板18に設けた穴35に、各誘電体基板(1,18,
24,30)の誘電体材料より比誘電率の低い誘電体材
料、例えば、低温焼成ガラス・セラミック等を充填する
ようにしてもよい。なお、本実施の形態では、高周波信
号を取り扱う端子と、半導体に電圧を印加する端子を第
1層目の誘電体基板1に設けているが、例えば、高周波
信号を取り扱う端子は第1層目の誘電体基板1とし、半
導体に電圧を印加する端子を第4層目の誘電体基板30
に設ける場合や、高周波信号を取り扱う端子と、半導体
に電圧を印加する端子を第4層目の誘電体基板30に設
ける場合もあり、端子の数も特に限定するものではな
い。
The ground conductor 19 formed on the second dielectric substrate 18 to which the semiconductor chip 16 is bonded is connected to the ground conductor 29 formed on the third dielectric substrate 24 via a through hole. And the ground conductor 33 formed on the fourth-layer dielectric substrate 30 and the ground conductor 34 formed on the back surface of the fourth-layer dielectric substrate 30. That is, the dielectric substrate 1
The ground conductor 19 formed on the ground conductor 8 is connected to the ground conductor (36, 3).
The through-hole formed in 7) and the through-hole formed in the ground electrode 33 formed in the dielectric substrate 30 are connected to the ground conductor 34 on the back surface. Further, the ground conductor 19 formed on the dielectric substrate 18 is connected to a through hole formed in the ground conductor 29 formed on the dielectric substrate 24 and a ground electrode (38, 39) formed on the dielectric substrate 30. The formed through hole connects to the ground conductor 34 on the back surface. As shown in FIG. 1, in the present embodiment,
A hole 35 is provided by removing the dielectric in a portion of the second-layer dielectric substrate 18 below the transmission line 9 of the output-side matching circuit formed on the first-layer dielectric substrate 1, The hole 35
For the first dielectric substrate 1 and the third dielectric substrate 24
And an airtight structure. Each of the dielectric substrates (1, 18,...) Is inserted into a hole 35 provided in the second-layer dielectric substrate 18.
24, 30) may be filled with a dielectric material having a lower relative dielectric constant than the dielectric material, for example, a low-temperature fired glass ceramic. In this embodiment, a terminal for handling a high-frequency signal and a terminal for applying a voltage to a semiconductor are provided on the first dielectric substrate 1. For example, the terminal for handling a high-frequency signal is provided on the first layer. And a terminal for applying a voltage to the semiconductor is a dielectric substrate 30 of the fourth layer.
Or a terminal for handling a high-frequency signal and a terminal for applying a voltage to the semiconductor may be provided on the fourth dielectric substrate 30, and the number of terminals is not particularly limited.

【0009】図2は、本実施の形態の高周波回路モジュ
ールの要部断面構造を示す断面図であり、図1に示すA
−B切断線で切断した断面を示す断面図である。図3
は、本実施の形態1の高周波回路モジュールの等価回路
を示す図であり、第1層目の誘電体基板1上に形成し
た、伝送線路2とチップ容量(3,4,5)、ボンディ
ング・ワイヤを含む半導体チップ16にゲートバイアス
電圧を印加する線路25、端子(ゲートバイアス端子)
26、入力端子15からなる入力側整合回路、第1層目
の誘電体基板1上に形成した、伝送線路9とチップ容量
(10,11,12)、ボンディング・ワイヤを含む半
導体チップ16に電源電圧を印加する線路31、端子
(電源電圧端子)32、出力端子15からなる出力側整
合回路からなる1段構成の増幅器の等化回路を示す回路
図である。この図3において、伝送線路2は、伝送線路
2a、伝送線路2b、伝送線路2cから構成される。伝
送線路9は、伝送線路9a、伝送線路9b、伝送線路9
cから構成される。
FIG. 2 is a cross-sectional view showing a cross-sectional structure of a main part of the high-frequency circuit module according to the present embodiment.
It is sectional drawing which shows the cross section cut | disconnected by the -B cutting line. FIG.
FIG. 3 is a diagram showing an equivalent circuit of the high-frequency circuit module according to the first embodiment, in which the transmission line 2 and the chip capacitors (3, 4, 5) formed on the first dielectric substrate 1; A line 25 for applying a gate bias voltage to the semiconductor chip 16 including wires, a terminal (gate bias terminal)
26, an input-side matching circuit composed of the input terminal 15, a power supply to the semiconductor chip 16 including the transmission line 9, the chip capacitors (10, 11, 12), and the bonding wires formed on the first-layer dielectric substrate 1; FIG. 2 is a circuit diagram showing a one-stage amplifier equalizer circuit including an output-side matching circuit including a line 31 for applying a voltage, a terminal (power supply voltage terminal) 32, and an output terminal 15. In FIG. 3, the transmission line 2 includes a transmission line 2a, a transmission line 2b, and a transmission line 2c. The transmission line 9 includes a transmission line 9a, a transmission line 9b, a transmission line 9
c.

【0010】以下、本実施の形態の高周波回路モジュー
ルにおける伝送線路での高周波信号の伝送損失を、従来
の伝送線路と対比して説明する。図4は、単層の誘電体
基板上に形成される伝送線路の概略構成を示す斜視図で
ある。図4に示す単層の誘電体基板上に形成される伝送
線路は、一般に、伝送線路を構成する表面の導体43、
誘電体基板44、裏面の接地導体45から構成される。
図5は、単層の誘電体基板上に形成される伝送線路の高
周波信号の伝送損失を、誘電体基板44の厚さを変えて
計算した結果を示すグラフである。この図5に示すグラ
フは、誘電体基板44の比誘電率を8.1とし、誘電体
基板44の厚さを0.1mm〜3.0mmまで変化させた
時の1.9GHzにおける伝送損失を計算した結果を示
すグラフである。また、図5において、曲線1は伝送線
路を構成する導体43の幅が0.1mm、曲線2は0.2
mm、曲線3は0.5mmの計算値である。この図5に
示すグラフから明らかなように、伝送線路を構成する導
体43の幅が0.1mm〜0.5mmの範囲において、
誘電体基板44が厚くなるに従って伝送損失は低くな
る。
The transmission loss of a high-frequency signal on a transmission line in the high-frequency circuit module of the present embodiment will be described below in comparison with a conventional transmission line. FIG. 4 is a perspective view showing a schematic configuration of a transmission line formed on a single-layer dielectric substrate. The transmission line formed on the single-layer dielectric substrate shown in FIG. 4 generally includes a conductor 43 on the surface constituting the transmission line,
It comprises a dielectric substrate 44 and a ground conductor 45 on the back surface.
FIG. 5 is a graph showing a result of calculating a transmission loss of a high-frequency signal of a transmission line formed on a single-layer dielectric substrate by changing the thickness of the dielectric substrate 44. The graph shown in FIG. 5 shows the transmission loss at 1.9 GHz when the relative permittivity of the dielectric substrate 44 is set to 8.1 and the thickness of the dielectric substrate 44 is changed from 0.1 mm to 3.0 mm. It is a graph which shows the result of calculation. In FIG. 5, the curve 1 shows a width of the conductor 43 constituting the transmission line of 0.1 mm, and the curve 2 shows a width of 0.2 mm.
mm, curve 3 is a calculated value of 0.5 mm. As is clear from the graph shown in FIG. 5, when the width of the conductor 43 constituting the transmission line is in the range of 0.1 mm to 0.5 mm,
As the thickness of the dielectric substrate 44 increases, the transmission loss decreases.

【0011】図6は、単層の誘電体基板上に形成される
伝送線路の高周波信号の伝送損失を、伝送線路を構成す
る導体43の幅を変えて計算した結果を示すグラフであ
る。この図6に示すグラフは、誘電体基板44の比誘電
率を8.1とし、伝送線路を構成する導体43の幅を0.
02mm〜3.0mmまで変化させた時の1.9GHzに
おける伝送損失を計算した結果を示すグラフである。ま
た、図6において、曲線1は誘電体基板44の厚さが
0.15mm、曲線2は0.3mm、曲線3は0.6mm
の計算値である。この図6に示すグラフから明らかなよ
うに、誘電体基板44の厚さが0.15mm〜0.6mm
の範囲において、伝送線路を構成する導体43の幅が広
くなるにしたがって伝送損失は低くなる傾向にあるが、
伝送線路を構成する導体43の幅が0.3mm〜0.7m
mの範囲で伝送損失は最小となり、伝送線路を構成する
導体43の幅がさらに広くなると伝送損失は増加する傾
向にある。図5、図6から明らかなように、単層の誘電
体基板上に形成される伝送線路の高周波信号の伝送損失
は、誘電体基板44が厚くなるにしたがって、また、導
体43の幅が広いほど低減する。そのため、高周波回路
モジュールを小型化するために、単層の誘電体基板を薄
くすると高周波信号の伝送損失が増加し、電力効率化は
低下するという問題点があった。同様に、高周波回路モ
ジュールを小型化するために、伝送線路を構成する導体
の幅を狭くすると、伝送線路による分布定数素子の高周
波信号の伝送損失が増加し、電力効率化は低下するとい
う問題点があった。
FIG. 6 is a graph showing the result of calculating the transmission loss of a high-frequency signal of a transmission line formed on a single-layer dielectric substrate by changing the width of the conductor 43 constituting the transmission line. In the graph shown in FIG. 6, the relative permittivity of the dielectric substrate 44 is set to 8.1, and the width of the conductor 43 constituting the transmission line is set to 0.1.
It is a graph which shows the result of having calculated the transmission loss in 1.9 GHz when changing from 02 mm to 3.0 mm. In FIG. 6, curve 1 shows the thickness of the dielectric substrate 44 of 0.15 mm, curve 2 shows 0.3 mm, and curve 3 shows 0.6 mm.
Is the calculated value of As is clear from the graph shown in FIG. 6, the thickness of the dielectric substrate 44 is 0.15 mm to 0.6 mm.
, The transmission loss tends to decrease as the width of the conductor 43 configuring the transmission line increases.
The width of the conductor 43 constituting the transmission line is 0.3 mm to 0.7 m.
The transmission loss is minimized in the range of m, and the transmission loss tends to increase as the width of the conductor 43 forming the transmission line further increases. As is clear from FIGS. 5 and 6, the transmission loss of the high-frequency signal of the transmission line formed on the single-layer dielectric substrate increases as the thickness of the dielectric substrate 44 increases and the width of the conductor 43 increases. Decrease. For this reason, when the thickness of the single-layer dielectric substrate is reduced in order to reduce the size of the high-frequency circuit module, transmission loss of a high-frequency signal increases and power efficiency is reduced. Similarly, if the width of the conductor forming the transmission line is reduced in order to reduce the size of the high-frequency circuit module, the transmission loss of the high-frequency signal of the distributed constant element due to the transmission line increases, and the power efficiency decreases. was there.

【0012】図7は、2層の誘電体基板上に形成される
伝送線路の概略構成を示す斜視図である。図7に示す2
層の誘電体基板上に形成される伝送線路は、一般に、伝
送線路を構成する導体46、誘電体基板47、裏面の接
地導体48、表面の接地導体49から構成される。図8
は、2層の誘電体基板上に形成される伝送線路の高周波
信号の伝送損失を、誘電体基板47の厚さを変えて計算
した結果を示すグラフである。この図8に示すグラフ
は、誘電体基板47の比誘電率を8.1とし、誘電体基
板47の厚さを0.1mm〜3.0mmまで変化させた時
の1.9GHzにおける伝送損失を計算した結果を示す
グラフである。また、図8において、曲線1は伝送線路
を構成する導体46の幅が0.1mm、曲線2は0.2m
m、曲線3は0.5mmの計算値である。図8に示すグ
ラフから明らかなように、伝送線路を構成する導体46
の幅が0.1mm〜0.3mmの範囲において、誘電体基
板47が厚くなるにしたがって伝送損失は低くなる。図
9は、2層の誘電体基板上に形成される伝送線路の高周
波信号の伝送損失を、伝送線路を構成する導体46の幅
を変えて計算した結果を示すグラフである。この図9に
示すグラフは、誘電体基板47の比誘電率を8.1と
し、伝送線路を構成する導体46の幅を0.02mm〜
3.0mmまで変化させた時の1.9GHzにおける伝送
損失を計算した結果を示すグラフである。また、図9に
おいて、曲線1は誘電体基板47の厚さが0.15m
m、曲線2は0.3mm、曲線3は0.6mmの計算値で
ある。この図9から明らかなように、誘電体基板47の
厚さが0.15mm〜0.6mmの範囲において、伝送線
路を構成する導体46の幅が広くなるにしたがって伝送
損失は低くなる傾向にある。図8、図9から明らかなよ
うに、2層の誘電体基板上に形成される伝送線路の高周
波信号の伝送損失は、誘電体基板47が厚くなるにした
がって、また、導体46の幅が広いほど低減するそのた
め、高周波回路モジュールを小型化するために、多層の
誘電体基板を薄くすると高周波信号の伝送損失が増加
し、電力効率化は低下するという問題点があった。同様
に、伝送線路を構成する導体の幅を狭くすると、伝送線
路による分布定数素子の高周波信号の伝送損失が増加
し、電力効率化は低下するという問題点があった。
FIG. 7 is a perspective view showing a schematic configuration of a transmission line formed on a two-layer dielectric substrate. 2 shown in FIG.
A transmission line formed on a dielectric substrate of a layer generally includes a conductor 46 constituting the transmission line, a dielectric substrate 47, a ground conductor 48 on the back surface, and a ground conductor 49 on the front surface. FIG.
FIG. 9 is a graph showing a result of calculating a transmission loss of a high-frequency signal of a transmission line formed on a two-layer dielectric substrate by changing the thickness of the dielectric substrate 47. FIG. The graph shown in FIG. 8 shows the transmission loss at 1.9 GHz when the relative permittivity of the dielectric substrate 47 is set to 8.1 and the thickness of the dielectric substrate 47 is changed from 0.1 mm to 3.0 mm. It is a graph which shows the result of calculation. In FIG. 8, the curve 1 shows a width of the conductor 46 constituting the transmission line of 0.1 mm, and the curve 2 shows a width of 0.2 m.
m, curve 3 is a calculated value of 0.5 mm. As is clear from the graph shown in FIG.
In the range of 0.1 mm to 0.3 mm, the transmission loss decreases as the thickness of the dielectric substrate 47 increases. FIG. 9 is a graph showing a result of calculating a transmission loss of a high-frequency signal of a transmission line formed on a two-layer dielectric substrate by changing the width of the conductor 46 forming the transmission line. The graph shown in FIG. 9 shows that the relative permittivity of the dielectric substrate 47 is 8.1, and the width of the conductor 46 forming the transmission line is 0.02 mm to 0.02 mm.
It is a graph which shows the result of having calculated the transmission loss in 1.9 GHz when it changed to 3.0 mm. In FIG. 9, curve 1 indicates that the thickness of the dielectric substrate 47 is 0.15 m.
m, curve 2 is a calculated value of 0.3 mm, and curve 3 is a calculated value of 0.6 mm. As is apparent from FIG. 9, when the thickness of the dielectric substrate 47 is in the range of 0.15 mm to 0.6 mm, the transmission loss tends to decrease as the width of the conductor 46 constituting the transmission line increases. . As is clear from FIGS. 8 and 9, the transmission loss of the high-frequency signal of the transmission line formed on the two-layer dielectric substrate increases as the thickness of the dielectric substrate 47 increases and the width of the conductor 46 increases. Therefore, there is a problem in that when a multilayer dielectric substrate is made thinner in order to reduce the size of the high-frequency circuit module, transmission loss of a high-frequency signal increases and power efficiency decreases. Similarly, when the width of the conductor forming the transmission line is reduced, the transmission loss of the high frequency signal of the distributed constant element due to the transmission line increases, and the power efficiency is reduced.

【0013】図10は、本実施の形態1の出力側整合回
路の伝送線路の概略構成を示す斜視図である。前記した
ように、本実施の形態1の出力側整合回路の伝送線路
は、2層目の誘電体基板に穴35を設け、空洞を形成し
た3層の誘電体基板上に形成される。即ち、本実施の形
態1の出力側整合回路の伝送線路は、図10に示すよう
に、伝送線路を形成する表面の導体50、誘電体基板
(51,52,53)、裏面の接地導体54、2層目の
誘電体基52に設けた穴35で形成される空洞55から
構成される。ここで、誘電体基板53は裏面の接地導体
54を形成するためのものであり、接地導体54に相当
する導体が実装時に得られれば必要はない。なお、空洞
55に、誘電体基板(51,52,53)より比誘電率
の低い誘電体材料を充填するようにしてもよい。
FIG. 10 is a perspective view showing a schematic configuration of a transmission line of the output-side matching circuit according to the first embodiment. As described above, the transmission line of the output-side matching circuit according to the first embodiment is formed on the three-layer dielectric substrate in which the holes 35 are provided in the second dielectric substrate and the cavities are formed. That is, as shown in FIG. 10, the transmission line of the output-side matching circuit according to the first embodiment includes a conductor 50 on the front surface, a dielectric substrate (51, 52, 53), and a ground conductor 54 on the rear surface. And a cavity 55 formed by the hole 35 provided in the dielectric substrate 52 of the second layer. Here, the dielectric substrate 53 is for forming the ground conductor 54 on the back surface, and is not necessary if a conductor corresponding to the ground conductor 54 is obtained at the time of mounting. The cavity 55 may be filled with a dielectric material having a lower relative dielectric constant than the dielectric substrate (51, 52, 53).

【0014】図11は、図10に示す伝送線路の高周波
信号の伝送損失を、誘電体基板(51,52,53)の
厚さを変えて計算した結果を示すグラフである。この図
11に示すグラフは、誘電体基板(51,52,53)
の比誘電率を8.1とし、誘電体基板(51,52,5
3)の厚さを0.1mm〜3.0mmまで変化させた時の
1.9GHzにおける伝送損失を計算した結果を示すグ
ラフである。図11において、曲線1は伝送線路を構成
する導体50の幅が0.1mm、曲線2は0.2mm、曲
線3は0.5mmの計算値である。図11から明らかな
ように、伝送線路を構成する導体50の幅が0.1mm
〜0.5mmの範囲において、誘電体基板(51,5
2,53)が厚くなるにしたがって伝送損失は低くなる
傾向にあるが、誘電体基板(51,52,53)の厚さ
が1mm以上になると伝送損失は増加している。
FIG. 11 is a graph showing the result of calculating the transmission loss of the high-frequency signal of the transmission line shown in FIG. 10 by changing the thickness of the dielectric substrate (51, 52, 53). The graph shown in FIG. 11 indicates that the dielectric substrate (51, 52, 53)
Is set to 8.1 and the dielectric substrates (51, 52, 5)
It is a graph which shows the result of having calculated the transmission loss in 1.9 GHz when the thickness of 3) was changed from 0.1 mm to 3.0 mm. In FIG. 11, curve 1 is a calculated value when the width of the conductor 50 constituting the transmission line is 0.1 mm, curve 2 is 0.2 mm, and curve 3 is 0.5 mm. As is clear from FIG. 11, the width of the conductor 50 constituting the transmission line is 0.1 mm.
The dielectric substrate (51,5)
The transmission loss tends to decrease as the thickness of the dielectric substrate (2, 53) increases, but the transmission loss increases when the thickness of the dielectric substrate (51, 52, 53) is 1 mm or more.

【0015】図12は、図10に示す伝送線路の高周波
信号の伝送損失を、伝送線路を構成する導体50の幅を
変えて計算した結果を示すグラフである。この図12に
示すグラフは、誘電体基板(51,52,53)の比誘
電率を8.1とし、伝送線路を構成する導体50の幅を
0.02mm〜3.0mmまで変化させた時の1.9GH
zにおける伝送損失を計算した結果を示すグラフであ
る。図12において、曲線1は誘電体基板(51,5
2,53)の合計の厚さが0.15mm、曲線2は0.3
mm、曲線3は0.6mmの計算値である。図12から
明らかなように、誘電体基板(51,52,53)の合
計の厚さが0.15mm〜0.6mmの範囲において、伝
送線路を構成する導体50の幅が広くなるにしたがっ
て、伝送損失は低くなる傾向にある。
FIG. 12 is a graph showing the result of calculating the transmission loss of the high-frequency signal of the transmission line shown in FIG. 10 by changing the width of the conductor 50 constituting the transmission line. The graph shown in FIG. 12 is obtained when the relative permittivity of the dielectric substrate (51, 52, 53) is set to 8.1 and the width of the conductor 50 constituting the transmission line is changed from 0.02 mm to 3.0 mm. 1.9GH
9 is a graph showing a result of calculating a transmission loss at z. In FIG. 12, curve 1 represents a dielectric substrate (51, 5).
2, 53) has a total thickness of 0.15 mm, and curve 2 has a thickness of 0.3.
mm, curve 3 is a calculated value of 0.6 mm. As is clear from FIG. 12, when the total thickness of the dielectric substrates (51, 52, 53) is in the range of 0.15 mm to 0.6 mm, as the width of the conductor 50 forming the transmission line increases, Transmission loss tends to be low.

【0016】図5、図6、図8、図9、図11、図12
から明らかなように、単層の誘電体基板上に形成した導
体の幅が0.1mm〜0.5mmの伝送線路、あるいは、
誘電体基板で挟まれた導体の幅が0.1mm〜0.5mm
の伝送線路に比べて、多層の誘電体基板の少なくとも2
層目以降の誘電体基板の一部を除去し空洞を形成された
構造の伝送線路は、伝送損失が25%〜77%程度低く
なる。
FIGS. 5, 6, 8, 9, 11, and 12
As is clear from the above, a transmission line having a conductor formed on a single-layer dielectric substrate having a width of 0.1 mm to 0.5 mm, or
The width of the conductor sandwiched between the dielectric substrates is 0.1 mm to 0.5 mm
Compared with the transmission line of at least 2
In a transmission line having a structure in which a cavity is formed by removing a part of the dielectric substrate after the layer, transmission loss is reduced by about 25% to 77%.

【0017】前記したように、本実施の形態では、第1
層目の誘電体基板1上に形成された出力側整合回路の伝
送線路9の下にある第2層目の誘電体基板18に、誘電
体を除去した穴35を設けて空洞を設け、気密構造とし
ている。したがって、本実施の形態の高周波回路モジュ
ールでは、同一厚さの誘電体基板を使用した場合に、従
来の高周波回路モジュールより、伝送線路の高周波信号
の伝送損失を低減することができ、また、整合回路損失
を一定に保ちつつ伝送線路を構成する導体の幅を小さく
できるので、小型化を図ることができる。
As described above, in the present embodiment, the first
A cavity is formed in the second dielectric substrate 18 below the transmission line 9 of the output side matching circuit formed on the first dielectric substrate 1 by providing a hole 35 from which the dielectric has been removed to provide airtightness. It has a structure. Therefore, in the high-frequency circuit module of the present embodiment, when a dielectric substrate having the same thickness is used, the transmission loss of the high-frequency signal on the transmission line can be reduced as compared with the conventional high-frequency circuit module, and the matching can be improved. Since the width of the conductor forming the transmission line can be reduced while keeping the circuit loss constant, the size can be reduced.

【0018】図13は、従来の高周波回路モジュールの
出力側整合回路の伝送損失を計算したグラフである。造
による高周波回路モジュールの出力側整合回路の伝送損
失を計算したグラフである。図13は、図3に示す等化
回路の出力側整合回路を、図4に示す単層の誘電体基板
44で構成し、ボンディング・ワイヤを含む半導体チッ
プ16の出力インピーダンスを1〜100Ω、負荷イン
ピーダンスを50Ω、誘電体基板44の比誘電率を8.
1、誘電体基板44上に形成した伝送線路9の幅を0.
3mm、誘電体基板44の誘電正接tanδを0.01
7とし、1.9GHzで整合するように伝送線路9a、
伝送線路9b、伝送線路9cの長さとチップ容量(1
0,11,12)の値を最適化した場合の整合回路伝送
損失を計算した結果を示すグラフである。図13におい
て、曲線1は誘電体基板44の厚さが0.15mm、曲
線2は0.3mm、曲線3は0.6mmの計算値であ
る。図13から明らかなように、伝送線路9を形成する
誘電体基板44が厚くなるにしたがって整合回路伝送損
失は低くなる傾向にある。例えば、ボンディング・ワイ
ヤを含む半導体チップ16の出力インピーダンスが10
Ωの時、誘電体基板44の厚さが0.15mmでの整合
回路伝送損失は0.16dBであるが、誘電体基板44
の厚さが0.3mmになると0.13dB、0.6mmに
なると0.1dBに低減される。
FIG. 13 is a graph showing the calculated transmission loss of the output-side matching circuit of the conventional high-frequency circuit module. 6 is a graph showing calculated transmission loss of an output-side matching circuit of a high-frequency circuit module according to the present invention. FIG. 13 shows an output-side matching circuit of the equalization circuit shown in FIG. 3 which is constituted by a single-layer dielectric substrate 44 shown in FIG. The impedance is 50Ω and the relative permittivity of the dielectric substrate 44 is 8.
1. Set the width of the transmission line 9 formed on the dielectric substrate 44 to
3 mm, the dielectric loss tangent tan δ of the dielectric substrate 44 is 0.01
7 so that the transmission line 9a is matched at 1.9 GHz.
The lengths of the transmission lines 9b and 9c and the chip capacity (1
12 is a graph showing a result of calculating a matching circuit transmission loss when the values of (0, 11, 12) are optimized. In FIG. 13, curve 1 is a calculated value when the thickness of the dielectric substrate 44 is 0.15 mm, curve 2 is 0.3 mm, and curve 3 is 0.6 mm. As is clear from FIG. 13, the matching circuit transmission loss tends to decrease as the thickness of the dielectric substrate 44 forming the transmission line 9 increases. For example, if the output impedance of the semiconductor chip 16 including the bonding wires is 10
In the case of Ω, the transmission loss of the matching circuit is 0.16 dB when the thickness of the dielectric substrate 44 is 0.15 mm.
Is reduced to 0.13 dB when the thickness becomes 0.3 mm, and to 0.1 dB when the thickness becomes 0.6 mm.

【0019】図14は、本実施の形態の高周波回路モジ
ュールの出力側整合回路の伝送損失を計算したグラフで
ある。図14は、図3に示す等化回路の出力側整合回路
を、図10に示すように、伝送線路9を3層の誘電体基
板(51,52,53)、裏面の接地導体54、空洞5
5で構成し、ボンディング・ワイヤを含む半導体チップ
16の出力インピーダンスを1〜100Ω、負荷インピ
ーダンスを50Ω、誘電体基板(51,52,53)の
厚さを0.1mm、空洞55の厚さを0.1mm、誘電体
基板(51,52,53)の比誘電率を8.1、誘電体
基板51上に形成した伝送線路9の幅を0.3mm、誘
電体基板(51,52,53)の誘電正接tanδを
0.017とし1.9GHzで整合するように伝送線路9
a、伝送線路9b、伝送線路9cの長さとチップ容量
(10,11,12)の値を最適化した場合の整合回路
伝送損失を計算した結果を示すグラフである。図14に
おいて、ボンディング・ワイヤを含む半導体チップ16
の出力インピーダンスが10Ωの時、整合回路伝送損失
は0.08dBであり、図13に示す単層の誘電体基板
44で構成し誘電体基板の厚さが0.3mmの時より、
整合回路伝送損失が約40%低減されていることが分か
る。
FIG. 14 is a graph showing the calculated transmission loss of the output-side matching circuit of the high-frequency circuit module according to the present embodiment. FIG. 14 shows an output-side matching circuit of the equalization circuit shown in FIG. 3 by connecting a transmission line 9 to a three-layer dielectric substrate (51, 52, 53), a ground conductor 54 on the back surface, and a cavity, as shown in FIG. 5
5, the output impedance of the semiconductor chip 16 including the bonding wires is 1 to 100Ω, the load impedance is 50Ω, the thickness of the dielectric substrate (51, 52, 53) is 0.1 mm, and the thickness of the cavity 55 is The relative permittivity of the dielectric substrate (51, 52, 53) is 8.1, the width of the transmission line 9 formed on the dielectric substrate 51 is 0.3 mm, and the dielectric substrate (51, 52, 53) is 0.1 mm. ) Is 0.017, and the transmission line 9 is adjusted so as to be matched at 1.9 GHz.
6A is a graph showing a result of calculating a matching circuit transmission loss when the values of the transmission line 9b and the transmission line 9c and the values of the chip capacitances (10, 11, 12) are optimized. In FIG. 14, a semiconductor chip 16 including bonding wires
When the output impedance is 10Ω, the transmission loss of the matching circuit is 0.08 dB, which is smaller than when the dielectric substrate 44 is composed of the single-layer dielectric substrate 44 shown in FIG.
It can be seen that the transmission loss of the matching circuit is reduced by about 40%.

【0020】このように、本実施の形態の高周波回路モ
ジュールでは、同一厚さの誘電体基板を使用した場合
に、従来の高周波回路モジュールより、伝送線路の高周
波信号の伝送損失を低減することができ、また、整合回
路損失を一定に保ちつつ伝送線路を構成する導体の幅を
小さくできるので、小型化を図ることができる。
As described above, in the high-frequency circuit module of the present embodiment, when a dielectric substrate having the same thickness is used, the transmission loss of the high-frequency signal on the transmission line can be reduced as compared with the conventional high-frequency circuit module. In addition, since the width of the conductor forming the transmission line can be reduced while the matching circuit loss is kept constant, the size can be reduced.

【0021】[実施の形態2]図15は、本発明の実施
の形態2の高周波回路モジュールの分解斜視図である。
同図に示すように、本実施の形態では、第1層ないし第
3層の誘電体基板(1,18,24)により、多層配線
基板が構成される。なお、誘電体基板(1,18,2
4)は、ガラス、セラミック等の誘電体材料で構成され
る。また、第1層目の誘電体基板1上に、伝送線路2と
チップ容量(3,4,5)からなる入力側整合回路が形
成される。ここで、チップ容量3の一端は入力端子8に
接続され、また、チップ容量4の一端は接地端子6に接
続され、さらに、チップ容量5の一端は接地端子7に接
続される。入力端子8は、第2層目の誘電体基板18に
形成されたスルーホール8a、第3層目の誘電体基板2
4に形成されたスルーホール8bにより、第3層目の誘
電体基板24の裏面に形成された端子8cに接続され
る。また、第1層目の誘電体基板1上に、伝送線路9と
チップ容量(10,11,12)からなる出力側整合回
路が形成される。ここで、チップ容量10の一端は出力
端子15に接続され、また、チップ容量11の一端は接
地端子13に接続され、さらに、チップ容量12の一端
は接地端子14に接続される。出力端子15は、第2層
目の誘電体基板18に形成されたスルーホール15a、
第3層目の誘電体基板24に形成されたスルーホール1
5bにより、第3層目の誘電体基板24の裏面に形成さ
れた端子15cに接続される。
[Second Embodiment] FIG. 15 is an exploded perspective view of a high-frequency circuit module according to a second embodiment of the present invention.
As shown in the figure, in the present embodiment, a multilayer wiring board is constituted by the first to third dielectric substrates (1, 18, 24). The dielectric substrate (1, 18, 2)
4) is made of a dielectric material such as glass or ceramic. Further, on the dielectric substrate 1 of the first layer, an input-side matching circuit including the transmission line 2 and the chip capacitors (3, 4, 5) is formed. Here, one end of the chip capacitor 3 is connected to the input terminal 8, one end of the chip capacitor 4 is connected to the ground terminal 6, and one end of the chip capacitor 5 is connected to the ground terminal 7. The input terminal 8 is connected to the through hole 8a formed in the second dielectric substrate 18 and the third dielectric substrate 2
4 is connected to a terminal 8c formed on the back surface of the third-layer dielectric substrate 24 by a through hole 8b formed. Further, on the first dielectric substrate 1, an output-side matching circuit including the transmission line 9 and the chip capacitors (10, 11, 12) is formed. Here, one end of the chip capacitor 10 is connected to the output terminal 15, one end of the chip capacitor 11 is connected to the ground terminal 13, and one end of the chip capacitor 12 is connected to the ground terminal 14. The output terminal 15 is a through-hole 15a formed in the second-layer dielectric substrate 18,
Through hole 1 formed in third-layer dielectric substrate 24
5b connects to the terminal 15c formed on the back surface of the third-layer dielectric substrate 24.

【0022】第1層目の誘電体基板1には、誘電体を除
去した穴17が設けられ、この穴17の中に、第2層目
の誘電体基板18に形成された接地導体19に接着され
る半導体チップ16が配置される。第1層目の誘電体基
板1上に形成された伝送線路2は端子26に接続され、
また、第1層目の誘電体基板1上に形成された伝送線路
9は端子32に接続される。端子26は、第2層目の誘
電体基板18に形成されたスルーホール21、第3層目
の誘電体基板24に形成されたスルーホール21aによ
り、第3層目の誘電体基板24の裏面に形成された端子
21bに接続される。端子32は、第2層目の誘電体基
板18に形成されたスルーホール23、第3層目の誘電
体基板24に形成されたスルーホール28により、第3
層目の誘電体基板24の裏面に形成された端子28aに
接続される。ここで、端子8c、端子15c、端子21
bおよび端子28aは、第3層目の誘電体基板24の裏
面に形成された接地導体34が除去されて形成される。
The first dielectric substrate 1 is provided with a hole 17 from which the dielectric has been removed. In the hole 17, a ground conductor 19 formed on the second dielectric substrate 18 is formed. A semiconductor chip 16 to be bonded is arranged. The transmission line 2 formed on the first-layer dielectric substrate 1 is connected to a terminal 26,
The transmission line 9 formed on the first-layer dielectric substrate 1 is connected to a terminal 32. The terminal 26 is formed on the back surface of the third-layer dielectric substrate 24 by the through-hole 21 formed in the second-layer dielectric substrate 18 and the through-hole 21 a formed in the third-layer dielectric substrate 24. Is connected to the terminal 21b formed at the bottom. The terminal 32 is formed by a through hole 23 formed in the second dielectric substrate 18 and a through hole 28 formed in the third dielectric substrate 24.
It is connected to a terminal 28a formed on the back surface of the dielectric substrate 24 of the layer. Here, terminal 8c, terminal 15c, terminal 21
The b and the terminal 28a are formed by removing the ground conductor 34 formed on the back surface of the third-layer dielectric substrate 24.

【0023】半導体チップ16は、第1層目の誘電体基
板1に形成された伝送線路(2,9)にボンディングで
接着される。半導体チップ16が接着される、第2層目
の誘電体基板18に形成された接地導体19は、スルー
ホールにより、第3層目の誘電体基板24に形成された
接地導体29、第3層目の誘電体基板24の裏面に形成
された接地導体34と接続される。また、第2層目の誘
電体基板18における、第1層目の誘電体基板1上に形
成された出力側整合回路の伝送線路9の下の部分の誘電
体を除去して、穴35を設け、当該穴35を第1層目の
誘電体基板1と第3層目の誘電体基板24とで覆い気密
構造とする。図16は、本実施の形態の高周波回路モジ
ュールの要部断面構造を示す断面図であり、図2と同一
箇所の断面を示す断面図である。本実施の形態の高周波
回路モジュールにおいても、同一厚さの誘電体基板を使
用した場合に、従来の高周波回路モジュールより、伝送
線路の高周波信号の伝送損失を低減することができ、ま
た、整合回路損失を一定に保ちつつ伝送線路を構成する
導体の幅を小さくできるので、小型化を図ることができ
る。
The semiconductor chip 16 is bonded to the transmission lines (2, 9) formed on the first-layer dielectric substrate 1 by bonding. The ground conductor 19 formed on the second-layer dielectric substrate 18 to which the semiconductor chip 16 is bonded is connected to the ground conductor 29 formed on the third-layer dielectric substrate 24 by a through hole. It is connected to a ground conductor 34 formed on the back surface of the dielectric substrate 24 of the eye. Also, in the second-layer dielectric substrate 18, the dielectric under the transmission line 9 of the output-side matching circuit formed on the first-layer dielectric substrate 1 is removed, and a hole 35 is formed. The holes 35 are covered with the first-layer dielectric substrate 1 and the third-layer dielectric substrate 24 to form an airtight structure. FIG. 16 is a cross-sectional view showing a cross-sectional structure of a main part of the high-frequency circuit module according to the present embodiment, and is a cross-sectional view showing a cross section of the same portion as FIG. Also in the high-frequency circuit module of the present embodiment, when a dielectric substrate having the same thickness is used, the transmission loss of the high-frequency signal on the transmission line can be reduced as compared with the conventional high-frequency circuit module. Since the width of the conductor constituting the transmission line can be reduced while keeping the loss constant, downsizing can be achieved.

【0024】[実施の形態3]図17は、本発明の実施
の形態3の高周波回路モジュールの分解斜視図である。
同図に示すように、本実施の形態では、第1層ないし第
3層の誘電体基板(1,18,24)により、多層配線
基板が構成される。なお、誘電体基板(1,18,2
4)は、ガラス、セラミック等の誘電体材料で構成され
る。また、第1層目の誘電体基板1上に、伝送線路2と
チップ容量(3,4,5)からなる入力側整合回路が形
成される。ここで、チップ容量3の一端は入力端子8に
接続され、チップ容量4の一端は接地端子6に接続さ
れ、また、チップ容量5の一端は接地端子7に接続され
る。入力端子8は、第2層目の誘電体基板18に形成さ
れたスルーホール8a、第3層目の誘電体基板24に形
成されたスルーホール8bにより、第3層目の誘電体基
板24の裏面に形成された端子8cに接続される。ま
た、第1層目の誘電体基板1上に、伝送線路9とチップ
容量(10,11,12)からなる出力側整合回路が形
成される。ここで、チップ容量10の一端は出力端子1
5に接続され、チップ容量11の一端は接地端子13に
接続され、また、チップ容量12の一端は接地端子14
に接続される。出力端子15は、第2層目の誘電体基板
18に形成されたスルーホール15a、第3層目の誘電
体基板24に形成されたスルーホール15bにより、第
3層目の誘電体基板24の裏面に形成された端子15c
に接続される。
[Third Embodiment] FIG. 17 is an exploded perspective view of a high-frequency circuit module according to a third embodiment of the present invention.
As shown in the figure, in the present embodiment, a multilayer wiring board is constituted by the first to third dielectric substrates (1, 18, 24). The dielectric substrate (1, 18, 2)
4) is made of a dielectric material such as glass or ceramic. Further, on the dielectric substrate 1 of the first layer, an input-side matching circuit including the transmission line 2 and the chip capacitors (3, 4, 5) is formed. Here, one end of the chip capacitor 3 is connected to the input terminal 8, one end of the chip capacitor 4 is connected to the ground terminal 6, and one end of the chip capacitor 5 is connected to the ground terminal 7. The input terminal 8 is connected to the through hole 8a formed in the second dielectric substrate 18 and the through hole 8b formed in the third dielectric substrate 24 to form the third dielectric substrate 24. Connected to terminal 8c formed on the back surface. Further, on the first dielectric substrate 1, an output-side matching circuit including the transmission line 9 and the chip capacitors (10, 11, 12) is formed. Here, one end of the chip capacitor 10 is connected to the output terminal 1
5, one end of the chip capacitor 11 is connected to the ground terminal 13, and one end of the chip capacitor 12 is connected to the ground terminal 14.
Connected to. The output terminal 15 is connected to a through-hole 15 a formed in the second-layer dielectric substrate 18 and a through-hole 15 b formed in the third-layer dielectric substrate 24. Terminal 15c formed on the back surface
Connected to.

【0025】第1層目の誘電体基板1には、誘電体を除
去した穴17が設けられ、この穴17の中に、第2層目
の誘電体基板18に形成された接地導体19に接着され
る半導体チップ16が配置される。第1層目の誘電体基
板1上に形成された伝送線路2は端子26に接続され、
また、第1層目の誘電体基板1上に形成された伝送線路
9は端子32に接続される。端子26は、第2層目の誘
電体基板18に形成されたスルーホール21、第3層目
の誘電体基板24に形成されたスルーホール21aによ
り、第3層目の誘電体基板24の裏面に形成された端子
21bに接続される。端子32は、第2層目の誘電体基
板18に形成されたスルーホール23、第3層目の誘電
体基板24に形成されたスルーホール28により、第3
層目の誘電体基板24の裏面に形成された端子28aに
接続される。ここで、端子8c、端子15c、端子21
bおよび端子28aは、第3層目の誘電体基板24の裏
面に形成された接地導体34が除去されて形成される。
The first dielectric substrate 1 is provided with a hole 17 from which the dielectric has been removed. In the hole 17, a ground conductor 19 formed on the second dielectric substrate 18 is formed. A semiconductor chip 16 to be bonded is arranged. The transmission line 2 formed on the first-layer dielectric substrate 1 is connected to a terminal 26,
The transmission line 9 formed on the first-layer dielectric substrate 1 is connected to a terminal 32. The terminal 26 is formed on the back surface of the third-layer dielectric substrate 24 by the through-hole 21 formed in the second-layer dielectric substrate 18 and the through-hole 21 a formed in the third-layer dielectric substrate 24. Is connected to the terminal 21b formed at the bottom. The terminal 32 is formed by a through hole 23 formed in the second dielectric substrate 18 and a through hole 28 formed in the third dielectric substrate 24.
It is connected to a terminal 28a formed on the back surface of the dielectric substrate 24 of the layer. Here, terminal 8c, terminal 15c, terminal 21
The b and the terminal 28a are formed by removing the ground conductor 34 formed on the back surface of the third-layer dielectric substrate 24.

【0026】半導体チップ16は、第1層目の誘電体基
板1に形成された伝送線路(2,9)にボンディングで
接着される。半導体チップ16が接着される、第2層目
の誘電体基板18に形成された接地導体19は、スルー
ホールにより第3層目の誘電体基板24に形成された接
地導体29、第3層目の誘電体基板24の裏面に形成さ
れた接地導体34と接続される。また、第2層目の誘電
体基板18における、第1層目の誘電体基板1上に形成
された出力側整合回路の伝送線路9の下の部分の誘電体
を除去して、穴35を設け、当該穴35内に、第1層目
の誘電体基板1、第2層目の誘電体基板18、第3層目
の誘電体基板24より比誘電率の低い誘電体材料40を
充填し、さらに、当該穴35を第1層目の誘電体基板1
と第3層目の誘電体基板24とで覆い気密構造とする。
図18は、本実施の形態の高周波回路モジュールの要部
断面構造を示す断面図であり、図2と同一箇所の断面を
示す断面図である。本実施の形態の高周波回路モジュー
ルにおいても、同一厚さの誘電体基板を使用した場合
に、従来の高周波回路モジュールより、伝送線路の高周
波信号の伝送損失を低減することができ、また、整合回
路損失を一定に保ちつつ伝送線路を構成する導体の幅を
小さくできるので、小型化を図ることができる。
The semiconductor chip 16 is bonded to the transmission line (2, 9) formed on the first dielectric substrate 1 by bonding. The ground conductor 19 formed on the second-layer dielectric substrate 18 to which the semiconductor chip 16 is bonded is connected to the ground conductor 29 formed on the third-layer dielectric substrate 24 by a through hole. Is connected to the ground conductor 34 formed on the back surface of the dielectric substrate 24. Also, in the second-layer dielectric substrate 18, the dielectric under the transmission line 9 of the output-side matching circuit formed on the first-layer dielectric substrate 1 is removed, and a hole 35 is formed. The hole 35 is filled with a dielectric material 40 having a lower relative dielectric constant than the first dielectric substrate 1, the second dielectric substrate 18, and the third dielectric substrate 24. Further, the hole 35 is inserted into the dielectric substrate 1 of the first layer.
And a third-layer dielectric substrate 24 to form an airtight structure.
FIG. 18 is a cross-sectional view showing a main part cross-sectional structure of the high-frequency circuit module according to the present embodiment, and is a cross-sectional view showing the cross-section of the same portion as FIG. Also in the high-frequency circuit module of the present embodiment, when a dielectric substrate having the same thickness is used, the transmission loss of the high-frequency signal on the transmission line can be reduced as compared with the conventional high-frequency circuit module. Since the width of the conductor constituting the transmission line can be reduced while keeping the loss constant, downsizing can be achieved.

【0027】[実施の形態4]図19は、本発明の実施
の形態4の高周波回路モジュールの分解斜視図である。
同図に示すように、本実施の形態では、第1層ないし第
3層の誘電体基板(1,18,24)により、多層配線
基板が構成される。なお、誘電体基板(1,18,2
4)は、ガラス、セラミック等の誘電体材料で構成され
る。また、第1層目の誘電体基板1上に、伝送線路2と
チップ容量(3,4,5)からなる入力側整合回路が形
成される。ここで、チップ容量3の一端は入力端子8に
接続され、チップ容量4の一端は接地端子6に接続さ
れ、また、チップ容量5の一端は接地端子7に接続され
る。入力端子8は、第2層目の誘電体基板18に形成さ
れたスルーホール8a、第3層目の誘電体基板24に形
成されたスルーホール8bにより、第3層目の誘電体基
板24の裏面に形成された端子8cに接続される。ま
た、第1層目の誘電体基板1上に、伝送線路9とチップ
容量(10,11,12)からなる出力側整合回路が形
成される。ここで、チップ容量10の一端は出力端子1
5に接続され、チップ容量11の一端は接地端子13に
接続され、また、チップ容量12の一端は接地端子14
に接続される。出力端子9は、第2層目の誘電体基板1
8に形成されたスルーホール15a、第3層目の誘電体
基板24に形成されたスルーホール15bにより、第3
層目の誘電体基板24の裏面に形成された端子15cに
接続される。
[Fourth Embodiment] FIG. 19 is an exploded perspective view of a high-frequency circuit module according to a fourth embodiment of the present invention.
As shown in the figure, in the present embodiment, a multilayer wiring board is constituted by the first to third dielectric substrates (1, 18, 24). The dielectric substrate (1, 18, 2)
4) is made of a dielectric material such as glass or ceramic. Further, on the dielectric substrate 1 of the first layer, an input-side matching circuit including the transmission line 2 and the chip capacitors (3, 4, 5) is formed. Here, one end of the chip capacitor 3 is connected to the input terminal 8, one end of the chip capacitor 4 is connected to the ground terminal 6, and one end of the chip capacitor 5 is connected to the ground terminal 7. The input terminal 8 is connected to the through hole 8a formed in the second dielectric substrate 18 and the through hole 8b formed in the third dielectric substrate 24 to form the third dielectric substrate 24. Connected to terminal 8c formed on the back surface. Further, on the first dielectric substrate 1, an output-side matching circuit including the transmission line 9 and the chip capacitors (10, 11, 12) is formed. Here, one end of the chip capacitor 10 is connected to the output terminal 1
5, one end of the chip capacitor 11 is connected to the ground terminal 13, and one end of the chip capacitor 12 is connected to the ground terminal 14.
Connected to. The output terminal 9 is connected to the dielectric substrate 1 of the second layer.
8 and the through hole 15b formed in the third dielectric substrate 24 of the third layer.
It is connected to a terminal 15c formed on the back surface of the dielectric substrate 24 of the layer.

【0028】第1層目の誘電体基板1には誘電体を除去
した穴17が設けられ、当該穴17の中に、第2層目の
誘電体基板18に形成された接地導体19に接着される
半導体チップ16が配置される。第1層目の誘電体基板
1上に形成された伝送線路2は端子26に接続され、ま
た、第1層目の誘電体基板1上に形成された伝送線路9
は端子32に接続される。端子26は、第2層目の誘電
体基板18に形成されたスルーホール21、第3層目の
誘電体基板24に形成されたスルーホール21aによ
り、第3層目の誘電体基板24の裏面に形成された端子
21bに接続される。端子32は、第2層目の誘電体基
板18に形成されたスルーホール23、第3層目の誘電
体基板24に形成されたスルーホール28により、第3
層目の誘電体基板24の裏面に形成された端子28aに
接続される。ここで、端子8c、端子15c、端子21
bおよび端子28aは、第3層目の誘電体基板24の裏
面に形成された接地導体34が除去されて形成される。
The first dielectric substrate 1 is provided with a hole 17 from which the dielectric has been removed, and the hole 17 is bonded to the ground conductor 19 formed on the second dielectric substrate 18. The semiconductor chip 16 to be formed is arranged. The transmission line 2 formed on the first-layer dielectric substrate 1 is connected to a terminal 26, and the transmission line 9 formed on the first-layer dielectric substrate 1 is formed.
Is connected to the terminal 32. The terminal 26 is formed on the back surface of the third-layer dielectric substrate 24 by the through-hole 21 formed in the second-layer dielectric substrate 18 and the through-hole 21 a formed in the third-layer dielectric substrate 24. Is connected to the terminal 21b formed at the bottom. The terminal 32 is formed by a through hole 23 formed in the second dielectric substrate 18 and a through hole 28 formed in the third dielectric substrate 24.
It is connected to a terminal 28a formed on the back surface of the dielectric substrate 24 of the layer. Here, terminal 8c, terminal 15c, terminal 21
The b and the terminal 28a are formed by removing the ground conductor 34 formed on the back surface of the third-layer dielectric substrate 24.

【0029】半導体チップ16は、第1層目の誘電体基
板1に形成された伝送線路(2,9)にボンディングで
接着される。半導体チップ16が接着される、第2層目
の誘電体基板18に形成された接地導体19は、スルー
ホールにより第3層目の誘電体基板24に形成された接
地導体29、第3層目の誘電体基板24の裏面に形成さ
れた接地導体34に接続される。また、第2層目の誘電
体基板18における、第1層目の誘電体基板1上に形成
された入力側整合回路の伝送線路2の下の部分の誘電体
を除去して、穴41を設け、当該穴41を第1層目の誘
電体基板1と第3層目の誘電体基板24とで覆い気密構
造とする。同様に、第2層目の誘電体基板18におけ
る、第1層目の誘電体基板1上に形成された出力側整合
回路の伝送線路9の下の部分の誘電体を除去して、穴3
5を設け、当該穴35を第1層目の誘電体基板1と第3
層目の誘電体基板24とで覆い気密構造とする。なお、
第2層目の誘電体基板18の誘電体を除去して設けた穴
35および穴41内に、第1層目の誘電体基板1、第2
層目の誘電体基板18、第3層目の誘電体基板24より
比誘電率の低い誘電体材料を充填して密閉し、気密構造
としてもよい。図20は、本実施の形態の高周波回路モ
ジュールの要部断面構造を示す断面図であり、図2と同
一箇所の断面を示す断面図である。本実施の形態の高周
波回路モジュールにおいても、同一厚さの誘電体基板を
使用した場合に、従来の高周波回路モジュールより、伝
送線路の高周波信号の伝送損失を低減することができ、
また、整合回路損失を一定に保ちつつ伝送線路を構成す
る導体の幅を小さくできるので、小型化を図ることがで
きる。
The semiconductor chip 16 is bonded to the transmission lines (2, 9) formed on the first-layer dielectric substrate 1 by bonding. The ground conductor 19 formed on the second-layer dielectric substrate 18 to which the semiconductor chip 16 is bonded is connected to the ground conductor 29 formed on the third-layer dielectric substrate 24 by a through hole. Is connected to a ground conductor 34 formed on the back surface of the dielectric substrate 24. In addition, the hole 41 is removed by removing the dielectric in the second-layer dielectric substrate 18 below the transmission line 2 of the input-side matching circuit formed on the first-layer dielectric substrate 1. The holes 41 are covered with the first-layer dielectric substrate 1 and the third-layer dielectric substrate 24 to form an airtight structure. Similarly, in the second-layer dielectric substrate 18, the dielectric under the transmission line 9 of the output-side matching circuit formed on the first-layer dielectric substrate 1 is removed, and the hole 3 is removed.
5 is provided, and the hole 35 is formed between the dielectric substrate 1 of the first layer and the third
It is covered with the dielectric substrate 24 of the layer to form an airtight structure. In addition,
In the holes 35 and 41 formed by removing the dielectric of the second-layer dielectric substrate 18, the first-layer dielectric substrate 1
A dielectric material having a lower relative dielectric constant than the dielectric substrate 18 of the third layer and the dielectric substrate 24 of the third layer may be filled and hermetically sealed to form an airtight structure. FIG. 20 is a cross-sectional view showing a main part cross-sectional structure of the high-frequency circuit module of the present embodiment, and is a cross-sectional view showing a cross-section of the same portion as FIG. Also in the high-frequency circuit module of the present embodiment, when a dielectric substrate having the same thickness is used, transmission loss of a high-frequency signal on a transmission line can be reduced as compared with a conventional high-frequency circuit module,
Further, since the width of the conductor forming the transmission line can be reduced while maintaining the matching circuit loss constant, the size can be reduced.

【0030】[実施の形態5]図21は、本発明の実施
の形態5の高周波回路モジュールの分解斜視図である。
同図に示すように、本実施の形態では、第1層、第2層
の誘電体基板(1,18)により、多層配線基板が構成
される。なお、誘電体基板(1,18)は、ガラス、セ
ラミック等の誘電体材料で構成される。また、第1層目
の誘電体基板1上に、伝送線路2とチップ容量(3,
4,5)からなる入力側整合回路が形成される。ここ
で、チップ容量3の一端は入力端子8に接続され、チッ
プ容量4の一端は接地端子6に接続され、また、チップ
容量5の一端は接地端子7に接続される。入力端子8
は、第2層目の誘電体基板18に形成されたスルーホー
ル8aにより、第2層目の誘電体基板18の裏面に形成
された端子8cに接続される。また、本実施の形態で
は、第1層目の誘電体基板1上に、伝送線路9とチップ
容量(10,11,12)からなる出力側整合回路が形
成される。ここで、チップ容量10の一端は出力端子1
5に接続され、チップ容量11の一端は接地端子13に
接続され、また、チップ容量12の一端は接地端子14
に接続される。出力端子9は、第2層目の誘電体基板1
8に形成されたスルーホール15aにより、第2層目の
誘電体基板18の裏面に形成された端子15cに接続さ
れる。
[Fifth Embodiment] FIG. 21 is an exploded perspective view of a high-frequency circuit module according to a fifth embodiment of the present invention.
As shown in the figure, in the present embodiment, a multilayer wiring board is constituted by the first and second dielectric substrates (1, 18). The dielectric substrate (1, 18) is made of a dielectric material such as glass or ceramic. Further, the transmission line 2 and the chip capacitors (3, 3) are formed on the dielectric substrate 1 of the first layer.
An input-side matching circuit composed of (4, 5) is formed. Here, one end of the chip capacitor 3 is connected to the input terminal 8, one end of the chip capacitor 4 is connected to the ground terminal 6, and one end of the chip capacitor 5 is connected to the ground terminal 7. Input terminal 8
Are connected to terminals 8c formed on the back surface of the second-layer dielectric substrate 18 through through holes 8a formed in the second-layer dielectric substrate 18. In this embodiment, an output-side matching circuit including the transmission line 9 and the chip capacitors (10, 11, 12) is formed on the first-layer dielectric substrate 1. Here, one end of the chip capacitor 10 is connected to the output terminal 1
5, one end of the chip capacitor 11 is connected to the ground terminal 13, and one end of the chip capacitor 12 is connected to the ground terminal 14.
Connected to. The output terminal 9 is connected to the dielectric substrate 1 of the second layer.
8 are connected to terminals 15c formed on the back surface of the second-layer dielectric substrate 18 through through holes 15a.

【0031】第1層目の誘電体基板1には穴17が設け
られ、当該穴17内には、第2層目の誘電体基板18に
形成された接地導体19に接着される半導体チップ16
が配置される。第1層目の誘電体基板1上に形成された
伝送線路2は端子26に接続され、また、第1層目の誘
電体基板1上に形成された伝送線路9は端子32に接続
される。端子26は、第2層目の誘電体基板18に形成
されたスルーホール21により、第2層目の誘電体基板
18の裏面に形成された端子21bに接続される。端子
32は、第2層目の誘電体基板18に形成されたスルー
ホール23により、第2層目の誘電体基板18の裏面に
形成された端子28aに接続される。ここで、端子8
c、端子15c、端子21bおよび端子28aは、第2
層目の誘電体基板18の裏面に形成された接地導体29
が除去されて形成される。
A hole 17 is provided in the first dielectric substrate 1, and a semiconductor chip 16 bonded to a ground conductor 19 formed in the second dielectric substrate 18 is provided in the hole 17.
Is arranged. The transmission line 2 formed on the first dielectric substrate 1 is connected to a terminal 26, and the transmission line 9 formed on the first dielectric substrate 1 is connected to a terminal 32. . The terminal 26 is connected to a terminal 21b formed on the back surface of the second dielectric substrate 18 by a through hole 21 formed in the second dielectric substrate 18. The terminal 32 is connected to a terminal 28 a formed on the back surface of the second dielectric substrate 18 by a through hole 23 formed in the second dielectric substrate 18. Here, terminal 8
c, the terminal 15c, the terminal 21b, and the terminal 28a
Ground conductor 29 formed on the back surface of dielectric substrate 18 of the layer
Is formed.

【0032】半導体チップ16は、第1層目の誘電体基
板1に形成された伝送線路(2,9)にボンディングで
接着される。半導体チップ16が接着される、第2層目
の誘電体基板18に形成される接地導体19は、スルー
ホールにより第2層目の誘電体基板18の裏面に形成さ
れた接地導体29と接続される。また、第2層目の誘電
体基板18における、第1層目の誘電体基板1上に形成
された出力側整合回路の伝送線路9の下の部分の誘電体
を除去して、穴35を設け、開放構造とする。図22
は、本実施の形態の高周波回路モジュールの要部断面構
造を示す断面図であり、図2と同一箇所の断面を示す断
面図である。本実施の形態の高周波回路モジュールにお
いても、同一厚さの誘電体基板を使用した場合に、従来
の高周波回路モジュールより、伝送線路の高周波信号の
伝送損失を低減することができ、また、整合回路損失を
一定に保ちつつ伝送線路を構成する導体の幅を小さくで
きるので、小型化を図ることができる。
The semiconductor chip 16 is bonded to the transmission lines (2, 9) formed on the first-layer dielectric substrate 1 by bonding. The ground conductor 19 formed on the second dielectric substrate 18 to which the semiconductor chip 16 is adhered is connected to a ground conductor 29 formed on the back surface of the second dielectric substrate 18 by a through hole. You. Also, in the second-layer dielectric substrate 18, the dielectric under the transmission line 9 of the output-side matching circuit formed on the first-layer dielectric substrate 1 is removed, and a hole 35 is formed. And open structure. FIG.
FIG. 3 is a cross-sectional view illustrating a cross-sectional structure of a main part of the high-frequency circuit module according to the present embodiment, and is a cross-sectional view illustrating a cross section of the same portion as in FIG. 2. Also in the high-frequency circuit module of the present embodiment, when a dielectric substrate having the same thickness is used, the transmission loss of the high-frequency signal on the transmission line can be reduced as compared with the conventional high-frequency circuit module. Since the width of the conductor constituting the transmission line can be reduced while keeping the loss constant, downsizing can be achieved.

【0033】[実施の形態6]図23は、本発明の実施
の形態6の高周波回路モジュールの分解斜視図である。
同図に示すように、本実施の形態では、第1層、第2層
の誘電体基板(1,18)により、多層配線基板が構成
される。なお、誘電体基板(1,18)は、ガラス、セ
ラミック等の誘電体材料で構成される。また、第1層目
の誘電体基板1上に、伝送線路2とチップ容量(3,
4,5)からなる入力側整合回路が形成される。ここ
で、チップ容量3の一端は入力端子8に接続され、チッ
プ容量4の一端は接地端子6に接続され、また、チップ
容量5の一端は接地端子7に接続される。入力端子8
は、第2層目の誘電体基板18に形成されたスルーホー
ル8aにより、第2層目の誘電体基板18の裏面に形成
された端子8cに接続される。また、本実施の形態で
は、第1層目の誘電体基板1上に、伝送線路9とチップ
容量(10,11,12)からなる出力側整合回路が形
成される。ここで、チップ容量10の一端は出力端子1
5に接続され、チップ容量11の一端は接地端子13に
接続され、また、チップ容量12の一端は接地端子14
に接続される。出力端子9は、第2層目の誘電体基板1
8に形成されたスルーホール15aにより、第2層目の
誘電体基板18の裏面に形成された端子15cに接続さ
れる。
[Sixth Embodiment] FIG. 23 is an exploded perspective view of a high-frequency circuit module according to a sixth embodiment of the present invention.
As shown in the figure, in the present embodiment, a multilayer wiring board is constituted by the first and second dielectric substrates (1, 18). The dielectric substrate (1, 18) is made of a dielectric material such as glass or ceramic. Further, the transmission line 2 and the chip capacitors (3, 3) are formed on the dielectric substrate 1 of the first layer.
An input-side matching circuit composed of (4, 5) is formed. Here, one end of the chip capacitor 3 is connected to the input terminal 8, one end of the chip capacitor 4 is connected to the ground terminal 6, and one end of the chip capacitor 5 is connected to the ground terminal 7. Input terminal 8
Are connected to terminals 8c formed on the back surface of the second-layer dielectric substrate 18 through through holes 8a formed in the second-layer dielectric substrate 18. In this embodiment, an output-side matching circuit including the transmission line 9 and the chip capacitors (10, 11, 12) is formed on the first-layer dielectric substrate 1. Here, one end of the chip capacitor 10 is connected to the output terminal 1
5, one end of the chip capacitor 11 is connected to the ground terminal 13, and one end of the chip capacitor 12 is connected to the ground terminal 14.
Connected to. The output terminal 9 is connected to the dielectric substrate 1 of the second layer.
8 are connected to terminals 15c formed on the back surface of the second-layer dielectric substrate 18 through through holes 15a.

【0034】第1層目の誘電体基板1には誘電体を除去
した穴17が設けられ、当該穴17内に、第2層目の誘
電体基板18に形成された接地導体19に接着される半
導体チップ16が配置される。第1層目の誘電体基板1
上に形成された伝送線路2は端子26に接続され、ま
た、第1層目の誘電体基板1上に形成された伝送線路9
は端子32に接続される。端子26は、第2層目の誘電
体基板18に形成されたスルーホール21により、第2
層目の誘電体基板18の裏面に形成された端子21bに
接続される。端子32は、第2層目の誘電体基板18に
形成されたスルーホール23により、第2層目の誘電体
基板18の裏面に形成された端子28aに接続される。
ここで、端子8c、端子15c、端子21bおよび端子
28aは、第2層目の誘電体基板18の裏面に形成され
た接地導体29が除去されて形成される。
The first dielectric substrate 1 is provided with a hole 17 from which a dielectric material has been removed. In the hole 17, a hole is adhered to a ground conductor 19 formed on a second dielectric substrate 18. Semiconductor chip 16 is disposed. First-layer dielectric substrate 1
The transmission line 2 formed thereon is connected to a terminal 26, and the transmission line 9 formed on the first-layer dielectric substrate 1 is formed.
Is connected to the terminal 32. The terminal 26 is formed by the through hole 21 formed in the dielectric substrate 18 of the second layer.
It is connected to a terminal 21b formed on the back surface of the dielectric substrate 18 of the layer. The terminal 32 is connected to a terminal 28 a formed on the back surface of the second dielectric substrate 18 by a through hole 23 formed in the second dielectric substrate 18.
Here, the terminals 8c, 15c, 21b and 28a are formed by removing the ground conductor 29 formed on the back surface of the second-layer dielectric substrate 18.

【0035】半導体チップ16は、第1層目の誘電体基
板1に形成された伝送線路(2,9)にボンディングで
接着される。半導体チップ16が接着される、第2層目
の誘電体基板18に形成された接地導体19は、スルー
ホールにより第2層目の誘電体基板18の裏面に形成さ
れた接地導体29と接続される。また、第2層目の誘電
体基板18における、第1層目の誘電体基板1上に形成
された出力側整合回路の伝送線路9の下の部分の誘電体
を除去して、穴35を設け、当該穴35内に、第1層目
の誘電体基板1、および第2層目の誘電体基板18より
比誘電率の低い誘電体材料を充填して密閉する。図24
は、本実施の形態の高周波回路モジュールの要部断面構
造を示す断面図であり、図2と同一箇所の断面を示す断
面図である。本実施の形態の高周波回路モジュールにお
いても、同一厚さの誘電体基板を使用した場合に、従来
の高周波回路モジュールより、伝送線路の高周波信号の
伝送損失を低減することができ、また、整合回路損失を
一定に保ちつつ伝送線路を構成する導体の幅を小さくで
きるので、小型化を図ることができる。なお、前記各実
施の形態では、直方体形状の穴(35,41)を形成し
た場合について説明したが、本発明は、これに限定され
るものではなく、例えば、図25に示すように、穴(3
5,41)は、伝送線路(2,9)と類似の形状で、か
つ、その幅が、伝送線路(2,9)を構成する導体の幅
より2倍以上の幅を有するように形成してもよい。
The semiconductor chip 16 is bonded to the transmission lines (2, 9) formed on the first-layer dielectric substrate 1 by bonding. The ground conductor 19 formed on the second-layer dielectric substrate 18 to which the semiconductor chip 16 is bonded is connected to a ground conductor 29 formed on the back surface of the second-layer dielectric substrate 18 by a through hole. You. Also, in the second-layer dielectric substrate 18, the dielectric under the transmission line 9 of the output-side matching circuit formed on the first-layer dielectric substrate 1 is removed, and a hole 35 is formed. The hole 35 is filled with a dielectric material having a lower relative dielectric constant than the dielectric substrate 1 of the first layer and the dielectric substrate 18 of the second layer. FIG.
FIG. 3 is a cross-sectional view illustrating a cross-sectional structure of a main part of the high-frequency circuit module according to the present embodiment, and is a cross-sectional view illustrating a cross section of the same portion as FIG. Also in the high-frequency circuit module of the present embodiment, when a dielectric substrate having the same thickness is used, the transmission loss of the high-frequency signal on the transmission line can be reduced as compared with the conventional high-frequency circuit module. Since the width of the conductor constituting the transmission line can be reduced while keeping the loss constant, downsizing can be achieved. In the above embodiments, the case where the rectangular parallelepiped holes (35, 41) are formed has been described. However, the present invention is not limited to this. For example, as shown in FIG. (3
5, 41) is formed in a shape similar to that of the transmission line (2, 9), and has a width twice or more as large as the width of the conductor constituting the transmission line (2, 9). You may.

【0036】図26は、前記各実施の形態の高周波回路
モジュールが適用される移動無線端末の概略構成を示す
ブロック図である。同図において、101はアンテナ−
1、102はアンテナ−2、103はデュプレクサ、1
04は電力増幅器、105はフィルタ、106は駆動増
幅器、107はバーストスイッチ、108は変調器、1
09は低雑音増幅器、110は周波数変換器、111は
中間周波増幅器、112は周波数シンセサイザ、113
は復調ユニット、114はベースバンド・ユニット、1
15は音声信号処理回路、116はマイク、117はス
ピーカである。なお、アンテナ−2(102)は送受信
用のアンテナであり、また、アンテナ−1(101)に
接続される各回路は、偏波ダイパシチ受信用の回路であ
る。図27は、図26に示す移動無線端末の高周波部を
ボード上に配置した状態を示す部品配置図である。図2
6、図27において、斜線で示す電力増幅器104は、
一般に、増幅器が2段あるいは3段に縦続接続される多
段構成の増幅器で構成されるが、この多段構成の増幅器
の少なくとも1段が、前記各実施の形態の高周波回路モ
ジュールにより構成される。前記したように、前記各実
施の形態では、多層配線基板を構成する誘電体基板を厚
くすることなく、かつ、伝送線路を構成する導体の幅を
広くすることなく、伝送線路の高周波信号の伝送損失を
低減することができるので、前記各実施の形態の高周波
回路モジュールが含む電力増幅器104を使用する移動
無線端末は、小型化、高電力効率化を図ることが可能と
なる。また、前記各実施の形態の高周波回路モジュール
は、携帯電話機にも適用可能であることは言うまでもな
い。以上、本発明者によってなされた発明を、前記実施
の形態に基づき具体的に説明したが、本発明は、前記実
施の形態に限定されるものではなく、その要旨を逸脱し
ない範囲において種々変更可能であることは勿論であ
る。
FIG. 26 is a block diagram showing a schematic configuration of a mobile radio terminal to which the high-frequency circuit module of each of the above embodiments is applied. In the figure, 101 is an antenna.
1, 102 is an antenna-2, 103 is a duplexer, 1
04 is a power amplifier, 105 is a filter, 106 is a drive amplifier, 107 is a burst switch, 108 is a modulator,
09 is a low noise amplifier, 110 is a frequency converter, 111 is an intermediate frequency amplifier, 112 is a frequency synthesizer, 113
Is a demodulation unit, 114 is a baseband unit, 1
Reference numeral 15 denotes an audio signal processing circuit, 116 denotes a microphone, and 117 denotes a speaker. The antenna-2 (102) is a transmission / reception antenna, and each circuit connected to the antenna-1 (101) is a polarization diversity reception circuit. FIG. 27 is a component layout diagram showing a state where the high-frequency unit of the mobile wireless terminal shown in FIG. 26 is arranged on a board. FIG.
6. In FIG. 27, the power amplifier 104 shown by hatching is
Generally, the amplifier is constituted by a multi-stage amplifier in which two or three stages are cascade-connected. At least one stage of the multi-stage amplifier is constituted by the high-frequency circuit module of each of the embodiments. As described above, in each of the embodiments, the transmission of the high-frequency signal on the transmission line can be performed without increasing the thickness of the dielectric substrate constituting the multilayer wiring board and without increasing the width of the conductor constituting the transmission line. Since the loss can be reduced, the mobile radio terminal using the power amplifier 104 included in the high-frequency circuit module according to each of the above embodiments can be downsized and have high power efficiency. Needless to say, the high-frequency circuit module of each of the above embodiments can be applied to a mobile phone. As described above, the invention made by the inventor has been specifically described based on the embodiment. However, the present invention is not limited to the embodiment, and can be variously modified without departing from the gist of the invention. Of course, it is.

【0037】[0037]

【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記の通りである。 (1)本発明によれば、同一厚さの誘電体基板を用いた
場合に、従来の高周波回路モジュールより、伝送線路の
高周波信号の伝送損失を低減でき、高周波回路モジュー
ルの電力効率を向上させることが可能となる。 (2)本発明によれば、整合回路の伝送損失を一定に保
ちつつ伝送線路を構成する導体の幅を狭くすることがで
きるので、高周波回路モジュールの小形化を図ることが
可能となる。 (3)本発明によれば、携帯通信機器の小型化、高電力
効率化を図ることが可能となる。
The effects obtained by typical ones of the inventions disclosed in the present application will be briefly described as follows. (1) According to the present invention, when a dielectric substrate having the same thickness is used, the transmission loss of a high-frequency signal on a transmission line can be reduced as compared with a conventional high-frequency circuit module, and the power efficiency of the high-frequency circuit module is improved. It becomes possible. (2) According to the present invention, the width of the conductor forming the transmission line can be reduced while keeping the transmission loss of the matching circuit constant, so that the high-frequency circuit module can be downsized. (3) According to the present invention, miniaturization and high power efficiency of a portable communication device can be achieved.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施の形態1の高周波回路モジュール
の構造を示す分解斜視図である。
FIG. 1 is an exploded perspective view illustrating a structure of a high-frequency circuit module according to Embodiment 1 of the present invention.

【図2】本発明の実施の形態1の高周波回路モジュール
の要部断面構造を示す断面図である。
FIG. 2 is a cross-sectional view illustrating a main-portion cross-sectional structure of the high-frequency circuit module according to Embodiment 1 of the present invention;

【図3】本発明の実施の形態1の高周波回路モジュール
の等価回路を示す図である。
FIG. 3 is a diagram showing an equivalent circuit of the high-frequency circuit module according to the first embodiment of the present invention.

【図4】単層の誘電体基板上に形成される伝送線路の概
略構成を示す斜視図である。
FIG. 4 is a perspective view showing a schematic configuration of a transmission line formed on a single-layer dielectric substrate.

【図5】図4に示す伝送線路の高周波信号の伝送損失
を、誘電体基板の厚さを変えて計算したグラフである。
5 is a graph showing transmission loss of a high-frequency signal of the transmission line shown in FIG. 4 calculated by changing the thickness of a dielectric substrate.

【図6】図4に示す伝送線路の高周波信号の伝送損失
を、導体の幅を変えて計算したグラフである。
6 is a graph showing transmission loss of a high-frequency signal of the transmission line shown in FIG. 4 calculated by changing the width of a conductor.

【図7】2層の誘電体基板上に形成される伝送線路の概
略構成を示す斜視図である。
FIG. 7 is a perspective view showing a schematic configuration of a transmission line formed on a two-layer dielectric substrate.

【図8】図7に示す伝送線路の高周波信号の伝送損失
を、誘電体基板の厚さを変えて計算したグラフである。
8 is a graph showing transmission loss of a high-frequency signal of the transmission line shown in FIG. 7 calculated by changing the thickness of a dielectric substrate.

【図9】図7に示す伝送線路の高周波信号の伝送損失
を、導体の幅を変えて計算したグラフである。
9 is a graph showing transmission loss of a high-frequency signal of the transmission line shown in FIG. 7 calculated by changing the width of a conductor.

【図10】本発明の実施の形態1の伝送線路(2層目の
誘電体基板に空洞を形成した3層の誘電体基板上に形成
された伝送線路)の概略構成を示す斜視図である。
FIG. 10 is a perspective view showing a schematic configuration of a transmission line (a transmission line formed on a three-layer dielectric substrate in which a cavity is formed in a second-layer dielectric substrate) according to the first embodiment of the present invention; .

【図11】図10に示す伝送線路の高周波信号の伝送損
失を、誘電体基板の厚さを変えて計算したグラフであ
る。
11 is a graph showing the transmission loss of the high-frequency signal of the transmission line shown in FIG. 10 calculated by changing the thickness of the dielectric substrate.

【図12】図10に示す伝送線路の高周波信号の伝送損
失を、導体の幅を変えて計算したグラフである。
12 is a graph showing transmission loss of a high-frequency signal of the transmission line shown in FIG. 10 calculated by changing the width of a conductor.

【図13】従来の高周波回路モジュールの出力側整合回
路の伝送損失を計算したグラフである。
FIG. 13 is a graph showing calculated transmission loss of an output-side matching circuit of a conventional high-frequency circuit module.

【図14】本発明の実施の形態1の高周波回路モジュー
ルの出力側整合回路の伝送損失を計算したグラフであ
る。
FIG. 14 is a graph showing a calculated transmission loss of the output-side matching circuit of the high-frequency circuit module according to the first embodiment of the present invention.

【図15】本発明の実施の形態2の高周波回路モジュー
ルの構造を示す分解斜視図である。
FIG. 15 is an exploded perspective view illustrating a structure of a high-frequency circuit module according to Embodiment 2 of the present invention.

【図16】本発明の実施の形態2の高周波回路モジュー
ルの要部断面構造を示す断面図である。
FIG. 16 is a cross-sectional view illustrating a main-portion cross-sectional structure of the high-frequency circuit module according to Embodiment 2 of the present invention;

【図17】本発明の実施の形態3の高周波回路モジュー
ルの構造を示す分解斜視図である。
FIG. 17 is an exploded perspective view illustrating a structure of a high-frequency circuit module according to Embodiment 3 of the present invention.

【図18】本発明の実施の形態3の高周波回路モジュー
ルの要部断面構造を示す断面図である。
FIG. 18 is a cross-sectional view illustrating a main-portion cross-sectional structure of a high-frequency circuit module according to Embodiment 3 of the present invention.

【図19】本発明の実施の形態4の高周波回路モジュー
ルの構造を示す分解斜視図である。
FIG. 19 is an exploded perspective view showing a structure of a high-frequency circuit module according to Embodiment 4 of the present invention.

【図20】本発明の実施の形態4の高周波回路モジュー
ルの要部断面構造を示す断面図である。
FIG. 20 is a cross-sectional view illustrating a main-portion cross-sectional structure of the high-frequency circuit module according to Embodiment 4 of the present invention;

【図21】本発明の実施の形態5の高周波回路モジュー
ルの構造を示す分解斜視図である。
FIG. 21 is an exploded perspective view showing a structure of a high-frequency circuit module according to Embodiment 5 of the present invention.

【図22】本発明の実施の形態5の高周波回路モジュー
ルの要部断面構造を示す断面図である。
FIG. 22 is a cross-sectional view illustrating a main-portion cross-sectional structure of a high-frequency circuit module according to Embodiment 5 of the present invention;

【図23】本発明の実施の形態6の高周波回路モジュー
ルの構造を示す分解斜視図である。
FIG. 23 is an exploded perspective view showing a structure of a high-frequency circuit module according to Embodiment 6 of the present invention.

【図24】本発明の実施の形態6の高周波回路モジュー
ルの要部断面構造を示す断面図である。
FIG. 24 is a cross-sectional view showing a main part cross-sectional structure of a high-frequency circuit module according to a sixth embodiment of the present invention.

【図25】本発明の各実施の形態における空洞の他の例
を説明するための図である。
FIG. 25 is a diagram for explaining another example of the cavity in each embodiment of the present invention.

【図26】本発明の各実施の形態の高周波回路モジュー
ルが適用される移動無線端末の概略構成を示すブロック
図である。
FIG. 26 is a block diagram illustrating a schematic configuration of a mobile wireless terminal to which the high-frequency circuit module according to each of the embodiments of the present invention is applied.

【図27】図26に示す移動無線端末の高周波部をボー
ド上に配置した状態を示す部品配置図である。
FIG. 27 is a component layout diagram showing a state where the high-frequency section of the mobile wireless terminal shown in FIG. 26 is arranged on a board.

【符号の説明】[Explanation of symbols]

1,18,24,30,44,47,51,52,53
…誘電体基板、2,9,25,31…伝送線路、3,
4,5,10,11,12…チップ容量、6,7,1
3,14,19,29,33,34,36,37,3
8,39,45,48,49,54…接地導体、8…入
力端子、15…出力端子、16…半導体チップ、17…
誘電体を除去した穴、8a,8b,15a,15b,2
0,21,21a,22,23,27,28…スルーホ
ール、8c,15c,15b,21b,28a,32…
端子、35,41,55…空洞、40…誘電体材料、4
3,46…導体、101…アンテナ−1、102…アン
テナ−2、103…デュプレクサ、104…電力増幅
器、105…フィルタ、106…駆動増幅器、107…
バーストスイッチ、108…変調器、109…低雑音増
幅器、110…周波数変換器、111…中間周波増幅
器、112…周波数シンセサイザ、113…復調ユニッ
ト、114…ベースバンド・ユニット、115…音声信
号処理回路、116…マイク、117…スピーカ。
1,18,24,30,44,47,51,52,53
... dielectric substrate, 2, 9, 25, 31 ... transmission line, 3,
4, 5, 10, 11, 12 ... chip capacity, 6, 7, 1
3,14,19,29,33,34,36,37,3
8, 39, 45, 48, 49, 54 ... ground conductor, 8 ... input terminal, 15 ... output terminal, 16 ... semiconductor chip, 17 ...
Holes from which dielectric has been removed, 8a, 8b, 15a, 15b, 2
0, 21, 21a, 22, 23, 27, 28 ... through holes, 8c, 15c, 15b, 21b, 28a, 32 ...
Terminal, 35, 41, 55 ... cavity, 40 ... dielectric material, 4
3, 46 conductor, 101 antenna-1, 102 antenna-2, 103 duplexer, 104 power amplifier, 105 filter, 106 driver amplifier, 107
Burst switch, 108, modulator, 109, low noise amplifier, 110, frequency converter, 111, intermediate frequency amplifier, 112, frequency synthesizer, 113, demodulation unit, 114, baseband unit, 115, audio signal processing circuit, 116: microphone, 117: speaker.

フロントページの続き Fターム(参考) 5E346 AA13 AA15 AA23 AA42 AA43 AA60 BB02 BB03 BB04 BB07 BB16 CC16 CC17 CC21 DD07 FF01 FF45 HH06 HH22 5J014 CA06 5J067 AA04 CA92 FA16 HA02 HA29 HA33 KA59 KA66 KA68 LS12 QA04 QS05 QS11 QS17 SA13 TA01 TA02 Continued on the front page F-term (reference) 5E346 AA13 AA15 AA23 AA42 AA43 AA60 BB02 BB03 BB04 BB07 BB16 CC16 CC17 CC21 DD07 FF01 FF45 HH06 HH22 5J014 CA06 5J067 AA04 CA92 FA16 HA02 HA29 HA33 KA59 KA17 QS01 QS09

Claims (13)

【特許請求の範囲】[Claims] 【請求項1】 集中定数素子と、 半導体チップと、 表面に伝送線路を有する多層配線基板とを有し、 前記伝送線路に前記集中定数素子および半導体チップが
電気的に接続されている高周波回路モジュールであっ
て、 前記多層配線基板は、前記多層配線基板の構成材である
誘電体を介して前記伝送線路と対向する空洞を有し、 前記空洞は、前記伝送線路が設けられる領域下の少なく
とも一部に形成されることを特徴とする高周波回路モジ
ュール。
1. A high-frequency circuit module comprising: a lumped element, a semiconductor chip, and a multilayer wiring board having a transmission line on a surface, wherein the lumped element and the semiconductor chip are electrically connected to the transmission line. The multilayer wiring board has a cavity facing the transmission line via a dielectric material that is a constituent material of the multilayer wiring board, and the cavity has at least one cavity below a region where the transmission line is provided. A high-frequency circuit module formed in a portion.
【請求項2】 集中定数素子と、 半導体チップと、 2層以上の誘電体基板から構成され、第1層目の誘電体
基板表面に伝送線路を有する多層配線基板とを有し、 前記伝送線路に前記集中定数素子および半導体チップが
電気的に接続されている高周波回路モジュールであっ
て、 前記多層配線基板は、前記多層配線基板の構成材である
誘電体を介して前記伝送線路と対向する空洞を有し、 前記空洞は、第2層目以降の誘電体基板の少なくとも1
層の誘電体基板の、前記伝送線路が設けられる領域下の
少なくとも一部に設けた穴で形成されることを特徴とす
る高周波回路モジュール。
2. The transmission line, comprising: a lumped constant element; a semiconductor chip; and a multilayer wiring board including a dielectric substrate having two or more layers and having a transmission line on a surface of a first-layer dielectric substrate. A high-frequency circuit module in which the lumped element and the semiconductor chip are electrically connected to each other, wherein the multilayer wiring board is opposed to the transmission line via a dielectric material constituting the multilayer wiring board. Wherein the cavity has at least one of the second and subsequent dielectric substrates.
A high-frequency circuit module formed by a hole provided in at least a part of a layered dielectric substrate below a region where the transmission line is provided.
【請求項3】 前記空洞は、外気と接触することを特徴
とする請求項1または請求項2に記載の高周波回路モジ
ュール。
3. The high-frequency circuit module according to claim 1, wherein the cavity is in contact with outside air.
【請求項4】 集中定数素子と、 半導体チップと、 表面に伝送線路を、また、裏面に接地電極を有する多層
配線基板とを有し、 前記伝送線路に前記集中定数素子および半導体チップが
電気的に接続されている高周波回路モジュールであっ
て、 前記多層配線基板は、前記伝送線路、および前記接地電
極と、前記多層配線基板の構成材である誘電体を介して
対向する空洞を有し、 前記空洞は、前記伝送線路が設けられる領域下の少なく
とも一部に形成されることを特徴とする高周波回路モジ
ュール。
4. A lumped element, a semiconductor chip, and a multilayer wiring board having a transmission line on a front surface and a ground electrode on a back surface, wherein the lumped element and the semiconductor chip are electrically connected to the transmission line. A high-frequency circuit module connected to the multilayer wiring board, wherein the multilayer wiring board has a cavity facing the transmission line and the ground electrode via a dielectric material that is a constituent material of the multilayer wiring board; The high-frequency circuit module according to claim 1, wherein the cavity is formed at least in a part below a region where the transmission line is provided.
【請求項5】 集中定数素子と、 半導体チップと、 3層以上の誘電体基板から構成され、第1層目の誘電体
基板表面に伝送線路を有し、また、最下層の誘電体基板
裏面に接地電極を有する多層配線基板とを有し、 前記伝送線路に前記集中定数素子および半導体チップが
電気的に接続されている高周波回路モジュールであっ
て、 前記多層配線基板は、前記伝送線路、および前記接地電
極と、前記多層配線基板の構成材である誘電体を介して
対向する空洞を有し、 前記空洞は、第2層目以降の誘電体基板の少なくとも1
層の誘電体基板の、前記伝送線路が設けられる領域下の
少なくとも一部に設けた穴で形成されることを特徴とす
る高周波回路モジュール。
5. A lumped element, a semiconductor chip, and a dielectric substrate having three or more layers, a transmission line on the surface of the first dielectric substrate, and a back surface of the lowermost dielectric substrate. A multi-layer wiring board having a ground electrode, wherein the lumped element and the semiconductor chip are electrically connected to the transmission line, wherein the multi-layer wiring board has the transmission line, and A cavity facing the ground electrode via a dielectric material constituting the multilayer wiring board, wherein the cavity is at least one of dielectric substrates of the second and subsequent layers;
A high-frequency circuit module formed by a hole provided in at least a part of a layered dielectric substrate below a region where the transmission line is provided.
【請求項6】 前記空洞は、前記半導体チップの出力側
の伝送線路が設けられる領域下に形成されることを特徴
とする請求項1ないし請求項5のいずれか1項に記載の
高周波回路モジュール。
6. The high-frequency circuit module according to claim 1, wherein the cavity is formed below a region where a transmission line on an output side of the semiconductor chip is provided. .
【請求項7】 前記空洞は、前記半導体チップの入力側
の伝送線路が設けられる領域下に形成されることを特徴
とする請求項1ないし請求項6のいずれか1項に記載の
高周波回路モジュール。
7. The high-frequency circuit module according to claim 1, wherein the cavity is formed under a region where a transmission line on an input side of the semiconductor chip is provided. .
【請求項8】 前記空洞は、前記伝送線路の幅方向と同
一方向の長さが、前記伝送線路の幅より2倍以上長いこ
とを特徴とする請求項1ないし請求項7のいずれか1項
に記載の高周波回路モジュール。
8. The transmission device according to claim 1, wherein the length of the cavity in the same direction as the width direction of the transmission line is at least twice as long as the width of the transmission line. 2. The high-frequency circuit module according to item 1.
【請求項9】 前記空洞は、前記伝送線路と類似の形状
で、かつ、前記伝送線路の幅より2倍以上の幅で形成さ
れることを特徴とする請求項1ないし請求項7のいずれ
か1項に記載の高周波回路モジュール。
9. The apparatus according to claim 1, wherein the cavity has a shape similar to that of the transmission line, and has a width that is at least twice as large as the width of the transmission line. 2. The high-frequency circuit module according to claim 1.
【請求項10】 前記空洞に、前記多層配線基板を構成
する誘電体材料より比誘電率の低い誘電体材料を充填し
たことを特徴とする請求項1ないし請求項9のいずれか
1項に記載の高周波回路モジュール。
10. The multi-layer wiring board according to claim 1, wherein the cavity is filled with a dielectric material having a relative dielectric constant lower than that of the dielectric material forming the multilayer wiring board. High frequency circuit module.
【請求項11】 前記多層配線基板を構成する誘電体材
料は、ガラス、またはセラミックであることを特徴とす
る請求項1ないし請求項10のいずれか1項に記載の高
周波回路モジュール。
11. The high-frequency circuit module according to claim 1, wherein the dielectric material forming the multilayer wiring board is glass or ceramic.
【請求項12】 前記伝送線路は、スルーホールによ
り、少なくとも2層目以降の配線層、あるいは接地電極
と接続されることを特徴とする請求項1ないし請求項1
1のいずれか1項に記載の高周波回路モジュール。
12. The transmission line according to claim 1, wherein the transmission line is connected to at least a second or later wiring layer or a ground electrode by a through hole.
2. The high-frequency circuit module according to claim 1.
【請求項13】 アンテナと、 前記アンテナから放射する高周波信号を増幅する電力増
幅回路モジュールとを備える携帯通信機器であって、 前記電力増幅回路モジュールは、前記請求項1ないし請
求項12のいずれか1項に記載の高周波回路モジュール
を含むことを特徴とする携帯通信機器。
13. A portable communication device comprising: an antenna; and a power amplifier circuit module for amplifying a high-frequency signal radiated from the antenna, wherein the power amplifier circuit module is any one of claims 1 to 12. A mobile communication device comprising the high-frequency circuit module according to claim 1.
JP11007146A 1999-01-14 1999-01-14 High frequency circuit module and portable communication unit Pending JP2000209006A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11007146A JP2000209006A (en) 1999-01-14 1999-01-14 High frequency circuit module and portable communication unit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11007146A JP2000209006A (en) 1999-01-14 1999-01-14 High frequency circuit module and portable communication unit

Publications (1)

Publication Number Publication Date
JP2000209006A true JP2000209006A (en) 2000-07-28

Family

ID=11657942

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11007146A Pending JP2000209006A (en) 1999-01-14 1999-01-14 High frequency circuit module and portable communication unit

Country Status (1)

Country Link
JP (1) JP2000209006A (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002290174A (en) * 2001-03-26 2002-10-04 Tdk Corp Power amplifier module
US6753604B1 (en) * 1999-09-29 2004-06-22 Renesas Technology Corp. High frequency circuit module and communication device
JP2009027630A (en) * 2007-07-23 2009-02-05 Mitsubishi Electric Corp High-frequency power amplifier
US7659618B2 (en) 2005-07-18 2010-02-09 Infineon Technologies Ag Semiconductor device for radio frequencies of more than 10 GHz and method for producing the device
KR100941694B1 (en) * 2009-08-28 2010-02-12 삼성탈레스 주식회사 Printed circuit board for transceiver module
JP2017034115A (en) * 2015-08-03 2017-02-09 三菱電機株式会社 Printed circuit board
CN117133720A (en) * 2023-10-26 2023-11-28 苏州博海创业微系统有限公司 Multilayer ceramic packaging tube shell structure and assembly

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6753604B1 (en) * 1999-09-29 2004-06-22 Renesas Technology Corp. High frequency circuit module and communication device
JP2002290174A (en) * 2001-03-26 2002-10-04 Tdk Corp Power amplifier module
US7659618B2 (en) 2005-07-18 2010-02-09 Infineon Technologies Ag Semiconductor device for radio frequencies of more than 10 GHz and method for producing the device
JP2009027630A (en) * 2007-07-23 2009-02-05 Mitsubishi Electric Corp High-frequency power amplifier
KR100941694B1 (en) * 2009-08-28 2010-02-12 삼성탈레스 주식회사 Printed circuit board for transceiver module
JP2017034115A (en) * 2015-08-03 2017-02-09 三菱電機株式会社 Printed circuit board
CN117133720A (en) * 2023-10-26 2023-11-28 苏州博海创业微系统有限公司 Multilayer ceramic packaging tube shell structure and assembly
CN117133720B (en) * 2023-10-26 2024-02-23 苏州博海创业微系统有限公司 Multilayer ceramic packaging tube shell structure and assembly

Similar Documents

Publication Publication Date Title
JP6947153B2 (en) High frequency module and communication equipment
US6456172B1 (en) Multilayered ceramic RF device
US7515879B2 (en) Radio frequency circuit module
EP0949754B1 (en) High-frequency power amplifier circuit and high-frequency power amplifier module
US6462628B2 (en) Isolator device with built-in power amplifier and embedded substrate capacitor
US6380823B1 (en) Antenna duplexer with receiving, transmitting, and antenna terminal groups separated planarly
EP1094538A2 (en) Multilayered ceramic RF device
JP2002344347A (en) Front end module
US11251829B2 (en) Radio frequency module
JP3976297B2 (en) High frequency circuit module and communication device
JP2004517583A (en) Electrical circuit module, circuit module device and use of circuit module and circuit module device
US8159315B2 (en) Substrate, communication module, and communication apparatus
JP2021145288A (en) High frequency module and communication device
JP2001326537A (en) Highly efficient amplifier, radio transmitter provided with the highly efficient amplifier and measuring instrument for evaluating the highly efficient amplifier
US11923885B2 (en) High-frequency module and communication apparatus
JP2000209006A (en) High frequency circuit module and portable communication unit
WO2011104774A1 (en) Semiconductor device
JP2000278168A (en) High frequency composite component and radio communication unit using the same
US11729903B2 (en) Radio frequency module and communication device
JP2005101893A (en) Power amplifier module
JP3884580B2 (en) Hybrid integrated circuit device and electronic device incorporating the hybrid integrated circuit device
JP2001267466A (en) Power amplifying module
US6998943B2 (en) High-frequency power amplifier
KR100519817B1 (en) Dual band cdma transceiver complex module
JP2002176337A (en) Saw duplexer