JPH04363722A - 情報処理装置 - Google Patents
情報処理装置Info
- Publication number
- JPH04363722A JPH04363722A JP3112775A JP11277591A JPH04363722A JP H04363722 A JPH04363722 A JP H04363722A JP 3112775 A JP3112775 A JP 3112775A JP 11277591 A JP11277591 A JP 11277591A JP H04363722 A JPH04363722 A JP H04363722A
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- command
- operand
- conditional
- selection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims description 22
- 230000010365 information processing Effects 0.000 claims description 11
- 101100534231 Xenopus laevis src-b gene Proteins 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 9
- 230000002542 deteriorative effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Landscapes
- Executing Machine-Instructions (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
［発明の目的］
【０００２】
【産業上の利用分野】この発明は、条件代入操作を含む
条件演算操作を１ステップで実行する命令を有する情報
処理装置に関する。
条件演算操作を１ステップで実行する命令を有する情報
処理装置に関する。
【０００３】
【従来の技術】近年、プロセッサの高速化の要求にとも
なって、多くのプロセッサに高速化技法の１つであるパ
イプライン処理が採用されている。
なって、多くのプロセッサに高速化技法の１つであるパ
イプライン処理が採用されている。
【０００４】しかしながら、このパイプライン処理にお
いて、分岐命令、特に条件付分岐命令はパイプラインの
流れを乱す原因となり、処理速度を悪化させている。し
たがって、パイプライン処理を行なうプロセッサにあっ
ては、実行速度の向上方法の１つとして、プログラムに
分岐命令の出現頻度を減少させる方法がある。
いて、分岐命令、特に条件付分岐命令はパイプラインの
流れを乱す原因となり、処理速度を悪化させている。し
たがって、パイプライン処理を行なうプロセッサにあっ
ては、実行速度の向上方法の１つとして、プログラムに
分岐命令の出現頻度を減少させる方法がある。
【０００５】そこで、分岐命令を含む一連の操作処理の
中で頻繁に使用される操作処理として、図５乃至図７に
示すようなアセンブラで記述された命令列で構成される
単純な操作処理がある。
中で頻繁に使用される操作処理として、図５乃至図７に
示すようなアセンブラで記述された命令列で構成される
単純な操作処理がある。
【０００６】図５に示すアセンブラプログラムは、条件
代入操作を実行するものであり、このプログラムより前
に実行された命令の実行結果を保持したフラグと、命令
Ｂｃｃに設定された条件ｃｃの成立／不成立によって２
つのソースオペランド（ ｓｒｃ１、 ｓｒｃ２）のい
ずれか一方を選択し、選択されたソースオペランドをデ
スティネーションオペランド（ｄｅｓｔ ）に代入する
ものである。
代入操作を実行するものであり、このプログラムより前
に実行された命令の実行結果を保持したフラグと、命令
Ｂｃｃに設定された条件ｃｃの成立／不成立によって２
つのソースオペランド（ ｓｒｃ１、 ｓｒｃ２）のい
ずれか一方を選択し、選択されたソースオペランドをデ
スティネーションオペランド（ｄｅｓｔ ）に代入する
ものである。
【０００７】図６に示すアセンブラプログラムは、この
プログラムより前に実行された命令の実行結果を保持し
たフラグと、命令Ｂｃｃに設定された条件ｃｃの成立／
不成立によって２つのデスティネーションオペランド（
ｄｅｓｔ１、ｄｅｓｔ２）のいずれか一方を選択し、ソ
ースオペランド（ｓｒｃ） を選択されたデスティネー
ションオペランドに代入するものである。
プログラムより前に実行された命令の実行結果を保持し
たフラグと、命令Ｂｃｃに設定された条件ｃｃの成立／
不成立によって２つのデスティネーションオペランド（
ｄｅｓｔ１、ｄｅｓｔ２）のいずれか一方を選択し、ソ
ースオペランド（ｓｒｃ） を選択されたデスティネー
ションオペランドに代入するものである。
【０００８】図７に示すアセンブラプログラムは、この
プログラムより前に実行された命令の実行結果を保持し
たフラグと、命令Ｂｃｃに設定された条件ｃｃの成立／
不成立によってソースオペランド（ｓｒｃ） をデステ
ィネーションオペランド（ｄｅｓｔ ）に代入するか否
を行なうものである。
プログラムより前に実行された命令の実行結果を保持し
たフラグと、命令Ｂｃｃに設定された条件ｃｃの成立／
不成立によってソースオペランド（ｓｒｃ） をデステ
ィネーションオペランド（ｄｅｓｔ ）に代入するか否
を行なうものである。
【０００９】なお、図５乃至図７において、Ｂｃｃは、
条件付分岐命令で、ｃｃには条件を記載するｂｒａ は
、無条件分岐命令 ｍｏｖ は、代入（転送）命令 Ｌ０，Ｌ１は、分岐のラベルである。
条件付分岐命令で、ｃｃには条件を記載するｂｒａ は
、無条件分岐命令 ｍｏｖ は、代入（転送）命令 Ｌ０，Ｌ１は、分岐のラベルである。
【００１０】上記した操作処理は、単純な操作であるに
もかかわらず、図５及び図６に示した処理では、分岐命
令を含む４つの命令ステップを必要とし、かつ少なくと
も１回の分岐動作を行なわなければならなかった。また
、図７に示す処理でも２つの命令ステップを必要として
いた。
もかかわらず、図５及び図６に示した処理では、分岐命
令を含む４つの命令ステップを必要とし、かつ少なくと
も１回の分岐動作を行なわなければならなかった。また
、図７に示す処理でも２つの命令ステップを必要として
いた。
【００１１】
【発明が解決しようとする課題】以上説明したように、
従来のプログラムの中にあっては、単純な操作処理であ
りながら、多くの命令ステップを要し、かつ分岐命令を
含む操作処理が多く存在していた。このため、分岐処理
によるパイプラインの流れの乱れや命令ステップ数の増
加によって、実行処理速度の低下を招いていた。
従来のプログラムの中にあっては、単純な操作処理であ
りながら、多くの命令ステップを要し、かつ分岐命令を
含む操作処理が多く存在していた。このため、分岐処理
によるパイプラインの流れの乱れや命令ステップ数の増
加によって、実行処理速度の低下を招いていた。
【００１２】そこで、この発明は、上記に鑑みてなされ
たものであり、その目的とするところは、条件代入及び
条件演算の操作処理を分岐命令を含まない１命令で実行
し、プログラム中における分岐命令の出現頻度の減少及
び命令数の削減を図り、処理速度の向上を達成し得る情
報処理装置を提供することにある。
たものであり、その目的とするところは、条件代入及び
条件演算の操作処理を分岐命令を含まない１命令で実行
し、プログラム中における分岐命令の出現頻度の減少及
び命令数の削減を図り、処理速度の向上を達成し得る情
報処理装置を提供することにある。
【００１３】
［発明の構成］
【００１４】
【課題を解決するための手段】上記目的を達成するため
、この発明は、命令の実行結果を保持する保持手段と、
命令フォーマット中に指定された選択条件の成立／不成
立を前記保持手段に保持された内容に基づいて判別する
判別手段と、前記判別手段による判別結果に基づいて複
数のオペランドの中から択一的にオペランドを選択する
選択手段と、前記判別手段及び選択手段を順次機能させ
る１つの命令とから構成される。
、この発明は、命令の実行結果を保持する保持手段と、
命令フォーマット中に指定された選択条件の成立／不成
立を前記保持手段に保持された内容に基づいて判別する
判別手段と、前記判別手段による判別結果に基づいて複
数のオペランドの中から択一的にオペランドを選択する
選択手段と、前記判別手段及び選択手段を順次機能させ
る１つの命令とから構成される。
【００１５】
【作用】上記構成において、この発明は、選択条件の成
立／不成立を判別し、判別結果に基づいてオペランドを
択一的に選択する操作処理を１つの命令の実行によって
行なうようにしている。
立／不成立を判別し、判別結果に基づいてオペランドを
択一的に選択する操作処理を１つの命令の実行によって
行なうようにしている。
【００１６】
【実施例】以下、図面を用いてこの発明の実施例を説明
する。
する。
【００１７】図１はこの発明の一実施例に係わる情報処
理装置の要部構成を示す図であり、図２乃至図４は図１
に示す情報処理装置が有する命令のフォーマットを示す
図である。この実施例は、条件付きの代入（転送）操作
処理を１つの命令で実行するようにしたものである。
理装置の要部構成を示す図であり、図２乃至図４は図１
に示す情報処理装置が有する命令のフォーマットを示す
図である。この実施例は、条件付きの代入（転送）操作
処理を１つの命令で実行するようにしたものである。
【００１８】まず、この実施例におけるプロセッサの構
成を説明する前に、図２乃至図４の命令記述を参照して
この実施例の特徴となる命令について説明する。なお、
図２乃至図４において、図５乃至図７と同一の記述は同
一の内容を示すものであり、その説明は省略する。
成を説明する前に、図２乃至図４の命令記述を参照して
この実施例の特徴となる命令について説明する。なお、
図２乃至図４において、図５乃至図７と同一の記述は同
一の内容を示すものであり、その説明は省略する。
【００１９】図２に示す命令は、ソースオペランドを選
択し、選択したソースオペランドをデイティネーション
オペランドに代入する命令である。すなわち、図２に示
す命令の操作処理は、条件ｃｃが成立した場合にはソー
ス ｓｒｃ１が選択され、選択されたソース ｓｒｃ１
がソースオペランドとして使用され、このソースオペラ
ンドがデスティネーションｄｅｓｔに代入（転送）され
、一方、条件ｃｃが成立しなかった場合にはソース ｓ
ｒｃ２が選択され、選択されたソース ｓｒｃ２がソー
スオペランドとして使用され、このソースオペランドが
デスティネーションｄｅｓｔに代入される操作処理であ
る。なお、図２及び図３乃至図４において、「ｃｃ」は
ソースオペランドあるいはデスティネーションオペラン
ドの選択条件を指定する記述であり、「／ｓ」はソース
オペランドの選択を示す記述であり、「／ｄ」はデステ
ィネーションオペランドの選択を示す記述である。
択し、選択したソースオペランドをデイティネーション
オペランドに代入する命令である。すなわち、図２に示
す命令の操作処理は、条件ｃｃが成立した場合にはソー
ス ｓｒｃ１が選択され、選択されたソース ｓｒｃ１
がソースオペランドとして使用され、このソースオペラ
ンドがデスティネーションｄｅｓｔに代入（転送）され
、一方、条件ｃｃが成立しなかった場合にはソース ｓ
ｒｃ２が選択され、選択されたソース ｓｒｃ２がソー
スオペランドとして使用され、このソースオペランドが
デスティネーションｄｅｓｔに代入される操作処理であ
る。なお、図２及び図３乃至図４において、「ｃｃ」は
ソースオペランドあるいはデスティネーションオペラン
ドの選択条件を指定する記述であり、「／ｓ」はソース
オペランドの選択を示す記述であり、「／ｄ」はデステ
ィネーションオペランドの選択を示す記述である。
【００２０】図３に示す命令は、デスティネーションオ
ペランドを選択し、選択したデスティネーションオペラ
ンドにソースオペランドを代入する命令である。すなわ
ち、図２に示す命令の操作処理とは、条件ｃｃが成立し
た場合にはデスティネーションｄｅｓｔ１が選択され、
選択されたデスティネーションｄｅｓｔ１がデスティネ
ーションオペランドとして使用され、このデスティネー
ションｄｅｓｔ１にソースｓｒｃ のソースオペランド
が代入され、一方、条件ｃｃが成立しなかった場合には
デスティネーションｄｅｓｔ２が選択され、選択された
デスティネーションｄｅｓｔ２がデスティネーションオ
ペランドとして使用され、このデスティネーションｄｅ
ｓｔ２にソースｓｒｃ１のソースオペランドが代入され
る操作処理である。
ペランドを選択し、選択したデスティネーションオペラ
ンドにソースオペランドを代入する命令である。すなわ
ち、図２に示す命令の操作処理とは、条件ｃｃが成立し
た場合にはデスティネーションｄｅｓｔ１が選択され、
選択されたデスティネーションｄｅｓｔ１がデスティネ
ーションオペランドとして使用され、このデスティネー
ションｄｅｓｔ１にソースｓｒｃ のソースオペランド
が代入され、一方、条件ｃｃが成立しなかった場合には
デスティネーションｄｅｓｔ２が選択され、選択された
デスティネーションｄｅｓｔ２がデスティネーションオ
ペランドとして使用され、このデスティネーションｄｅ
ｓｔ２にソースｓｒｃ１のソースオペランドが代入され
る操作処理である。
【００２１】図４に示す命令は、ソースオペランドをデ
スティネーションオペランドに代入するか否かを行なう
命令である。すなわち、図４に示す命令の操作処理は、
条件ｃｃが成立した場合にはソースｓｒｃ のソースオ
ペランドをデスティネーションオペランドとなるデステ
ィネーションｄｅｓｔに代入するものである。
スティネーションオペランドに代入するか否かを行なう
命令である。すなわち、図４に示す命令の操作処理は、
条件ｃｃが成立した場合にはソースｓｒｃ のソースオ
ペランドをデスティネーションオペランドとなるデステ
ィネーションｄｅｓｔに代入するものである。
【００２２】上記した命令の操作処理を、上記したよう
に１つの命令によって実現する方法は、マイクロプログ
ラム制御あるいはランダムロジック回路による方法があ
るが、この実施例では、情報処理装置の演算処理部を図
１に示すように構成して実現している。
に１つの命令によって実現する方法は、マイクロプログ
ラム制御あるいはランダムロジック回路による方法があ
るが、この実施例では、情報処理装置の演算処理部を図
１に示すように構成して実現している。
【００２３】図１において、演算処理部は、ＡＬＵ（算
術論理演算ユニット）１に制御信号１によって選択制御
するセレクタ２を介して２つのソースｓｒｃ１，ｓｒｃ
２が接続されているとともに、制御信号２によって選択
制御するセレクタ３を介して２つのデスティネーション
ｄｅｓｔ１，ｄｅｓｔ２が接続されて構成されている。
術論理演算ユニット）１に制御信号１によって選択制御
するセレクタ２を介して２つのソースｓｒｃ１，ｓｒｃ
２が接続されているとともに、制御信号２によって選択
制御するセレクタ３を介して２つのデスティネーション
ｄｅｓｔ１，ｄｅｓｔ２が接続されて構成されている。
【００２４】このような構成において、図２乃至図４に
示した命令に記述される条件ｃｃにしたがって、プロセ
ッサの特定の状態を示す情報となるフラグ信号から制御
信号１，２が生成される。すなわち、条件ｃｃの成立／
不成立の判定がフラグ信号に基づいて行なわれ、成立／
不成立の判定結果に対応して制御信号１，２が生成され
る。
示した命令に記述される条件ｃｃにしたがって、プロセ
ッサの特定の状態を示す情報となるフラグ信号から制御
信号１，２が生成される。すなわち、条件ｃｃの成立／
不成立の判定がフラグ信号に基づいて行なわれ、成立／
不成立の判定結果に対応して制御信号１，２が生成され
る。
【００２５】例えば、図２に示す命令が実行されて、条
件ｃｃが成立した場合には、セレクタ２がソースｓｒｃ
１を選択するように制御信号１が生成される。
件ｃｃが成立した場合には、セレクタ２がソースｓｒｃ
１を選択するように制御信号１が生成される。
【００２６】このように、命令中の条件ｃｃの成立／不
成立に基づいて生成される制御信号１，２により制御さ
れるセレクタによってソースｓｒｃ 、デスティネーシ
ョンｄｅｓｔを選択し、ソースオペランドをデスティネ
ーションオペランドに代入するようにしているので、図
２乃至図４に示した操作処理を、分岐命令を含むことな
く１つの命令で実行することが可能となる。
成立に基づいて生成される制御信号１，２により制御さ
れるセレクタによってソースｓｒｃ 、デスティネーシ
ョンｄｅｓｔを選択し、ソースオペランドをデスティネ
ーションオペランドに代入するようにしているので、図
２乃至図４に示した操作処理を、分岐命令を含むことな
く１つの命令で実行することが可能となる。
【００２７】したがって、従来複数の命令ステップを必
要としていた操作処理を、１つの命令ステップで実行す
ることができるため、実行速度が向上する。また、分岐
命令を含む操作処理を低減することができるので、パイ
プラインの乱れが抑制され、処理速度の低下が抑制され
る。
要としていた操作処理を、１つの命令ステップで実行す
ることができるため、実行速度が向上する。また、分岐
命令を含む操作処理を低減することができるので、パイ
プラインの乱れが抑制され、処理速度の低下が抑制され
る。
【００２８】なお、この発明は、上記実施例に限定され
るものではなく、代入命令の他に例えば算術演算や論理
演算等の演算命令に適用しても良い。また、命令フォー
マットにおける記述方式は、図２乃至図４に示したもの
に規定されるものではない。さらに、ソースｓｒｃ 、
デスティネーションｄｅｓｔのアドレッシングモードは
、レジスタやメモリ、レジスタ間接指定等が用いられ、
特に制限されるものではない。
るものではなく、代入命令の他に例えば算術演算や論理
演算等の演算命令に適用しても良い。また、命令フォー
マットにおける記述方式は、図２乃至図４に示したもの
に規定されるものではない。さらに、ソースｓｒｃ 、
デスティネーションｄｅｓｔのアドレッシングモードは
、レジスタやメモリ、レジスタ間接指定等が用いられ、
特に制限されるものではない。
【００２９】
【発明の効果】以上説明したように、この発明によれば
、１つの命令により条件代入操作を含む条件演算操作を
実行するようにしたので、命令数の削減及び条件分岐命
令の低減を達成することができ、これにより、情報処理
装置における処理速度の向上を図ることができるように
なる。
、１つの命令により条件代入操作を含む条件演算操作を
実行するようにしたので、命令数の削減及び条件分岐命
令の低減を達成することができ、これにより、情報処理
装置における処理速度の向上を図ることができるように
なる。
【図１】この発明の一実施例に係わる情報処理装置の要
部構成を示す図である。
部構成を示す図である。
【図２】図１に示す装置で実行される命令のフォーマッ
トを示す図である。
トを示す図である。
【図３】図１に示す装置で実行される命令のフォーマッ
トを示す図である。
トを示す図である。
【図４】図１に示す装置で実行される命令のフォーマッ
トを示す図である。
トを示す図である。
【図５】従来の情報処理装置で用いられる条件代入の操
作を実行する一連の命令列を示す図である。
作を実行する一連の命令列を示す図である。
【図６】従来の情報処理装置で用いられる条件代入の操
作を実行する一連の命令列を示す図である。
作を実行する一連の命令列を示す図である。
【図７】従来の情報処理装置で用いられる条件代入の操
作を実行する一連の命令列を示す図である。
作を実行する一連の命令列を示す図である。
１…ＡＬＵ
２，３…セレクタ
ｓｒｃ１， ２…ソースオペランド
Claims (1)
- 【請求項１】 命令の実行結果を保持する保持手段と
、命令フォーマット中に指定された選択条件の成立／不
成立を前記保持手段に保持された内容に基づいて判別す
る判別手段と、前記判別手段による判別結果に基づいて
複数のオペランドの中から択一的にオペランドを選択す
る選択手段と、前記判別手段及び選択手段を順次機能さ
せる１つの命令とを有することを特徴とする情報処理装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3112775A JPH04363722A (ja) | 1991-05-17 | 1991-05-17 | 情報処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3112775A JPH04363722A (ja) | 1991-05-17 | 1991-05-17 | 情報処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04363722A true JPH04363722A (ja) | 1992-12-16 |
Family
ID=14595192
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3112775A Pending JPH04363722A (ja) | 1991-05-17 | 1991-05-17 | 情報処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04363722A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2484654A (en) * | 2010-10-12 | 2012-04-25 | Advanced Risc Mach Ltd | Apparatus and method of performing a conditional select operation |
-
1991
- 1991-05-17 JP JP3112775A patent/JPH04363722A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2484654A (en) * | 2010-10-12 | 2012-04-25 | Advanced Risc Mach Ltd | Apparatus and method of performing a conditional select operation |
| GB2484654B (en) * | 2010-10-12 | 2013-10-09 | Advanced Risc Mach Ltd | Conditional selection of data elements |
| US9753724B2 (en) | 2010-10-12 | 2017-09-05 | Arm Limited | Conditional selection of data elements |
| US9983872B2 (en) | 2010-10-12 | 2018-05-29 | Arm Limited | Conditional selection of data elements |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20080133890A1 (en) | Dynamic recalculation of resource vector at issue queue for steering of dependent instructions | |
| US20110225397A1 (en) | Mapping between registers used by multiple instruction sets | |
| US6269440B1 (en) | Accelerating vector processing using plural sequencers to process multiple loop iterations simultaneously | |
| US4807113A (en) | Microprogrammed control data processing apparatus in which operand source and/or operand destination is determined independent of microprogram control | |
| JPS6217252B2 (ja) | ||
| US7228401B2 (en) | Interfacing a processor to a coprocessor in which the processor selectively broadcasts to or selectively alters an execution mode of the coprocessor | |
| CA1267230A (en) | Selective operation of processing elements in a single instruction, multiple stream (simd) computer system | |
| US7788472B2 (en) | Instruction encoding within a data processing apparatus having multiple instruction sets | |
| EP0378415A2 (en) | Multiple instruction dispatch mechanism | |
| US6026486A (en) | General purpose processor having a variable bitwidth | |
| JP2004529405A (ja) | 依存性を決定するためのコンテンツ・アドレス指定可能メモリを実装したスーパースケーラ・プロセッサ | |
| JPH04245324A (ja) | 演算装置 | |
| JPH04363722A (ja) | 情報処理装置 | |
| JPH0461390B2 (ja) | ||
| KR100278136B1 (ko) | 데이타처리장치 및 데이타처리방법 | |
| US6842852B1 (en) | System and method for controlling conditional branching utilizing a control instruction having a reduced word length | |
| JPH08305563A (ja) | データ処理装置 | |
| JP3601758B2 (ja) | 情報処理装置及びその処理方法 | |
| JPS60250438A (ja) | 情報処理装置 | |
| JPS6116334A (ja) | デ−タ処理装置 | |
| JPS61143849A (ja) | プロセツサ | |
| JPH05241825A (ja) | マイクロプロセッサ | |
| JPH0644066A (ja) | 情報処理装置 | |
| JPS61235946A (ja) | デ−タ処理装置 | |
| JPH02184922A (ja) | プログラムカウンタ |