JPH04361412A - 利得制御機能付き増幅装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は高利得、広帯域の高周波
受信装置に使用される利得制御機能付きの増幅装置に関
するものである。

【０００２】

【従来の技術】従来の高周波受信機初段増幅部は図５に
示すように構成されている。受信アンテナ２００　によ
り受信された高周波信号は、同調回路２０１　とＰＩＮ
ダイオードを使用したダイオードスイッチからなる利得
制御回路１８０　を介して電界効果トランジスタ〔以下
、ＦＥＴと称す〕を使用した高周波増幅器１８２　に入
力され、高周波増幅器１８２　の出力信号は、ＰＩＮダ
イオードを使用したダイオードスイッチからなる利得制
御回路１８１　と同調回路２０２　を介して高周波信号
出力端子１７１から後段のミキサ回路に送られる。

【０００３】利得制御回路１８０　，１８１　の減衰量
は利得制御用電源１５１　，１５２　によって制御され
る。同調回路２０１　，２０２　では希望信号を選択す
ると同時にインピーダンス整合を行っており、利得制御
回路１８０　，１８１　と高周波増幅器１８２　により
最適信号レベルにまで増幅されている。

【０００４】このとき、高周波増幅器１８２　の利得は
最大利得を保ち、雑音指数と歪特性を最適化するように
、利得制御回路１８０　と１８１　の減衰量を調整する
。具体的には、アンテナ入力信号レベルが非常に弱い時
には利得制御量はゼロであり、受信機は最大利得を示す
。

【０００５】入力信号レベルが高周波増幅器１８２　の
入力ダイナミックレンジに達するまでは、後段の利得制
御回路１８１　により減衰を行う。入力信号レベルが高
周波増幅器１８２　の入力ダイナミックレンジを越える
ときには、利得制御回路１８０　，１８１　を同時に動
作させて減衰を行なう。

【０００６】なお、利得を制御するには、利得制御用電
源１５１　，１５２　を制御し、利得制御回路１８０　
，１８１　の入出力インピーダンスを常に伝送線路の入
出力インピーダンスである５０Ωに整合させながら行な
う。高周波増幅器１８２　の利得を最大利得の状態での
み使用するのは、ＦＥＴのゲートバイアスを変化させて
利得を制御するとＦＥＴの入出力インピーダンスが変化
するためである。従来の利得制御回路１８０　，１８１
　と高周波増幅器１８２　の具体的な構成を図６に示す
。

【０００７】利得制御回路１８０　はＰＩＮダイオード
１１０　，１１１　などで構成され、高周波増幅器１８
２　はＦＥＴ１０１　、利得制御回路１８１　はＰＩＮ
ダイオード１１２　，１１３　などで構成されている。

【０００８】ＦＥＴ１０１　のゲート電極には、高周波
信号入力端子１７０　からコンデンサ１２０　とＰＩＮ
ダイオード１１０　とコンデンサ１２２　を介して被増
幅信号が印加されており、ソース電極は抵抗器１３８　
とコンデンサ１２６　の並列回路を介して接地１６０　
に接続されている。ＦＥＴ１０１　のゲート電極と接地
１６０　の間には抵抗器１３７　が接続されている。Ｆ
ＥＴ１０１　のソース電極にはチョークコイル１４０　
を介して増幅器用電源１５０　から電源電圧が印加され
ている。

【０００９】ＦＥＴ１０１　で増幅された信号は、コン
デンサ１２３　とＰＩＮダイオード１１２　とコンデン
サ１２４　を介して高周波信号出力端子１７１　に出力
される。ＰＩＮダイオード１１０　のアノードは抵抗器
１３１　を介して接地され、ＰＩＮダイオード１１２　
アノードは抵抗器１３２　介して接地されている。ＰＩ
Ｎダイオード１１０，１１２　のカソードは抵抗器１３
５　，１３７　を介して利得制御用電源１５１　に接続
されている。

【００１０】高周波信号入力端子１７０　はコンデンサ
１２１　とＰＩＮダイオード１１１　と抵抗器１３０　
を介して接地され、高周波信号出力端子１７１　はコン
デンサ１２５　とＰＩＮダイオード１１３　と抵抗器１
３３　を介して接地されており、ＰＩＮダイオード１１
１　，１１３　のカソードは抵抗器１３４　，１３６　
を介して利得制御用電源１５２　に接続されている。

【００１１】利得制御量が最小のときには、利得制御用
電源１５１　をマイナス電位にしてＰＩＮダイオード１
１０　，１１２　に順方向電流を流してＰＩＮダイオー
ド１１０　，１１２　の内部抵抗を最小にするとともに
、利得制御用電源１５２　をプラス電位にしてＰＩＮダ
イオード１１１　，１１３　をピンチオフ状態にして信
号の損失を抑えている。このとき、ＦＥＴ１０１　の入
力インピーダンスが高いため、インピーダンス整合用と
して、５０Ωの抵抗器１３１　，１３２　を挿入してい
る。

【００１２】利得制御量が最大のときには、利得制御用
電源１５１　をプラス電位にしてＰＩＮダイオー１１０
　，１１２　をピンチオフ状態にして、ダイオード１１
０　，１１２　の内部抵抗を最大にするとともに、利得
制御用電源１５２　をマイナス電位にしてＰＩＮダイオ
ード１１１　，１１３　に順方向電流を流してＰＩＮダ
イオード１１１　，１１３　の内部抵抗を最小にする。 このとき、高周波信号入力端子１７０　，高周波信号出
力端子１７１　からの入出力インピーダンスは抵抗器１
３０，１３１　の値である５０Ωにほぼ等しくなり、特
性インピーダンスと整合される。

【００１３】利得制御量が最大値と最小値の中間の値の
ときは、利得制御用電源１５１　，１５２の電位を調整
して利得制御量と入出力インピーダンスを整合する。

【００１４】

【発明が解決しようとする課題】このような従来の構成
では、下記の１〜４の問題点を有している。 １．利得制御回路１８０　，１８１　にＰＩＮダイオー
ド１１０　〜１１３　を用いるため、半導体基板の上に
集積化することが困難である。

【００１５】２．同調回路２０１　，２０２　を用いて
いるため、入力損失が増え雑音指数が劣化する。 ３．ＦＥＴ１０１　のドレイン−ゲート間の帰還容量に
より、高周波増幅器１８２　の高周波特性が劣化する。

【００１６】４．部品点数が多く、回路の小型化が困難
である。本発明は半導体基板の上に集積化することがで
き、周波数特性を改善することができる利得制御機能付
き増幅装置を提供することを目的とする。

【００１７】

【課題を解決するための手段】請求項１に記載の利得制
御機能付き増幅装置は、第１のトランジスタのゲート電
極に利得制御用直流バイアス電圧を印加し、第１のトラ
ンジスタのゲート電極に入力した被増幅信号を第１のト
ランジスタのドレインから取り出すとともに、第１のト
ランジスタのゲート電極に第２のトランジスタのドレイ
ン電極を接続し、第２のトランジスタのソース電極を接
地し、第１のトランジスタのドレイン電極に第３のトラ
ンジスタのドレイン電極を接続し、第３のトランジスタ
のソース電極を接地し、第２のトランジスタのゲート電
極と第３のトランジスタのゲート電極の電位を、第１の
トランジスタのゲート電位に所定の相関を持たせて変化
させることを特徴とする。

【００１８】請求項２に記載の利得制御機能付き増幅装
置は、請求項１において、第１のトランジスタのドレイ
ン電極と第１のトランジスタのゲート電極の間に、帰還
回路を接続したことを特徴とする。

【００１９】請求項３に記載の利得制御機能付き増幅装
置は、ドレイン電極とソース電極の間に第１のゲート電
極と第２のゲート電極を有するデュアルゲート型の第１
のトランジスタの第１のゲート電極に被増幅信号を入力
し、第２のゲート電極に利得制御用直流バイアス電圧を
印加し、ドレインから増幅信号を取り出すとともに、第
１のトランジスタの第１のゲート電極に第２のトランジ
スタのドレイン電極を接続し、第２のトランジスタのソ
ース電極を接地し、第１のトランジスタのドレイン電極
に第３のトランジスタのドレイン電極を接続し、第３の
トランジスタのソース電極を接地し、第２のトランジス
タのゲート電極と第３のトランジスタのゲート電極の電
位を、第１のトランジスタの第２のゲート電極の電位に
所定の相関を持たせて変化させることを特徴とする。

【００２０】請求項４に記載の利得制御機能付き増幅装
置は、請求項３において、第１のトランジスタのドレイ
ン電極と第１のトランジスタの第１ゲート電極間に、帰
還回路を接続したことを特徴とする。

【００２１】

【作用】請求項１の構成によると、第１のトランジスタ
のゲート電位を変化させて利得制御を行ない、第２、第
３のトランジスタのゲート電位を変化させて入出力イン
ピーダンスを整合させることができるため、ＰＩＮダイ
オードが不要になり、回路全体を半導体基板の上に集積
化することができる。

【００２２】請求項２の構成によると、第１のトランジ
スタのドレイン電極とゲート電極の間に、帰還回路を接
続したため、増幅器を広帯域化できる。これにより入出
力整合回路が不要になるため入力損失を低減できると同
時に、回路全体を半導体基板の上に集積化することがで
きる。

【００２３】請求項３の構成によると、第１のトランジ
スタにデュアルゲート型トランジスタを用い、第２のゲ
ート電極を高周波的に接地することにより、出力から入
力への帰還量を少なくし、周波数特性を改善することが
できる。これにより高周波増幅回路の周波数特性を改善
することができ、同時に回路全体を半導体基板の上に集
積化することができる。

【００２４】請求項４の構成によると、デュアルゲート
型トランジスタの第２のゲート電極を高周波的に接地す
ることにより、周波数特性を改善し、かつドレイン電極
と第１ゲート電極間に帰還回路を接続することにより広
帯域化し、入出力整合回路を不要にして入力損失を低減
することができる。これにより入出力整合回路が不要に
なるため入力損失を低減でき、高周波増幅回路の周波数
特性を改善することができ、回路全体を半導体基板の上
に集積化することができる。

【００２５】

【実施例】以下、本発明の各実施例を図１〜図４に基づ
いて説明する。なお、従来例を示す図５，図６と同様の
作用をなすものには同一の符号を付けて説明する。

【００２６】図１は請求項１に記載の利得制御機能付き
増幅装置を示す。高周波増幅器１８２　は、ＧａＡｓ電
界効果トランジスタ１０１　で構成され、この高周波増
幅器１８２　の入力側と出力側にはＧａＡｓ電界効果ト
ランジスタ１０２　，１０３で構成されるインピーダン
ス制御回路１９０，１９１　が設けられている。

【００２７】以下の説明ではトランジスタ１０１　を第
１のトランジスタ、トランジスタ１０２　，１０３　を
第２，第３のトランジスタとして説明する。第１のトラ
ンジスタ１０１　のゲート電極には抵抗器１３９を介し
て利得制御用電源１５５　から利得制御用直流バイアス
電圧が印加されており、第１のトランジスタのゲート電
極には高周波信号入力端子１７０　からコンデンサ１２
０　を介して被増幅信号に印加されている。第１のトラ
ンジスタ１０１　のソース電極は抵抗器１３８　とコン
デンサ１２６　の並列回路を介して接地１６０　に接続
され、第１のトランジスタ１０１　のソース電極には増
幅器用電源１５０　からチョークコイル１４０　を介し
て電源電圧が印加されている。

【００２８】第１のトランジスタ１０１　のゲート電極
は、コンデンサ１２１　と抵抗器１３５　を介して接地
されており、抵抗器１３５　には第２のトランジスタ１
０２　のドレイン電極−ソース電極が並列接続されてい
る。

【００２９】第１のトランジスタ１０１　のドレイン電
極は、コンデンサ１２５　と抵抗器１３７　を介して接
地されており、抵抗器１３７　には第３のトランジスタ
１０３　のドレイン電極−ソース電極が並列接続されて
いる。

【００３０】第２，第３のトランジスタ１０２　，１０
３　のゲート電極には、抵抗器１３４　，１３６　を介
してインピーダンス制御用電源１５４　に接続されてい
る。周波数　１００ＭＨｚ〜　８００ＭＨｚの帯域で使
用される場合に第１のトランジスタ１０１　には、ゲー
ト幅　８００μｍのものが使用され、第２，第３のトラ
ンジスタ１０２，１０３　のゲート幅　２００μｍのも
のが使用される。第１〜第３のトランジスタ１０１〜１
０３　のゲート長は　１．０μｍ、しきい値は“−０．
４　Ｖ”である。

【００３１】利得制御量が最小の場合には、利得制御用
電源１５５　を“０Ｖ”にして第１のトランジスタ１０
１　の利得を最大にするとともに、インピーダンス制御
用電源１５４　を“−０．５　Ｖ”にして第２，第３の
トランジスタ１０２　，１０３　をピンチオフ状態にし
、信号の損失を抑えている。

【００３２】利得制御量が最大の場合には、利得制御用
電源１５５　を“−０．５　Ｖ”にして第１のトランジ
スタ１０１　をピンチオフ状態にするとともに、インピ
ーダンス制御用電源１５４　を“０Ｖ”にして第２，第
３のトランジスタ１０２　，１０３　の内部抵抗を最小
にし、信号を接地へと逃がしている。

【００３３】利得制御量が最大値と最小値の中間の値の
場合には、利得制御用電源１５５　の電位とインピーダ
ンス制御用電源１５４　の電位を調整して利得制御量と
入出力インピーダンスを整合する。

【００３４】この実施例では、最大利得１５ｄＢ、最小
雑音指数　１．５ｄＢ、最大利得制御量２０ｄＢ、電圧
定在波比（以後、ＶＳＷＲと呼ぶ）２．０　以下、利得
の帯域内偏差１．５ｄＢ以下の特性が得られた。

【００３５】図２は請求項２に記載の利得制御機能付き
増幅装置を示し、図１に示した実施例における第１のト
ランジスタ１０１　のドレイン電極とゲート電極の間に
、抵抗器２１０　とコンデンサ２２０　により構成され
る帰還回路１９３　が追加されている点だけが異なって
いる。

【００３６】この構成によると、利得制御量が最小の場
合の高周波増幅器の入出力インピーダンスを全帯域にお
いてほぼ５０Ωにすることができ、広帯域動作が可能と
なるため、高周波受信機初段増幅部を構成する場合には
、図５に見られる同調回路２１０，２０２　を省略する
ことができる。

【００３７】なお、利得制御を行なうときは利得制御用
電源１５５　およびインピーダンス制御用電源１５４　
の電位を調整して利得制御量と入出力インピーダンスを
整合する。この実施例では、最大利得１０ｄＢ、最小雑
音指数　２．０ｄＢ、最大利得制御量１５ｄＢ、ＶＳＷ
Ｒ１．８　以下、利得の帯域内偏差　１．０ｄＢ以下の
特性が、周波数　１００ＭＨｚ〜　８００ＭＨｚにおい
て得られた。

【００３８】図３は請求項３に記載の利得制御機能付き
増幅装置を示し、上記各実施例の第１のトランジスタ１
０１　としてデュアルゲート型のＧａＡｓトランジスタ
３０１　を使用している点が異なっている。

【００３９】具体的には、トランジスタ３０１　の第１
のゲート電極Ｇ１を抵抗器３１０　で接地するとともに
、この第１のゲート電極Ｇ１と接地１６０　の間にイン
ピーダンス制御回路１９０　を介装する。トランジスタ
３０１　の第２のゲート電極Ｇ２はコンデンサ３２０で
高周波的に接地するとともに、抵抗器１３９　を介して
利得制御用電源１５５　に接続されている。

【００４０】この構成によると、出力から入力への帰還
量を下げ、周波数特性を改善することができる。また、
トランジスタ３０１　の第２ゲート電極の電位を制御す
ることにより利得を制御できるため、トランジスタ３０
１　の自身の入力インピーダンスの変化が上記の各実施
例に比べて小さいという利点がある。

【００４１】この図３に示した実施例では、利得制御を
行なうときは、第１の実施例と同様に利得制御用電源１
５５　およびインピーダンス制御用電源１５４　の電位
を調整して利得制御量と入出力インピーダンスを整合し
、最大利得１２ｄＢ、最小雑音指数　２．５ｄＢ、最大
利得制御量２５ｄＢ、ＶＳＷＲ１．８　以下、利得の帯
域内偏差　０．５ｄＢ以下の特性が得られた。

【００４２】図４は請求項４に記載の利得制御機能付き
増幅装置を示し、図３に示した実施例のトランジスタ３
０１　のドレイン電極と第１のゲート電極Ｇ１の間に、
抵抗器４１０　とコンデンサ４２０　により構成される
帰還回路１９４　が追加されている点だけが異なってい
る。

【００４３】この構成によると、利得制御量が最小の場
合の高周波増幅器の入出力インピーダンスを全帯域にお
いてほぼ５０Ωにすることができ、広帯域動作が可能と
なるため、高周波受信機初段増幅部を構成する場合には
、図５に見られる同調回路２１０，２０２　を省略する
ことができる。

【００４４】なお、利得制御を行なうときは利得制御用
電源１５５　およびインピーダンス制御用電源１５４　
の電位を調整して利得制御量と入出力インピーダンスを
整合する。この実施例では、最大利得１０ｄＢ、最小雑
音指数　２．５ｄＢ、最大利得制御量２０ｄＢ、ＶＳＷ
Ｒ１．５　以下、利得の帯域内偏差　０．５ｄＢ以下の
特性が、周波数　１００ＭＨｚ〜　８００ＭＨｚにおい
て得られた。

【００４５】

【発明の効果】請求項１の構成によると、第１のトラン
ジスタのゲート電位を変化させて利得制御を行ない、第
２、第３のトランジスタのゲート電位を変化させて入出
力インピーダンスを整合させることができるため、ＰＩ
Ｎダイオードが不要になり、回路全体を半導体基板の上
に集積化することができる。

【００４６】請求項２の構成によると、請求項１に記載
の利得制御機能付き増幅装置の第１のトランジスタのド
レイン電極とゲート電極の間に、帰還回路を接続したた
め、増幅器を広帯域化でき、これにより入出力整合回路
が不要になるため入力損失を低減できると同時に、回路
全体を半導体基板の上に集積化することができる。

【００４７】請求項３の構成によると、第１のトランジ
スタにデュアルゲート型のトランジスタを用い、第２の
ゲート電極を高周波的に接地することにより、出力から
入力への帰還量を少なくし、周波数特性を改善すること
ができる。これにより高周波増幅回路の周波数特性を改
善することができ、同時に回路全体を半導体基板の上に
集積化することができる。

【００４８】請求項４の構成によると、請求項３に記載
の利得制御機能付き増幅装置の第２のゲート電極を高周
波的に接地することにより、周波数特性を改善し、かつ
ドレイン電極と第１ゲート電極間に帰還回路を接続する
ことにより広帯域化し、入出力整合回路を不要にして入
力損失を低減することができる。これにより入出力整合
回路が不要になるため入力損失を低減できると同時に、
高周波増幅回路の周波数特性を改善することができ、回
路全体を半導体基板の上に集積化することができる。

【図面の簡単な説明】

【図１】本発明の利得制御機能付き増幅装置の第１の実
施例の構成図である。

【図２】本発明の利得制御機能付き増幅装置の第２の実
施例の構成図である。

【図３】本発明の利得制御機能付き増幅装置の第３の実
施例の構成図である。

【図４】本発明の利得制御機能付き増幅装置の第４の実
施例の構成図である。

【図５】高周波受信機初段増幅部の構成図である。

【図６】同装置における従来の利得制御機能付き増幅装
置の構成図である。

【符号の説明】

１０１　　　　　第１のトランジスタ １０２　　　　　第２のトランジスタ １０３　　　　　第３のトランジスタ １５０　　　　　増幅器用電源 １５４　　　　　インピーダンス制御用電源１５５　　
　　　利得制御用電源 １７０　　　　　高周波信号入力端子 １７１　　　　　高周波信号出力端子 １８２　　　　　高周波増幅器 １９０　　　　　インピーダンス制御回路１９１　　　
　　インピーダンス制御回路１９３　　　　　帰還回路 １９４　　　　　帰還回路 ３０１　　　　　デュアルゲート型のＧａＡｓトランジ
スタ〔第１のトランジスタ〕 Ｇ１　　　　第１のゲート電極 Ｇ２　　　　第２のゲート電極

Claims (4)

【特許請求の範囲】
1. 【請求項１】　　第１のトランジスタのゲート電極に利
   得制御用直流バイアス電圧を印加し、第１のトランジス
   タのゲート電極に入力した被増幅信号を第１のトランジ
   スタのドレインから取り出すとともに、第１のトランジ
   スタのゲート電極に第２のトランジスタのドレイン電極
   を接続し、第２のトランジスタのソース電極を接地し、
   第１のトランジスタのドレイン電極に第３のトランジス
   タのドレイン電極を接続し、第３のトランジスタのソー
   ス電極を接地し、第２のトランジスタのゲート電極と第
   ３のトランジスタのゲート電極の電位を、第１のトラン
   ジスタのゲート電位に所定の相関を持たせて変化させる
   利得制御機能付き増幅装置。
2. 【請求項２】　　第１のトランジスタのドレイン電極と
   第１のトランジスタのゲート電極の間に、帰還回路を接
   続した請求項１記載の利得制御機能付き増幅装置。
3. 【請求項３】　　ドレイン電極とソース電極の間に第１
   のゲート電極と第２のゲート電極を有するデュアルゲー
   ト型の第１のトランジスタの第１のゲート電極に被増幅
   信号を入力し、第２のゲート電極に利得制御用直流バイ
   アス電圧を印加し、ドレインから増幅信号を取り出すと
   ともに、第１のトランジスタの第１のゲート電極に第２
   のトランジスタのドレイン電極を接続し、第２のトラン
   ジスタのソース電極を接地し、第１のトランジスタのド
   レイン電極に第３のトランジスタのドレイン電極を接続
   し、第３のトランジスタのソース電極を接地し、第２の
   トランジスタのゲート電極と第３のトランジスタのゲー
   ト電極の電位を、第１のトランジスタの第２のゲート電
   極の電位に所定の相関を持たせて変化させる利得制御機
   能付き増幅装置。
4. 【請求項４】　　第１のトランジスタのドレイン電極と
   第１のトランジスタの第１ゲート電極間に、帰還回路を
   接続した請求項３記載の利得制御機能付き増幅装置。