JPH04354106A - ソレノイド駆動回路と車輌搭載用ａｔ制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は電磁弁やプランジャ等の
ソレノイド駆動回路に係り、特に、デューティ制御型ソ
レノイドを駆動するのに好適なソレノイド駆動回路とこ
れを適用した車輌搭載用ＡＴ制御装置に関する。

【０００２】

【従来の技術】電磁弁やプランジャ等のソレノイドを駆
動するには、通電初期に短時間に大電流を流し大きな吸
引力を発生させて可動鉄片あるいはロッドをその静摩擦
力に抗して確実に吸引させる必要がある。そして、一旦
吸引した後は、その吸引状態を維持する保持電流は小さ
くてもよいので、消費電流節減並びにソレノイドの発熱
防止の観点から、電流値を下げる駆動方式が一般に採用
されている。例えば、起動パルスとして電源電圧を直接
印加し、保持電流はドロッピング抵抗を介して流す方式
が、従来のＡＴ制御装置に採用されている。

【０００３】上述したドロッピング抵抗を用いない従来
例としては、例えば特開昭５７−１６０１０３号公報記
載のものがある。この従来技術では、パルス駆動にてス
イッチングトランジスタをオンオフ動作させてソレノイ
ドに流す電流を制御し、最初は大電流がソレノイドに流
れるようにし、次に保持電流を断続電流とすることで、
省電力化を図っている。また、フリーホイールダイオー
ドを用い、チョッパ動作が継続している間はリップルを
低減するようにしている。

【０００４】

【発明が解決しようとする課題】上述した特開昭５７−
１６０１０３号公報記載の従来技術は、オンオフ制御型
のソレノイドに適用するものであり、短時間にオンオフ
を繰り返すデューティ制御型のソレノイドに適用する技
術ではない。デューティ制御型のソレノイドでは、各周
期において、可動鉄片の吸引の保持終了時に直ちに可動
鉄片を釈放し、可動鉄片を元の吸引前の位置に戻す必要
がある。しかし、上記の従来技術は、この点に配慮がな
く、保持終了時の電流の消滅までに時間が係り、デュー
ティ比の精度良い制御には不適当である。このため、精
確さや信頼性が要求される車輌搭載用のＡＴ制御装置に
はこのチョッパ動作によるソレノイド駆動方式は採用し
ておらず、従来通り高価なドロッピング抵抗を用いてい
るため、コストがかさむという問題がある。更に、スペ
ース的に制限が多い車輌に搭載する関係で、ドロッピン
グ抵抗とソレノイド駆動回路との装着位置が異なること
が多々あり、これらの間を接続するワイヤーハーネスを
曳回すため更にコスト高になるという問題がある。

【０００５】本発明の目的は、デューティ制御型ソレノ
イドを駆動するときの各周期での保持電流遮断後の電流
消滅を速めるソレノイド駆動回路を提供することにある
。本発明の別の目的は、ドロッピング抵抗を廃したＡＴ
制御装置を提供することにある。

【０００６】

【課題を解決するための手段】上記目的は、チョッピン
グ動作にて出力トランジスタをオンオフさせてソレノイ
ドに電流を流す手段と、ソレノイドに流れる電流の平滑
化を図るためのフリーホイール回路と、デューティ制御
する各周期Ｔにおける前記出力トランジスタに流す保持
用電流を遮断したとき前記フリーホイール回路の機能を
遮断する手段とを設けることで、達成される。

【０００７】

【作用】ディーティ制御の周期Ｔの全期間に渡ってフリ
ーホイール回路が機能していると、保持電流遮断後に電
流が消滅するまでに時間がかかる。しかし、本発明ので
は、保持電流遮断と共にフリーホイール回路もその機能
を停止するので、フリーホイール回路には電流は流れず
、ソレノイドに流れる電流は直ちに消滅する。このため
、吸引されていた可動鉄片等は直ちに解放される。従っ
て、精度の高いデューティ制御が可能となる。

【０００８】

【実施例】以下、本発明の一実施例を図面を参照して説
明する。図１は、本発明の一実施例に係るソレノイド駆
動装置の電気回路図である。バッテリ１の電圧は、トラ
ンジスタ２を介してソレノイド３に印加される。トラン
ジスタ２には並列にツェナーダイオード５が接続されて
おり、トランジスタ２が遮断するときにソレノイド３の
インダクタンスにより発生するサージ電圧がトランジス
タ２のコレクタ・エミッタ間に印加されるのを制限して
いる。トランジスタ２はトランジスタ４を介してマイク
ロコンピュータ９により駆動され、その動作波形は、本
実施例では、図２の（イ）に示されるようになっている
。

【０００９】ソレノイド３は、例えばデューティソレノ
イドバルブ等であり、デューティ駆動される周期をＴ，
通電期間をｔ１とする（Ｔ−ｔ１の期間をオフ期間とす
る。）。通常、ソレノイドを駆動する場合、通電初期に
大きな電流を流し強い磁場を発生させて可動鉄片を吸引
し、それ以後はこの可動鉄片を吸引保持するに充分な小
さい電流にすることで、電力消費及び発熱量を抑えるこ
とが望ましい。従って、図２（イ）に示す通電期間ｔ１
を、更に、全電圧印加期間ｔ２と抑制通電期間ｔ３とに
分ける。抑制通電期間ｔ３の通流率は、４０〜６０％位
、周期はデューティ周期のＴの１／１０程度が適当であ
る。

【００１０】本実施例では、上述したトランジスタ２，
４、ソレノイド３、ツェナーダイオード５で構成される
通常のディーティ制御回路の他に、フリーホイールダイ
オードとして機能するトランジスタ６，７，８を設け、
これらをマイクロコンピュータ９で制御する構成として
いる。

【００１１】もし、これらのトランジスタ６〜８を設け
ずに、トランジスタ２だけを図１（イ）の波形で駆動し
たとすると、ソレノイド電流は抑制通電期間ｔ３の間、
断続を繰り返すことになり、ツェナーダイオード５に高
周波のパルス電流が流れてツェナーダイオード５の発熱
が著しくなってしまう。それは、元々のディーティ制御
回路は、その通流率ｔ１／Ｔを広範囲に制御できるよう
に、ソレノイド３に流れる電流を高速に遮断できる構成
としているためである。つまり、ソレノイド３に流れて
いる電流を遮断すると、ソレノイド３のインダクタンス
によりツェナーダイオード５とソレノイド３との接続点
（ハ）にマイナス電圧が発生するためである。このマイ
ナス電圧は、ツェナーダイオード５によりクランプされ
るが、トランジスタ２を破壊しない程度に高く設定され
ているので、インダクタンスに蓄えられたエネルギーは
短時間で放出され、このエネルギーが殆ど全てツェナー
ダイオード５の中で発熱し消費される。ツェナーダイオ
ード５の発熱は、抑制通電期間ｔ３の中のパルス数だけ
繰り返されるので、著しく発熱するのである。

【００１２】そこで、本実施例では、ディーティ制御の
通電期間ｔ１の間だけは、電流抑制のためのチョッパ動
作に対して電流を平滑する目的で、トランジスタ６を設
けている。即ち、マイクロコンピュータ９により、通電
期間ｔ１に併せた信号（ロ）を発生させると、トランジ
スタ８，７がオンになり、トランジスタ６のベースにバ
ッテリ電圧ＶＢが印加される。トランジスタ２がオン状
態にあるときは、前記の接続点（ハ）の電位はＶＢであ
るので、トランジスタ６はオン状態とはならない。しか
し、トランジスタ２が遮断すると、ソレノイド３のイン
ダクタンスにより接続点（ハ）の電位はマイナスになろ
うとする。しかし、このときはトランジスタ６のベース
に電流が流れてトランジスタ６が導通する。この結果、
ソレノイド３→アース→トランジスタ６→接続点（ハ）
の順に循環電流が流れる。即ち、トランジスタ６は、フ
リーホイールダイオードと同じ働きをする。従って、接
続点（ハ）の電位は、殆ど零となり、インダクタンスに
蓄えられたエネルギーを放出するための時間は非常に長
くなり、充分な平滑効果が得られる。このため、電流波
形は、図２（ニ）に示す様に、抑制通電期間ｔ３におい
ても断続することがない。また、接続点（ハ）の電位も
マイナスになることがないので、抑制通電期間ｔ３にお
いツェナーダイオード５に繰り返しパルス電流が流れる
こともなく、発熱しない。

【００１３】ディーティ制御の通電期間ｔ１が終了する
と同時に、図２（ロ）に示す様に、トランジスタ８のベ
ース電位はゼロとなってトランジスタ８が遮断され、こ
れに伴ってトランジスタ７も遮断される。このため、ト
ランジスタ６はフリーホイールダイオードの役割を果た
さなくなり、従来のディーティ制御回路のみと全く同様
に、トランジスタ２が遮断した後は接続点（ハ）の電位
はマイナスとなる。このため、ツェナーダイオード５に
パルス電流が流れる。従って、ソレノイド３の電流波形
は、図２（ハ）に示す様に、最後の立ち下がりが急峻に
なり、通流率制御範囲は、従来と同じく広くとることが
できる。

【００１４】図４は、本発明の別実施例に係る電流波形
の説明図である。図２に示す実施例に比べて、通流率を
小さくしてある。図４の実施例を、図３の例と比較して
説明する。図３（ｂ）は、フリーホイール用のトランジ
スタ６（図１）が導通する時間を示す。全電圧印加期間
ｔ２が終った時の電流立ち下がり時定数は大きく、図３
（ｃ）にｉで示す様に、ゆっくり立ち下がる。このため
、抑制通電期間ｔ３の初期には、平均電流を所定の値Ｉ
３に抑えることができない。通電期間ｔ１が終了すると
フリーホイール回路も導通しなくなるので、電流立ち下
がりも図３（ｃ）のｉｉで示す様に時定数が小さくなる
。しかし、立ち下がり点の電流値が大きいので、電流が
消滅するまでの時間τ１は、平均電流値Ｉ３から遮断し
た場合のτ０に比べて大きくなる。このため、通電期間
ｔ１に対して実際にソレノイド３に電流が流れるのは、
通流率が大きい時にはｔ１＋τ０、通流率が小さい時に
はｔ１＋τ１であり、通流率の小さな時には、マイクロ
コンピュータ９の出力に対する実際の通流率の誤差が大
きくなる。

【００１５】そこで、本実施例では、トランジスタ２に
与えるマイクロコンピュータ９からの通流指令を図４（
ａ）に示す如くし、フリーホイール回路のトランジスタ
６に与える電流波形を図４（ｂ）に示すように、抑制通
電期間ｔ３のパルスが存在する期間とする。これにより
、全電圧印加期間ｔ２が終ったときの電流立ち下がり時
定数は小さく、図３（ｃ）にｉｉｉで示す様に、急速に
電流が減少し、所定の平均電流Ｉ３に近いところまで下
がる。従って、抑制通電期間ｔ３に入った時、図３の場
合よりはるかに平均電流Ｉ３に近い値でチョッピング動
作が行われる。このため、通電期間ｔ１が終了したとき
の電流立ち下がりは、図４（ｃ）のｉｖで示す様に、通
電期間ｔ１の大きさに関係なくほぼ一定となり、ソレノ
イド３に電流が流れる時間はいつでもｔ１＋τ０となる
。 本実施例によれば、マイクロコンピュータ９の出力に対
する実際の通流率の誤差が少なくなり、デューティソレ
ノイドの精度良い制御が可能となり、このソレノイドを
用いる例えば油圧制御を精密に行うことが可能となる。

【００１６】図５は、本発明の別実施例に係るソレノイ
ド駆動回路の構成図である。図１の回路と同じ回路部品
には同一符号を付してある。但し、図１の実施例では、
トランジスタ２，６はバイポーラトランジスタであった
が、本実施例では、ＦＥＴを用いている。また、各トラ
ンジスタ２，６のゲート回路１０，１１としては、図１
の実施例では、ベース駆動用トランジスタ４，７，８を
用いたが、ＦＥＴを駆動する場合には、チャージポンプ
を含む複雑なゲート回路となる。いずれにせよ、入力信
号に従って、トランジスタ２，６をオンオフ制御する。 各ゲート回路１０，１１に与える信号は、制御回路１２
で発生させる。この制御回路１２は、マイクロコンピュ
ータ９からのデューティ信号Ｓ１を受けて、出力トラン
ジスタ用信号Ｓ２と、フリーホイールトランジスタ用信
号Ｓ３を発生する。

【００１７】これらの信号Ｓ１，Ｓ２，Ｓ３の波形を図
６に示す。信号Ｓ２，Ｓ３の関係は、図４（ａ），（ｂ
）と基本的に同じである。但し、図４の例では、抑制通
電期間ｔ３の間のデューティが４０〜６０％程度の値に
固定されているのに対し、図６の場合は、出力電流を所
定の値に保つべく抑制通電期間ｔ３におけるデューティ
は制御されている。即ち、図５において、シャント抵抗
１３と電流検出回路１４により出力電流を検出し、制御
回路１２にフィードバックすることにより、出力電流を
定電流制御するものである。

【００１８】全電圧印加期間ｔ２が終了すると、出力電
流は図６のｉ０のｉｉｉに示す様に、速い時定数で減少
する。何故ならば、このときフリーホイール信号Ｓ３は
与えられていないからである。しかし、この電流の減少
が電流値Ｉ３以下になると、電流フィードバックにより
抑制通電期間ｔ３のデューティが制御されてオンオフを
繰り返す。同時にフリーホイール信号Ｓ３が与えられ、
ｔ３期間内の電流平滑作用が行われる。抑制通電期間ｔ
３が終了すると、フリーホイール信号Ｓ３がなくなり、
最後はまた高速な立ち下がりｉｖとなる。本実施例によ
れば、抑制通電期間ｔ３の平均電流値Ｉ３を、バッテリ
電圧や温度等の影響を受けることなく常に一定に保つこ
とができ、また、全電圧印加期間ｔ２から抑制通電期間
ｔ３への切り替わり時に電流が途切れたりすることなく
、安定したソレノイド駆動が可能となる。

【００１９】図５に示すソレノイド駆動回路は、好適に
は、半導体集積回路にて構成する。この場合、パワート
ランジスタ２，６、ツェナーダイオード５から成るパワ
ー部と、ゲート回路１０，１１、制御回路１２、電流検
出回路１４から成る論理部とが一体となった、所謂イン
テリジェントパワーＩＣとなる。製造プロセスとしては
、ＰＮ分離法あるいは誘電体分離法等の既知の方法で可
能である。これらの回路構成部品をワンチップ上に搭載
することで、図５に示す回路部品の内、シャント抵抗１
３をアルミ配線部の電圧降下部分として利用することが
できるので、別途シャント抵抗器を設ける必要はなくな
り、また、占有面積が著しく小さくなるので、取り付け
スペースに限度がある自動車等の車輌に搭載するのに好
都合である。

【００２０】図７は、自動車に搭載される自動変速機の
構成図である。自動変速機は、ソレノイドバルブで油圧
を制御することにより、ギヤを切替えたり、クラッチの
伝達力制御を行ったりする。ソレノイドバルブには、オ
ンオフソレノイドと、デューティソレノイドの２種類が
あり、この実施例では、デューティソレノイドに上述し
たソレノイド駆動回路を適用するものである。図７に示
す自動変速機２０には４つのソレノイドバルブがあり、
ソレノイドバルブ３１，３２がオンオフ型、ソレノイド
３３，３４がデューティ制御型である。これらのソレノ
イド３１〜３４を制御するＡＴ制御回路２１は、マイク
ロコンピュータ２２を中心に入出力回路２３〜２８で構
成されている。エンジンスロットル開度信号等のアナロ
グ信号は、アナログ入力信号処理回路２３でノイズが除
去され波形整形されてから、マイクロコンピュータ２２
に入力される。車速等のパルス信号または各種のスイッ
チ信号はデジタル入力信号処理回路２４でノイズやチャ
タリングが除去され、マイクロコンピュータ２２に入力
される。

【００２１】マイクロコンピュータ２２のソレノイド駆
動信号は、ソレノイド駆動回路２５〜２８によりパワー
増幅され、ソレノイドバルブ３１〜３４を夫々付勢する
。本実施例の適用対象であるデューティ制御型のソレノ
イドバルブ３４について着目すると、このソレノイドバ
ルブ３４は、例えばライン圧力制御を行うソレノイドバ
ルブであり、デューティ周期２０ｍｓ、デューティ比５
〜１００％の範囲で動作するものとする。デューティ比
が５％の場合、電流の幅は１ｍｓでなければならず、駆
動回路２８がオフされたとき素早く電流が消滅するよう
にフリーホイールの効果が小さな回路でなければならな
い。一方、かなり大きなインダクタンスを有するソレノ
イド３４の電流を遮断するのであるから、ソレノイド３
４が発生する誘導電圧は大きく、これによって駆動回路
２８に印加されるサージ電圧とサージ熱損失を小さく抑
える必要がある。この相反する要求を満足させるため、
駆動回路２８には、図１または図５の駆動回路を採用す
る。これにより、上記の相反する要求が満たされる。

【００２２】

【発明の効果】本発明によれば、大電流を扱う一方、こ
の電流遮断時の電流消滅を速めることが可能となる。ま
た、自動車のＡＴ制御系に適用した場合に従来のＡＴ制
御系で用いている電流波形をあまり変更せずにしかも低
コストで適用できる。

【図面の簡単な説明】

【図１】本発明の第１実施例に係るソレノイド駆動回路
の構成図である。

【図２】図１の各部の電流波形図である。

【図３】第１実施例で通流率を小さくしたときの課題説
明図である。

【図４】図３で説明した課題を解決する説明図である。

【図５】本発明の第２実施例に係るソレノイド駆動回路
の構成図である。

【図６】第２実施例の動作波形図である。

【図７】本発明の一実実施例に係るＡＴ制御装置の構成
図である。

【符号の説明】

１…バッテリ、２…トランジスタ、３…ソレノイド、５
…ツェナーダイオード、６…フリーホイール用トランジ
スタ、７，８…フリーホイール用トランジスタ制御用の
トランジスタ、９，２２…マイクロコンピュータ、２０
…自動変速機、２１…ＡＴ制御回路、２５〜２８…ソレ
ノイド駆動回路、３１〜３４…ソレノイドバルブ。

Claims (11)

【特許請求の範囲】
1. 【請求項１】　　一端が電源に接続された出力トランジ
   スタと、該出力トランジスタの他端に接続されたソレノ
   イドと、前記出力トランジスタに並列に接続されたツェ
   ナーダイオードと、前記ソレノイドに逆並列に接続した
   フリーホイール用トランジスタとを備えるソレノイド駆
   動回路において、全電圧印加期間は前記出力トランジス
   タを導通させ、該全電圧印加期間に連続する抑制通電期
   間は前記出力トランジスタを断続させると共に、抑制通
   電期間終了から次の全電圧印加期間が始まるまでのオフ
   期間は前記出力トランジスタを遮断する通電制御手段と
   、前記全電圧印加期間と前記抑制通電期間は前記フリー
   ホイール用トランジスタを導通させ、前記オフ期間は前
   記フリーホイール用トランジスタも遮断するフリーホイ
   ール制御手段とを備えることを特徴とするソレノイド駆
   動回路。
2. 【請求項２】　　一端が電源に接続された出力トランジ
   スタと、該出力トランジスタの他端に接続されたソレノ
   イドと、前記出力トランジスタに並列に接続されたツェ
   ナーダイオードと、前記ソレノイドに逆並列に接続した
   フリーホイール用トランジスタとを備えるソレノイド駆
   動回路において、全電圧印加期間は前記出力トランジス
   タを導通させ、該全電圧印加期間に連続する抑制通電期
   間は前記出力トランジスタを断続させると共に、抑制通
   電期間終了から次の全電圧印加期間が始まるまでのオフ
   期間は前記出力トランジスタを遮断する通電制御手段と
   、前記抑制通電期間のみ前記フリーホイール用トランジ
   スタを導通させ、前記全電圧印加期間と前記オフ期間は
   前記フリーホイール用トランジスタを遮断するフリーホ
   イール制御手段とを備えることを特徴とするソレノイド
   駆動回路。
3. 【請求項３】　　一端が電源に接続された出力トランジ
   スタと、該出力トランジスタの他端に接続されたソレノ
   イドと、前記出力トランジスタに並列に接続されたツェ
   ナーダイオードと、前記ソレノイドに逆並列に接続した
   フリーホイール用トランジスタとを備えるソレノイド駆
   動回路において、全電圧印加期間は前記出力トランジス
   タを導通させ、該全電圧印加期間に連続する抑制通電期
   間は前記出力トランジスタを断続させると共に、抑制通
   電期間終了から次の全電圧印加期間が始まるまでのオフ
   期間は前記出力トランジスタを遮断する通電制御手段と
   、前記オフ期間開始前は前記フリーホイール用トランジ
   スタを導通させ、前記オフ期間開始と共に前記フリーホ
   イール用トランジスタを遮断するフリーホイール制御手
   段とを備えることを特徴とするソレノイド駆動回路。
4. 【請求項４】　　一端が電源に接続された出力トランジ
   スタと、該出力トランジスタの他端に接続されたソレノ
   イドと、前記出力トランジスタに並列に接続されたツェ
   ナーダイオードと、前記ソレノイドに逆並列に接続した
   フリーホイール用トランジスタとを備えるソレノイド駆
   動回路において、全電圧印加期間は前記出力トランジス
   タを導通させ、該全電圧印加期間に連続する抑制通電期
   間は前記出力トランジスタを断続させると共に、抑制通
   電期間終了から次の全電圧印加期間が始まるまでのオフ
   期間は前記出力トランジスタを遮断する通電制御手段と
   、前記出力トランジスタの導通開始からタイミングを遅
   らせて前記フリーホイール用トランジスタを導通させ、
   前記抑制通電期間終了時に前記フリーホイール用トラン
   ジスタを遮断するフリーホイール制御手段とを備えるこ
   とを特徴とするソレノイド駆動回路。
5. 【請求項５】　　請求項４において、前記フリーホイー
   ル用トランジスタの導通開始のタイミングを、抑制通電
   期間の入った最初の出力トランジスタ導通開始のタイミ
   ングに合わせたことを特徴とするソレノイド駆動回路。
6. 【請求項６】　　ソレノイドに流す電流をデューティ制
   御するソレノイド駆動回路において、デューティ制御の
   各周期Ｔのソレノイド通電期間中はソレノイドに流れる
   チョッパ電流をフリーホイール回路に流して平滑化しソ
   レノイド通電遮断期間に入ったときは前記フリーホイー
   ル回路を遮断する手段を備えることを特徴とするソレノ
   イド駆動回路。
7. 【請求項７】　　電源に接続された出力トランジスタと
   、該出力トランジスタの他端にシャント抵抗器を介して
   接続されたソレノイドと、前記出力トランジスタに並列
   に接続されたツェナーダイオードと、前記出力トランジ
   スタを駆動する第１のゲート回路と、前記ソレノイドと
   前記シャント抵抗器の直列回路に逆並列に接続されたフ
   リーホイール用トランジスタと、該フリーホイール用ト
   ランジスタを駆動する第２のゲート回路と、前記第１，
   第２のゲート回路に夫々信号を出力する制御回路とを備
   えるソレノイド駆動回路において、前記シャント抵抗器
   の両端に発生する電圧を検出する検出器と、該検出器の
   出力にて前記制御回路を制御しソレノイドの吸引可動部
   材保持期間中の出力電流を所定値に制御する手段と、前
   記吸引可動部材保持期間終了時に前記フリーホイール用
   トランジスタを遮断する手段とを備えることを特徴とす
   るソレノイド駆動回路。
8. 【請求項８】　　電源に接続された出力トランジスタと
   、該出力トランジスタの他端にシャント抵抗器を介して
   接続されたソレノイドと、前記出力トランジスタに並列
   に接続されたツェナーダイオードと、前記出力トランジ
   スタを駆動する第１のゲート回路と、前記ソレノイドと
   前記シャント抵抗器の直列回路に逆並列に接続されたフ
   リーホイール用トランジスタと、該フリーホイール用ト
   ランジスタを駆動する第２のゲート回路と、前記第１，
   第２のゲート回路に夫々信号を出力する制御回路とを備
   えるソレノイド駆動回路において、前記シャント抵抗器
   の両端に発生する電圧を検出する検出器と、該検出器の
   出力にて前記制御回路を制御しソレノイドの吸引可動部
   材保持期間中の出力電流を所定値に制御する手段と、前
   記出力トランジスタの出力電流にてソレノイドが可動部
   材を吸引し始めてから該可動部材を吸引保持している期
   間中のみ前記フリーホイール用トランジスタを導通させ
   該期間終了から次にサイクルにおける前記可動部材の吸
   引開始までの期間は前記フリーホイール用トランジスタ
   を遮断する手段を備えることを特徴とするソレノイド駆
   動回路。
9. 【請求項９】　　請求項７または請求項８記載のソレノ
   イド駆動回路において、ソレノイド以外の構成要素を同
   一シリコンチップ上に集積したことを特徴とするソレノ
   イド駆動用パワーＩＣ。
10. 【請求項１０】　　自動車の自動変速機に設けられてい
    るデューティ制御型ソレノイドバルブを制御するＡＴ制
    御装置において、前記デューティ制御型ソレノイドバル
    ブのソレノイドを駆動する回路として、請求項１乃至請
    求項８のいずれかに記載のソレノイド駆動回路を備える
    ことを特徴とする車輌搭載用ＡＴ制御装置。
11. 【請求項１１】　　自動車の自動変速機に設けられてい
    るデューティ制御型ソレノイドバルブを制御するＡＴ制
    御装置において、請求項９記載のソレノイド駆動用パワ
    ーＩＣにて前記デューティ制御型ソレノイドバルブのソ
    レノイドを駆動する装置を備えることを特徴とする車輌
    搭載用ＡＴ制御装置。