JPH04352481A - 電歪効果素子の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は電歪効果素子の製造方法
に関し、特に素子の周辺部に内部電極と平行にスリット
を形成した電歪効果素子の製造方法に関する。

【０００２】

【従来の技術】電歪効果素子とは固体の電歪効果を利用
して、電気エネルギーを機械エネルギーに変換するトラ
ンスデュサである。具体的には電歪効果の大きな固体の
対向する表面に金属膜等の電極を形成し、電極間に電位
差を与えたときに発生する固体の歪を利用する。電界と
平行方向に発生する歪（縦効果歪）は垂直方向に生じる
歪（横効果歪）より一般には大きいので、前者を利用す
る方がエネルギー変換効率は高い。また、歪の大きさは
電界強度に関係し、電界強度が大きい程発生する歪も大
きい。

【０００３】横効果を利用した電歪効果素子では一定の
印加電圧でも電界と垂直方向の寸法に比例した変位量を
得る事が可能である。しかしエネルギー変換効率の高い
縦効果を利用した電歪効果素子では外部から印加する電
圧を一定にして歪の発生する方向の寸法を増すと、電界
強度が低下するので変位量は大きくならない。

【０００４】従って、この場合に大きな変位量を得るに
は電界強度が低下しない様に印加電圧を大きくすること
が必要である。しかし、電圧を大きくするためには大型
でかつ高価な電源が必要になり、取り扱いに対する危険
度も増す。またこの電歪効果素子を駆動するための制御
回路も、使用されるＩＣの耐圧の制限のためあまり高い
電圧を使用することはできない。

【０００５】以上の欠点を改善するために積層チップコ
ンデンサ型の構造が提案されている。この構造を採用す
ると通常のチップコンデンサの技術で電極間距離を狭く
できるため低電圧で駆動可能な縦効果利用の電歪効果素
子が実現できる。

【０００６】ところでこの構造では、内部電極の重なる
面積は素子の断面積と比較して小さい。従って基本的に
は内部電極の重なった部分は電界に応じて変形するが、
他の部分は変形せず、このため高い電圧を印加して大き
な歪を発生させると変形する部分と変形しにくい部分と
の境界に大きな応力の集中が起こり、素子が機械的に破
壊する欠点がある。

【０００７】このような従来素子の欠点を改善するため
に積層チップコンデンサ型構造の電歪効果素子について
、その積層方向に平行な側面上に各内部電極に平行に溝
を形成する構造がある（特開昭５８−１９６０７７）。

【０００８】すなわち該素子の積層方向に垂直な断面に
おいて素子の変形に関与しない周辺部の一部を取い除く
ことにより応力集中に対して機械的破壊に至るまでの寿
命を延ばし、さらに素子の変位量も増大させることがで
きる。

【０００９】

【発明が解決しようとする課題】このような構造の素子
を形成する製造方法として焼結した素子にダイヤモンド
カッターなどを用いて溝を形成することが行われている
。しかしながらこの方法では焼結体に機械加工によって
溝を形成するため、加工条件によってセラミック素子内
部にマイクロクラックが生じ易く、これによる素子劣化
が認められるものが多く、素子歩留の低下の原因となっ
ていた。さらにこの方法では個別の素子になってから機
械加工をするため量産性に乏しく、素子のコストアップ
の原因ともなっていた。

【００１０】また機械加工によって溝を形成するため、
溝の寸法にも限界があり、現在の技術では０．１ｍｍの
幅が限界であるため、微細な溝を必要とする超小型素子
には従来技術を用いて溝の付いた素子を形成することは
不可能であった。

【００１１】これらの問題を解決するために電歪効果を
示す材料が焼結するまでに加熱により飛散または焼失す
る材料たとえばグラファイトや感光アクリル樹脂を所定
形状に形状した空孔パターンを積層する工程を含むこと
によって焼結後の機械加工なしに素子に溝を形成する方
法が考案されている。しかしながらこの方法によれば用
いる材料によっては熱膨張が大きすぎるために加熱時に
素子にクラックを生じさせることがあった。また内部電
極に銀・パラジウム合金などを用いている場合銀の拡散
により焼結が進むので内部電極の存在する部分と内部電
極が存在しない空孔が形成される近辺のセラミックで焼
結収縮のしかたが異なるため焼結体内に歪みが残り、素
子形状のばらつきや強度のばらつきの原因となっていた
。

【００１２】本発明の目的は、焼結歪がなく、従って形
状のばらつきや強度のばらつきを少なくでき、歩留りの
向上した溝を有する電歪効果素子の製造方法を提供する
ことにある。

【００１３】

【課題を解決するための手段】本発明の電歪効果素子の
製造方法は、電歪効果素子の周辺部に内部電極と平行に
スリットを有する電歪効果素子の製造方法において、キ
ャスティング法によって製造した所望する厚さのセラミ
ックグリーンシート上に所望するパターンの内部電極を
銀・パラジウムペーストを用いて形成する工程と、前記
内部電極形成セラミックグリーンシート上あるいは内部
電極を形成していないセラミックグリーンシート上に銀
粉末あるいは内部電極化する銀・パラジウム粉末よりも
銀の比率の高い銀・パラジウム粉末とこのメタル成分と
の重量比が１．５倍以上３倍以下の有機ビヒクルからな
るペーストを用いて空孔パターンを形成する工程と、前
記内部電極形成グリーンシートと前記空孔パターン形成
グリーンシートとを積層する工程とを含むことを特徴と
して構成される。

【００１４】

【作用】銀粉末あるいは内部電極化する銀・パラジウム
粉末よりも銀の比率の高い銀・パラジウム粉末とこのメ
タル成分との重量比が１．５倍以上の有機ビヒクルから
なるペーストを用いて積層する工程で所定の部分に空孔
形成パターンとして形成することにより、電歪効果素子
を焼結する工程において、空孔形成パターン中には銀が
含まれるため空孔形成パターン近傍のセラミックの焼結
は、銀を含む内部電極近傍のセラミックの焼結と同様に
進み、焼結体に歪みが生じない。

【００１５】また空孔形成パターンを形成するペースト
中には多量の有機ビヒクルを含むため、焼結過程で有機
ビヒクルが飛散・焼失し前記空孔形成パターンが存在し
た位置に空孔が形成され、かつ銀主体のメタルは焼成過
程で溶解し冷却過程でランド状になってしまうので前記
空孔形成パターンは電極として機能することが無い。こ
うして得られた空孔部分が素子化したとき溝となる。

【００１６】

【実施例】次に、本発明について図面を参照して説明す
る。図１は本発明の実施例１の方法により形成された溝
形成電歪効果素子の断面図で、また図３は実施例１によ
り形成された溝形成電歪効果素子の効果を示す素子底面
の焼結収縮歪みを示す図である。

【００１７】マグネシウム・ニオブ酸鉛Ｐｂ（Ｍｇ１／
３　Ｎｂ２／３　）Ｏ３　とチタン酸鉛ＰｂＴｉＯ３　
をモル比で９対１の割合で固有させるセラミック材料を
用いて本発明の電歪効果素子を作製した。

【００１８】本材料の予焼粉末と有機バインダー，有機
溶媒とを混合し、泥漿を作製した。この泥漿をドクター
ブレード法でフィルム上に１００μｍの厚さにキャステ
ィングしグリーンシートを作製した、該シートを乾燥し
、マイラーフィルムから剥離し、所定の形状に切断した
後、銀・パラジウムペーストを片面に１０μｍの厚さに
印刷した。このときの銀とパラジウムの重量比が７０対
３０である。

【００１９】また空孔を形成するために、所定の空孔形
成パターンを前記印刷グリーンシート上にスクリーン印
刷法によって１０μｍの厚さに印刷した。空孔形成パタ
ーンは銀１００％でメタルに対する有機ビヒクルの重量
比が２倍のペーストを用いて印刷した。

【００２０】これらのシートを所定の組合せに従って数
１０枚積層、圧着し、所定の形状に切断した。これを１
１００℃の温度で焼結し、外部電極を形成し図１に示す
構造の溝を形成した電歪効果素子１を得た。２は電歪材
料，３は内部電極，４は外部電極，５は溝，６はリード
線である。寸法は５ｍｍ×５ｍｍ×１０ｍｍで、内部電
極間隔は２５０μｍである。

【００２１】図３は従来製造方法の溝形成電歪効果素子
と本発明の製造方法による溝形成電歪効果素子の底面の
焼結歪みを測定したものである。底面の中心を原点とし
て素子の歪み寸法を表わしている。図３からわかるよう
に本実施例による製品の焼結収縮歪は位置により殆んど
変化しない。

【００２２】図２は本発明の実施例２より製造された溝
形成チップコンデンサ型電歪効果素子の断面図であり、
図４は図２の素子の効果を示す素子表面の焼結収縮歪を
示す図である。

【００２３】実施例１と同様に銀パラジウムペーストを
片面に１０μｍの厚さに印刷したグリーンシートを得た
。

【００２４】また空孔を形成するために、所定の空孔形
成パターンを銀・パラジウムの混合粉（銀とパラジウム
の重量比が９０：１０）とメタルに対する重量比が２．
５倍の有機ビヒクルが混合されたペーストを用いて印刷
した。

【００２５】これらのシートを所定の組合せに従って数
１０枚積層、圧着し、所定の形状に切断した。これを１
１００℃の温度で焼結し、外部電極を形成し、図２（ｂ
）に示す構造の溝を形成した積層チップコンデンサ型電
歪効果素子７を得た。寸法は５ｍｍ×５ｍｍ×１０ｍｍ
で内部電極間は２５０μｍである。

【００２６】図４は従来製造の溝形成電歪効果素子と本
発明の製造方法による溝形成電歪効果素子の底面の焼結
歪みを測定したものである。底面の中心を原点として素
子の歪み寸法を表わしている。本実施例により製造され
た素子も実施例１の製品と同様焼結歪みが大幅に改善さ
れている。

【００２７】

【発明の効果】以上の実施例から明らかなように本発明
の製造方法による溝形成電歪効果素子は焼結による歪み
が無く底面が平坦に形成されるので研摩により平坦化す
る工程を省略して治具等への接着固定ができるため大幅
な工数削減が可能となった。

【００２８】また内部電極を形成するときに用いるペー
ストと同じ成分を用いて溝を形成するための空孔形成パ
ターン用ペーストが製造されているため、熱膨張係数や
有機ビヒクルの分解のしかたが大きく異ならないため、
素子歩留りを安定させる効果を有する。

【００２９】なお空孔形成パターン用ペースト中の有機
ビヒクルの量がメタル成分に対し重量比で１．５倍未満
だと有機ビヒクルが飛散した後に空孔が形成されないこ
とがあり、実用的ではない。また３倍を越えると熱圧着
時にペースト中のバインダーが移動しやすく成形性をそ
こねたり、脱バインダー工程中に激しく飛散しデラミネ
ーションの原因になったりするため実用的ではない。

【図面の簡単な説明】

【図１】本発明の実施例１により製造された溝形成電歪
効果素子の断面図である。

【図２】本発明の実施例２により製造された溝形成積層
チップコンデンサ型電歪効果素子の断面図である。

【図３】本発明の実施例１により製造された溝形成電歪
効果素子の効果を示す素子底面の焼結収縮歪みを示す図
である。

【図４】本発明の実施例２により製造された溝形成積層
チップコンデンサ型電歪効果素子の効果を示す素子底面
の焼結収縮歪みを示す図である。

【符号の説明】

１　　　　溝形成電歪効果素子 ２　　　　電歪材料 ３　　　　内部電極 ４　　　　外部電極 ５　　　　溝 ６　　　　リード線

Claims (1)

【特許請求の範囲】
1. 【請求項１】　　電歪効果素子の周辺部に内部電極と平
   行にスリットを有する電歪効果素子の製造方法において
   、キャスティング法によって製造した所望する厚さのセ
   ラミックグリーンシート上に、所望するパターンの内部
   電極を銀・パラジウムペーストを用いて形成する工程と
   、前記内部電極形成セラミックグリーンシート上あるい
   は内部電極を形成していないセラミックグリーンシート
   上に銀粉末あるいは内部電極化する銀・パラジウム粉末
   よりも銀の比率の高い銀・パラジウム粉末とこのメタル
   成分との重量比が１．５倍以上３倍以下の有機ビヒクル
   からなるペーストを用いて空孔パターンを形成する工程
   と、前記内部電極形成グリーンシートと前記空孔パター
   ン形成グリーンシートとを積層する工程を含むことを特
   徴とする電歪効果素子の製造方法。