JPH04352262A - 複合ｃｐｕシステムの並列シミュレーション方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は複数のＣＰＵにより構成
される疎結合システムの実機動作を、ソフトウェアによ
り擬似環境下でシミュレーションするための複合ＣＰＵ
システムの並列シミュレーション方式に関する。

【０００２】

【従来の技術】近年、通信システムの保守／監視制御装
置のネットワーク化・階層化に伴って、全体が複合ＣＰ
Ｕで構成される疎結合システムがシステム構成の主流と
なってきている。ここで疎結合システムとは、それぞれ
のＣＰＵ毎にＯＳ（Ｏｐｅｒａｔｉｎｇｓｙｓｔｅｍ）
　を持ち、各々のＯＳの制御のもとでそれぞれのＣＰＵ
が動作するシステムのことである。

【０００３】このような疎結合システムに限らず、複合
ＣＰＵにて構成されるシステムに搭載されるソフトウェ
アのＣＰＵ間通信試験は、ソフトウェアを実機に直接搭
載し、各種測定器を実機に接続して実施するのが一般的
な方法である。

【０００４】ところが、このようなソフトウェアは、通
常、実機と同時に開発が進められるため、ソフトウェア
側が試験可能な状態になっても、実際にＣＰＵ間通信試
験が行えるのは実機が完成した後となる。つまり、ソフ
トウェアの試験は実機の完成を待たなければ実施できな
いことになる。しかし、実機の完成後にソフトウェアの
試験を行うのでは、システムの開発に長い期間を費やし
てしまうという問題があった。これを解決するための手
段として、汎用的な大型計算機やワークステーションを
利用した擬似環境上でのシミュレーションを実施する方
法がある。

【０００５】従来の複合ＣＰＵシステムに対する擬似環
境上でのシミュレーションにおいては、順次シミュレー
ションと並列シミュレーションの二つの方法が提唱され
ている。

【０００６】しかし、複合ＣＰＵシステムの高速なシミ
ュレーションを実現するという観点に立つと、一つのシ
ミュレーション対象ＣＰＵに対して、シミュレーション
実行計算機のプロセッサを、一つ割り当てて並列動作で
きるシミュレーション方式が有効である。

【０００７】従来から用いられている並列シミュレーシ
ョン方式を図５に示す。図５において、１はシミュレー
ションを実行するための計算機システムであり、シミュ
レーションモデル２１　，２２　，・・・，２ｎ　、こ
れら各シミュレーションモデル２１　，２２　，・・・
，２ｎ　に対応して専用に設けられた計算機プロセッサ
３１　，３２　，・・・，３ｎ　、各シミュレーション
モデル２１　，２２　，・・・，２ｎ　間でのデータ通
信を行うＣＰＵ間共用メモリ４を有している。

【０００８】上記シミュレーションモデル２１　，２２
　，・・・２ｎ　は、シミュレートされる複合ＣＰＵシ
ステムの各ＣＰＵ毎のシミュレーションモデルであり、
被試験プログラムとそれを解析・実行するシミュレータ
プログラムを有している。

【０００９】また、上記共用メモリ４は各ＣＰＵが共用
するものであり、各シミュレーションモデル２１　，２
２　，・・・，２ｎ　から読み書きが可能な領域を持っ
ている。このような構成の従来のシミュレーション方式
では、通信相手の特定方法として、データ送信側シミュ
レーションモデルが共用メモリ４内の通信相手に対応す
るアドレス部分にデータを書き込み、データ受信側シミ
ュレーションモデルが共用メモリ４内の該当アドレスか
らデータを読み出すといった動作を行うものであり、被
試験プログラムがＣＰＵ間通信領域として共用メモリ４
の使用を前提とした結合システムの並列シミュレーショ
ン方式である。

【００１０】すなわち、この従来の方式は前記した疎結
合システムに対し密結合システムと呼ばれるシステムに
おけるシミュレーション方式である。この密結合システ
ムとは、複数のＣＰＵが１つのＯＳを共用して、そのＯ
Ｓの制御のもとでそれぞれのＣＰＵが動作するようなシ
ステムのことである。

【００１１】

【発明が解決しようとする課題】ところで、疎結合で構
成される複合ＣＰＵシステムを前記従来の方式でシミュ
レーションするには、被試験プログラムを、従来の方式
に合わせてＣＰＵ間の共用メモリ４を使用するような内
容に変更する必要が生じる。これは、疎結合システムは
もともと各ＣＰＵ間の共用メモリを使用せず、通信ＬＳ
Ｉを介してデータ通信を行うものであり、被試験プログ
ラムもそのような内容となっているからである。

【００１２】したがって、通信相手を共用メモリ４内の
アドレスにより特定する従来方式では、疎結合で構成さ
れる複合ＣＰＵシステムの場合は、被試験プログラムを
密結合のシミュレーション向けに書き換える必要がある
。しかし、密結合システムにおける被試験プログラムは
、ＣＰＵ間の共用メモリ４のあるアドレスを用いて、デ
ータ交換を行うというような内容となっているため、疎
結合システムの被試験プログラムを密結合用に書き換え
た場合、その書き換えた被試験プログラムは実際の疎結
合システムの被試験用プログラムとしては内容的に何の
意味も持たないものとなってしまう。

【００１３】つまり、結果的には従来の方式では、疎結
合システムのシミュレーションは行えないということに
なり、疎結合システムにおける複合ＣＰＵシステムのＣ
ＰＵ間通信試験は、実機による実際の試験に依存するし
か方法がないという問題があった。

【００１４】本発明は、最近、急速に普及してきている
一般的なネットワークで結ばれた複数台の計算機（ワー
クステーションやパソコン）上で、疎結合の複合ＣＰＵ
システムのＣＰＵ結合関係を定義するデータを新たに設
けて、その定義データを利用して通信を実行することで
、疎結合システムに搭載されるソフトウェアを、全く変
更することなくシミュレーションすることを可能とした
複合ＣＰＵシステムの並列シミュレーション方式を実現
することを目的としている。

【００１５】

【課題を解決するための手段】図１は本発明の原理を説
明するためのシステム構成を示す図である。ここでは疎
結合で構成される２つのＣＰＵ１１，ＣＰＵ１２を、ネ
ットワークで結合された２つの計算機Ａ，Ｂにてシミュ
レートする場合について説明する。つまり、図１におい
て、点線で囲った部分が実システムとしてのＣＰＵ１１
，１２であり、このＣＰＵ１１とＣＰＵ１２とは互いに
接続関係にあり、所定のプログラムにて相互のデータ通
信を行うように構成されるが、そのシステム完成前に計
算機Ａ，Ｂを利用して擬似環境上でのシミュレーション
を実施する場合について説明する。

【００１６】計算機Ａには、単体ＣＰＵ擬似機能を持つ
ＣＰＵシミュレータプロセス２１１　、通信イベントを
格納したイベントテーブル２２１　、疎結合システムの
ＣＰＵ結合関係を定義したデータを有し通信イベント発
生時に通信相手を特定するために使用するＣＰＵ定義体
２３１　、実際にＣＰＵ間でのデータ通信を行うメッセ
ージ送信プロセス２４１　とメッセージ受信プロセス２
５１　、そして、これら送信プロセス２４１　、受信プ
ロセス２５１　と上記ＣＰＵシミュレータプロセス２１
１　との間のデータ処理時に用いられるＣＰＵ内共用メ
モリ２６１　が設けられている。

【００１７】一方、計算機Ｂも計算機Ａと同様の構成で
あり、ＣＰＵシミュレータプロセス２１２　、イベント
テーブル２２２　、ＣＰＵ定義体２３２　、メッセージ
送信プロセス２４２　、メッセージ受信プロセス２５２
　、ＣＰＵ内共用メモリ２６２　を有している。

【００１８】そして、これら各計算機Ａ，Ｂにおいて、
イベントテーブル２２１　，２２２　とメッセージ送信
プロセス２４１　，２４２　とメッセージ受信プロセス
２５１　，２５２　とでそれぞれ通信制御部２７１　，
２７２　を構成し、各ＣＰＵシミュレータプロセス２１
１　，２１２　間でのデータの通信制御を行う。

【００１９】ところで、ＣＰＵ定義体２３１　，２３２
　は、イベントテーブル２２１　に格納されている通信
イベント（例えば、ＣＰＵ１１とＣＰＵ１２とが接続さ
れたというような通信イベント）が発生されることによ
り、通信相手を特定するための種々の情報が定義されて
いるもので、具体的には図２のような構成となっている
。つまり、ＣＰＵ定義体２３１　，２３２　の構成とし
て、送信情報テーブルＳＴ１　，ＳＴ２　，・・・、お
よび受信情報テーブルＲＴ１　，ＲＴ２，・・・がそれ
ぞれ設けられている。これら送信情報テーブルＳＴ１　
，ＳＴ２　，・・・および受信情報テーブルＲＴ１　，
ＲＴ２　，・・・は、それぞれイベントに対応した数だ
け設けられている。例えば、実システムにおけるＣＰＵ
が、ＣＰＵ１１，ＣＰＵ１２，ＣＰＵ１３（図示せず）
と設けられているものとし、ＣＰＵ１１とＣＰＵ１２と
が接続されているという情報を第１のイベント、ＣＰＵ
１２とＣＰＵ１３とが接続されているという情報を第２
のイベントとすると、第１のイベントに対応した種々の
情報が定義体２３１　の送信情報テーブルＳＴ１　に書
き込まれており、第２のイベントに対応した種々の情報
が定義体２３１　の送信情報テーブルＳＴ２　に書き込
まれている。

【００２０】一方、受信情報テーブルＲＴ１　，ＲＴ２
　も同様にイベントの数に対応して設けられている。そ
して、上記送信情報テーブルＳＴ１　，ＳＴ２　の内容
としては、（１）　送信元イベントアドレス、（２）　
送信先論理計算機名、（３）　送信データ先頭アドレス
、（４）送信データ長が書き込まれている。また、受信
情報テーブルＲＴ１　，ＲＴ２　の内容としては、（ａ
）　送信元論理計算機名、（ｂ）　送信元イベントアド
レス、（ｃ）　受信データ先頭アドレスが書き込まれて
いる。

【００２１】図２では便宜上、送信情報テーブルの内容
として、定義体２３１　の送信情報テーブルＳＴ１　を
例にとって図示し、また受信情報テーブルの内容として
、定義体２３２　の受信情報テーブルＲＴ１　を例にと
って図示しているが、他の送信・受信の各情報テーブル
の内容のパターンは同じであり、ただその定義内容が対
応するＣＰＵの動作内容に基づいた定義内容となってい
る。

【００２２】ところで、上記送信情報テーブルの内容（
１）　〜（４）　および受信情報テーブル（ａ）　〜（
ｃ）　の各情報は次のような内容となっている。 （１）　送信元イベントアドレス 送信元ＣＰＵがシミュレーション実行中に自己のＣＰＵ
内メモリ領域あるいはＩ／Ｏ領域の、このアドレスにア
クセスした場合、ＣＰＵ間通信が開始されるという条件
（アドレス）を指定するものである。 （２）　送信先論理計算機名 疎結合の複合ＣＰＵシステムにおける送信元ＣＰＵと送
信先ＣＰＵとの関係を定義するもので、実際には上記（
１）　の送信元イベントアドレスがアクセスされたとき
に、通信相手となるＣＰＵの被試験プログラムが動作し
ている計算機のネットワーク上での論理的な計算機名を
指定するものである。 （３）　送信データ先頭アドレス 送信元ＣＰＵ内において、送信するデータが格納されて
いるメモリの先頭アドレスを指定するものである。 （４）　送信データ長 送信元ＣＰＵ内において、送信するためにメモリから取
り出すデータの長さを指定するものである。 （ａ）　送信元論理計算機名 受信データの送信元論理計算機名を指定するもので、受
信側計算機において、データの送信元を試験実施者に対
して表示・通知するために使用するものである。 （ｂ）　送信元イベントアドレス 送信元の通信イベントを指定するもので、受信側ＣＰＵ
は、この送信元イベントアドレスに従って受信データの
処理を行う。 （ｃ）　受信データ先頭アドレス 受信側ＣＰＵにおいて、受信したデータを格納する場所
を指定するものである。

【００２３】ところで、計算機Ａと計算機Ｂとの間で送
信されるＣＰＵ定義体２３１　，２３２　の送信情報と
しては、送信元論理計算機名、送信元イベントアドレス
、データの３つの機能を有したデータが送信情報パケッ
トＰＣとして送信される。図２では、ＣＰＵ定義体２３
１　の送信情報テーブルＳＴ１　からの送信情報を例に
とって図示している。

【００２４】

【作用】このような構成において、ＣＰＵ１１を送信元
のＣＰＵとし、通信相手としてＣＰＵ１２を特定して通
信を行う場合についての擬似動作を図３のフローチャー
トを参照しながら説明する。ここで、ＣＰＵ１１，ＣＰ
Ｕ１２というのは実システム上での実機の名称であり、
これらＣＰＵ１１とＣＰＵ１２間の通信を、計算機Ａ，
Ｂを利用した擬似環境上でのシミュレーションにて実施
する。

【００２５】まず、ＣＰＵシミュレータプロセス２１１
　にて、ＣＰＵ１１のシミュレーション処理中、イベン
ト（このイベントを前述した第１のイベントとする）が
発生（図３のステップＳ１）すると、これによりＣＰＵ
定義体２３１　の送信情報テーブルＳＴ１　，ＳＴ２　
，・・・から、第１のイベントに対応した送信情報テー
ブルＳＴ１　を読み出す（ステップＳ２）。この送信情
報テーブルＳＴ１　には、（１）　送信元イベントアド
レス、（２）　送信先論理計算機名、（３）　送信デー
タ先頭アドレス、（４）　送信データ長に関するデータ
が格納されている。つまり、この送信情報テーブルＳＴ
１　では、上記（２）によりＣＰＵ１１の通信相手とな
るＣＰＵ１２に対応する計算機が計算機Ｂであることを
特定しているとともに、上記（３）　と（４）　により
送信すべきデータがどれであるかを特定している。そし
て、これらの各送信情報は共用メモリ２６１　に書き込
まれる（ステップＳ３）。

【００２６】これまでの処理においては、メッセージ送
信プロセス２４１　とメッセージ受信プロセス２５１　
は動作しておらず、待ち状態であるが、上記ステップＳ
３にて送信情報が共用メモリ２６１　に書き込まれた後
、割込み信号が発生（ステップＳ４）すると、メッセー
ジ送信プロセス２４１　が動作し、割込み信号を受信（
ステップＳ５）し、上記送信情報を共用メモリ２６１　
から読み出し（ステップＳ６）、次にその送信情報をパ
ケット化、つまり図２に示す如く送信元論理計算機名と
送信元イベントアドレスとデータという３つの機能情報
として（ステップＳ７）計算機Ｂへ送る。

【００２７】受信側の計算機Ｂでは、受信したデータの
中から、送信元イベントアドレスをキーとして、ＣＰＵ
定義体２３２　の受信情報テーブルＲＴ１　，ＲＴ２　
，・・・のうち該当する受信情報テーブルＲＴ１　を検
索し、その受信情報テーブルＲＴ１　に定義された前述
の（ａ）　，（ｂ）　，（ｃ）　の内容を読み出して、
受信したデータを格納すべきＣＰＵ１２内のメモリアド
レスを特定して、そのアドレスに格納する。

【００２８】そして、計算機Ｂからその受信情報に対す
る応答を計算機Ａに送る場合、計算機Ｂのメッセージ送
信プロセス２４２　から発信する。計算機Ａの受信プロ
セス２５１　は、これまで待ちの状態であったが、計算
機Ｂからの応答信号を受信し（ステップＳ８）、この受
信した情報を共用メモリ２６１　に書き込む（ステップ
Ｓ９）。その後、割込み信号が発生（ステップＳ１０）
すると、ＣＰＵシミュレータプロセス２１１　がこの割
込み信号を受信（ステップＳ１１）して、上記受信情報
を共用メモリ２６１から読み出し（ステップＳ１２）、
ＣＰＵ定義体２３１　の情報テーブルＲＴ１　，ＲＴ２
　，・・・のうち該当イベント（この場合、第１のイベ
ント）に対応した受信情報テーブルＲＴ１　を検索する
。そして、この受信情報テーブルＲＴ１　の定義内容、
つまり前述した（ａ）　，（ｂ）　，（ｃ）　の内容（
第１のイベントに対応した内容）を読み出す（ステップ
Ｓ１３）。

【００２９】このように本発明では、従来の如く、各Ｃ
ＰＵ間の共用メモリ（図５の共用メモリ４）を使用する
ことなく、ＣＰＵ１１側のメモリ内の指定アドレスに格
納されているデータをＣＰＵ１２側のメモリ内の指定ア
ドレスに格納することができるため、疎結合の複合ＣＰ
Ｕシステムに搭載されるソフトウェアを全く変更するこ
となくＣＰＵ間での通信をシミュレーションすることが
可能となる。

【００３０】

【実施例】図４は本発明の一実施例を示す構成図であり
、本発明をＵＮＩＸネットワークに展開したものである
。同実施例では、図１で示した計算機Ａ，Ｂとして２つ
のワークステーションを用いて２つのＣＰＵを有するシ
ステムをシミュレーションする場合を示している。同図
において、ＷＳ１，ＷＳ２はそれぞれワークステーショ
ンであり、これらはＵＮＩＸネットワークで結合されて
いる。ワークステーションＷＳ１にはシミュレーション
試験の対象となる、ここでは図示しないＣＰＵのプログ
ラム（アプリケーションプログラムと実機ターゲットＯ
Ｓおよび実機のＩ／Ｏドライバを動かすためのプログラ
ムを結合したもの）ＰＧ１と、この試験対象プログラム
ＰＧ１をシミュレーションするＣＰＵシミュレータプロ
セス３１１　、メッセージ送信プロセス３２１　、メッ
セージ受信プロセス３３１　を有している。

【００３１】ワークステーションＷＳ２もワークステー
ションＷＳ１と同様、ここでは図示しないもう一方のＣ
ＰＵの試験対象プログラムＰＧ２と、この試験対象プロ
グラムＰＧ２をシミュレーションするＣＰＵシミュレー
タプロセス３１２　、メッセージ送信プロセス３２２　
、メッセージ受信プロセス３３２　を有している。

【００３２】上記アプリケーションプログラム、ターゲ
ットＯＳ、ドライバなどは一体なものとして、それぞれ
のワークステーションＷＳ１，ＷＳ２に搭載されてシミ
ュレーションされるが、実際の試験対象となるのは、ア
プリケーションプログラムである。そして、例えばワー
クステーションＷＳ１を例にとると、ＣＰＵシミュレー
タプロセスが試験対象プログラムＰＧ１を動作させるこ
とにより、実際のＣＰＵを擬似環境上でシミュレーショ
ンする。このシミュレーション中、イベントの発生があ
ると、ワークステーションＷＳ１，ＷＳ２間でのデータ
通信が開始される。ここで、送信元のワークステーショ
ンが送信先のワークステーションを特定する場合、ＵＮ
ＩＸネットワーク上での論理計算機名として、例えばワ
ークステーションＷＳ１のホスト名をＡＰＰＬＥ、ワー
クステーションＷＳ２のホスト名をＬＥＭＯＮとして、
それを送信情報テーブルに書き込んでおけば、イベント
の発生により、ワークステーションＷＳ２が特定される
。

【００３３】これにより、ワークステーションＷＳ１，
ＷＳ２でのデータ通信が開始され、ワークステーション
の画面上に表示される通信データを確認することで、Ｃ
ＰＵ間通信試験を実施することができる。

【００３４】

【発明の効果】本発明によれば、複数のＣＰＵにより構
成される疎結合システムの実機動作を、上記各ＣＰＵ毎
に割り当てられたネットワーク結合の各計算機にてソフ
トウェアによる擬似環境下でシミュレーションする複合
ＣＰＵシステムの並列シミュレーション方式において、
疎結合の複合ＣＰＵシステムに搭載されるソフトウェア
を全く変更することなく、ＣＰＵ間通信試験を実機に依
存しない環境で、効率的に実施することが可能となり、
複合ＣＰＵシステムの開発期間の短縮化と高品質に大き
く寄与することができる。

【図面の簡単な説明】

【図１】本発明の原理を説明するための構成図である。

【図２】図１におけるＣＰＵ定義体の構成を説明するた
めの図である。

【図３】本発明の原理の処理動作を説明するためのフロ
ーチャートである。

【図４】本発明の一実施例を示すシステム構成図である
。

【図５】従来の複合ＣＰＵシステムの並列シミュレーシ
ョン方式を説明するためのシステム構成図である。

【符号の説明】

Ａ，Ｂ　　　　　　計算機

Claims (3)

【特許請求の範囲】
1. 【請求項１】　　複数のＣＰＵにより構成される疎結合
   システムの実機動作を、上記各ＣＰＵ毎に割り当てられ
   たネットワーク結合の各計算機上にてソフトウェアによ
   る擬似環境下にてシミュレーションする複合ＣＰＵシス
   テムの並列シミュレーション方式において、ネットワー
   ク結合された各計算機（Ａ，Ｂ）毎にネットワーク上で
   の一意の論理計算機名を付し、上記各計算機毎に、その
   計算機上で並列動作して単体のＣＰＵ動作を擬似するＣ
   ＰＵシミュレータプロセス（２１１　，２１２　）を設
   けるとともに、これら各ＣＰＵシミュレータプロセス（
   ２１１　，２１２　）間でのデータ通信を制御する通信
   制御部（２７１　，２７２　）を設け、さらに通信相手
   となるＣＰＵを特定するためにシミュレーション対象で
   ある疎結合の複合ＣＰＵシステムのＣＰＵ結合関係を、
   各計算機（Ａ，Ｂ）のネットワーク上での結合関係に対
   応付けた情報として定義したＣＰＵ定義体（２３１　，
   ２３２）を設け、各ＣＰＵ毎に割り当てられた計算機（
   Ａ，Ｂ）を並列動作させながら、各ＣＰＵシミュレータ
   プロセス（２１１　，２１２　）によりデータ通信の開
   始条件を検出し、この検出時にＣＰＵ定義体（２３１，
   ２３２　）の定義内容に従って相手ＣＰＵシミュレータ
   プロセスを特定して通信を行うことを特徴とする複合Ｃ
   ＰＵシステムの並列シミュレーション方式。
2. 【請求項２】　　疎結合で構成される複合ＣＰＵシステ
   ムにおけるＣＰＵ結合関係を、ネットワーク上のシミュ
   レーションを行う計算機の結合関係に対応させるための
   手段として、ＣＰＵ名を論理計算機名に対応付け、これ
   らの関係を、前記ＣＰＵ定義体に定義データの１つとし
   て設けることを特徴とする請求項１記載の複合ＣＰＵシ
   ステムの並列シミュレーション方式。
3. 【請求項３】　　疎結合で構成される複合ＣＰＵシステ
   ムにおけるＣＰＵ間通信の擬似動作を行うために、送信
   元ＣＰＵの送信開始を示す情報がアクセスされたときに
   、ＣＰＵ定義体に定義されたネットワーク上の送信先論
   理計算機名で示される送信先の指定メモリのアドレスに
   通信データを送信することを特徴とする請求項１記載の
   複合ＣＰＵシステムの並列シミュレーション方式。