JPH04352230A

JPH04352230A - 演算器およびマイクロプロセッサ

Info

Publication number: JPH04352230A
Application number: JP3127187A
Authority: JP
Inventors: Tatsuya Yokoyama; 達也横山; Tetsuhiko Hirata; 哲彦平田
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1991-05-30
Filing date: 1991-05-30
Publication date: 1992-12-07
Also published as: US5345410A

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、与えられたデ−タ間に
演算を施す演算器（以下、ＡＬＵと記す）、およびこれ
を用いたマイクロプロセッサまたはデータ処理装置に関
し、更に詳しくは、特に通信プロトコル処理に適した演
算機能を有するＡＬＵ、マイクロプロセッサおよびデー
タ処理装置に関する。

【０００２】

【従来の技術】マイクロプロセッサあるいはデータ処理
装置は、一般に２つの数値間での加減乗除等の数値演算
、及びこれらの数値についてのＡＮＤ、ＯＲ等の論理演
算を行う機能をもつＡＬＵを内蔵している。これらのマ
イクロプロセッサあるいはデータ処理装置は、各種の分
野に応用されており、その１つに通信制御装置がある。然るに、通信ネットワ−クの分野では、例えば、フロ−
制御あるいはエラ−回復等の処理を行う通信プロトコル
処理において、例えば、それぞれ所定の範囲で巡回的に
変化する数値データＢが境界データＡ、Ｃと所定の関係
にあるか否かを判定するような、モジュロを前提とした
数値間の比較演算や、加減算を必要としており、これら
の演算処理を、上述した２値間の演算機能しかもたない
従来のマイクロプロセッサで実行しようとすると、所期
の演算結果を得るために多くの命令ステップが必要とな
り、通信プロトコル処理を高速化できないという問題が
あった。

【０００３】なお、３つの数値を対象とした比較演算の
高速化に関する従来技術としては、例えば特開昭６３−
１２３０２号公報において、２つの実数デ−タＡとＢが
、Ａ−Ｃ≦Ｂ≦Ａ＋Ｃ（Ｃは許容誤差）の関係にあるか
否かを判定できるようにしたデータ処理装置（ＡＬＵ）
の構成が提案されている。

【０００４】

【発明が解決しようとする課題】然るに、上記従来公知
のＡＬＵは、３つの値（以下、３値と言う）を対象とし
た単なる大小比較の機能を備えたに過ぎず、通信プロト
コル処理で必要となるモジュロを前提、あるいは条件と
した加減算や、モジュロを考慮に入れて行う３値の比較
演算の機能は備えていない。従って、仮に上記公知のＡ
ＬＵを適用したとしても、通信プロトコル処理に多くの
命令ステップの実行が必要となるため、プロトコル処理
の高速化を達成することはできない。

【０００５】本発明の目的は、上述した通信プロトコル
処理に必要となるモジュロを前提とした数値データの加
減算、あるいは比較演算を容易に実行できるようにした
ＡＬＵ、マイクロプロセッサまたはデータ処理装置を提
供することにある。

【０００６】

【課題を解決するための手段】上記目的を達成するため
に、本発明では、マイクロプロセッサあるいはデータ処
理装置の実行命令の１つとして、モジュロを前提とした
加減算、あるいは比較演算の実行を指令するための特定
の命令を用意しておき、マイクロプロセッサあるいはデ
ータ処理装置に、上記特定の命令に応答してモジュロ加
減算、あるいはモジュロ比較演算を実行できる演算機能
を設けたことを特徴とする。

【０００７】モジュロ加減算のための命令は、例えば、
演算種別を示す命令部（ＩＮＳＴ）と、被演算デ−タの
所在、例えば汎用レジスタの番号を示すパラメ−タ部（
Ｓ１、Ｓ２）と、モジュロ演算に必要となるマスクデ−
タの所在を示すパラメ−タ部（ＭＯＤ）と、演算結果を
格納するエリアを示すパラメ−タ部（ＤＳＴ）とを含む
。また、モジュロ比較演算のための命令は、例えば、命
令部（ＩＮＳＴ）と、比較デ−タの所在をそれぞれ指定
するためのパラメ−タ部（Ｓ１、Ｓ２、Ｓ３）とを含む
命令フォーマットとする。

【０００８】上記特殊な命令を実行するために、本発明
のマイクロプロセッサは、従来のマイクロプロセッサが
備えていた２入力（２値）の演算器の他に、３入力（３
値）のモジュロを前提をする演算器と、マイクロプロセ
ッサの内部バスに接続された３つのデ−タ入力ポ−トＡ
、Ｂ、Ｃとを備えたＡＬＵを用いる。更に詳述すると、
上記３値の演算器は、実行すべき命令がモジュロ前提の
演算命令の場合に起動されるもので、上記入力ポートか
らの入力データＡ、Ｂ、Ｃを対象として（Ａ±Ｂ）ｍｏ
ｄ（Ｃ＋１）の演算動作を行うモジュロ加減算器と、上
記入力データＡ、Ｂ、Ｃを対象として、モジュロを前提
としたＡ≦Ｂ≦Ｃ、Ａ≦Ｂ＜Ｃ、Ａ＜Ｂ≦Ｃ、およびＡ
＜Ｂ＜Ｃのうちの少くなくとも１つの判定を行う３値比
較演算器とからなる。尚、上記２値演算器には、上記デ
−タ入力ポ−トＡ、Ｂ、Ｃからの入力データのうちの２
つが与えられ、実行すべき命令の種類に応じて、上記２
値演算器と３値演算器の何れかの演算結果がＡＬＵ出力
として選択的に出力される。

【０００９】

【作用】本発明によれば、通信プロトコル処理に必要な
モジュロを前提とした加減算、あるいは比較演算を、１
つの命令（例えば、モジュロ加減算命令、あるいは３値
比較演算命令）で実行できるため、これらの処理を高速
化することができる。なお、本発明において、マイクロ
プロセッサの内部バスを、特に上述したＡＬＵの３つの
入力データと１つの出力データに対応する４つの独立し
たバスからなる構成にした場合、モジュロ演算に必要な
デ−タをＡＬＵに同時に供給することができるため、上
述した特殊な演算処理をより高速化することが可能とな
る。

【００１０】

【実施例】以下、本発明の実施例について図面を参照し
て説明する。

【００１１】〔実施例１〕図１は、本発明によるマイク
ロプロセッサを適用した通信制御装置の１例を示すブロ
ック図である。通信制御装置８は、計算機９とネットワ
ーク１１との間に接続され、マイクロプロセッサ１と、
上記マイクロプロセッサ１が実行する命令セット（マイ
クロプログラム）を格納するための命令メモリ２と、ロ
−カルメモリ３と、送受信デ−タを格納するためのバッ
ファメモリ５と、上記ネットワ−ク１１との間のインタ
フェ−ス動作を行うＭＡＣ・ＬＳＩ回路７と、上記計算
機９との間のインタフェ−ス動作を行う計算機インタフ
ェ−ス部６と、上記マイクロプロセッサ１、ロ−カルメ
モリ３、バッファメモリ５、ＭＡＣ・ＬＳＩ７、および
計算機インタフェ−ス部６を接続する制御バス４とから
構成されている。上記マイクロプロセッサ１は、命令メ
モリ２に格納された命令セットに従い、プロトコル処理
等の通信制御処理動作を実行する。

【００１２】図２は、図１に示したマイクロプロセッサ
１の詳細な構成を示す図である。マイクロプロセッサ１
は、外部の命令メモリ２から読み出された命令に従って
プロセッサの内部動作を制御するためのシ−ケンサ１０
と、外部のバッファメモリ５およびロ−カルメモリ３へ
のアクセスを制御するためのメモリアクセス制御ユニッ
ト５０と、制御バス４との間のインタフェ−ス動作を行
うためのバス制御回路８０と、後述するモジュロ演算を
高速に実行する機能を備えたＡＬＵ２０と、比較判定結
果を一時的に保持するためのコンディションコ−ドレジ
スタ４０と、演算デ−タを格納するための汎用レジスタ
３０と、メモリアクセスするデ−タを一時的に保持する
ためのバスバッファ６０と、汎用レジスタ３０とＡＬＵ
２０とシ−ケンサ１０とバスバッファ６０を接続するた
めの内部デ−タバス７０とから構成される。

【００１３】以下、上記マイクロプロセッサ１により、
ＯＳＩ通信プロトコル（レイヤ４）のトランスポ−トプ
ロトコル・クラス４（以下、ＴＰ４と記す）を実行する
場合を例にとって、ＡＬＵ２０の機能について説明する
。先ず、ＴＰ４の概要について説明する。

【００１４】図３は、ＴＰ４におけるデ−タ転送に関す
るプロトコルシ−ケンスを示す図である。デ−タ送信局
は、送信すべきデ−タにシ−ケンス番号を付加し、ＤＴ
パケットとして次々と送信する。各パケットに付される
シ−ケンス番号は、０から始まる昇順の番号であり、予
め決められた最大値に達すると再び０に戻る。ＴＰ４に
おける上記シ−ケンス番号は、例えば７ビットで表現さ
れる普通フォ−マットの場合、最大値を１２７、最小値
を０とする循環的に変化する値である。デ−タ受信局は
、ＤＴパケットを受信すると、次に受信を期待するパケ
ットがもつべきシ−ケンス番号と、連続受信可能なパケ
ット数（以下、このパケット数の値をクレジット値ＣＤ
Ｔと言う）とを含むＡＫパケットを返信する。デ−タ送
信局は、受信局からのＡＫパケットを受信することによ
って、送信デ−タが相手局に正常に送信されたことを認
識できる。なお、デ−タ送信局は、予め決められた範囲
（以下、ウインドウと記す）内で、上記ＡＫパケットの
受信を待つことなく、デ−タ（ＤＴパケット）を次々と
連続して送信することができる。上記ＤＴパケットとＡ
Ｋパケットは、例えば図４に示すパケットフォ−マット
となっている。

【００１５】図５は、図３のＡ時点におけるウインドウ
の状態を示す。送信局は、Ａ時点での直前の受信パケッ
トＡＫ１２７の内容から、既に送信済みのパケットＤＴ
１２６までが相手局に正常に受信されていること、およ
び、上記受信パケットＡＫ１２７が示すクレジット値Ｃ
ＤＴが　’１５’であることから、その後、ＤＴ１３ま
でのパケットは、相手局からの新たなＡＫパケットの受
信を待つこと無く、連続して送信できることが判る。

【００１６】送信局は、ＤＴパケットの送信の都度、シ
−ケンス番号を更新し、相手局からのＡＫパケットの受
信の都度、ウインドウをスライドさせて行く。本明細書
では、かかる処理を「ウインドウ制御処理」と定義する
。また、実施例では、上記ウインドウ制御処理を、送信
状態変数ＶＳ、ウインドウ下限値ＬＷＥ、ウインドウ上
限値ＵＷＥ、及びクレジット値ＣＤＴの４つのパラメ−
タを使って制御するものとする。ここで、送信状態変数
ＶＳは、次に送信するＤＴパケットに付加するシ−ケン
ス番号ＮＲを示す。ウインドウ下限値ＬＷＥは、次に応
答を期待するＤＴパケットのシ−ケンス番号であり、最
後に受信したＡＫパケットのシ−ケンス番号ＮＲに等し
い。ウインドウ上限値ＵＷＥは、ＡＫパケットを受信す
ることなしに、連続してデ−タを送信できる最大のシ−
ケンス番号であり、ウインドウ下限値ＬＷＥにクレジッ
ト値ＣＤＴを加えた値に等しい。また、クレジット値Ｃ
ＤＴは、相手局が受信できるＤＴパケット数であり、最
後に受信したＡＫパケットのクレジット値ＣＤＴに等し
い。

【００１７】本発明の目的の１つは、上述したウインド
ウ制御のための処理を高速化することにある。

【００１８】図６は、通信制御装置において、ＤＴパケ
ット送信時に行なうウインドウ制御処理のためのフロ−
チャートを示す。ＤＴパケットの送信時には、先ず、送
信状態変数ＶＳが、ウインドウの下限値ＬＷＥと上限値
ＵＷＥとで決まる所定の範囲内にあるかどうかを判定す
る（ステップ１０００）。もし、送信状態変数ＶＳが上
記範囲内にあれば、ＤＴパケットを送信可能な状態にあ
り、送信デ−タにシ−ケンス番号ＮＲを付加した図４に
示すフォーマットのＤＴパケットを送信した後（１００
１）、次のデ−タ送信に備えて送信状態変数ＶＳの値を
＋１しておく（１００２）。この時、モジュロ演算が施
される。すなわち、＋１した送信状態変数ＶＳの値が予
め決められた最大値を越えた場合、送信状態変数ＶＳの
値を　’０’にする。一方、送信状態変数ＶＳが、上記
ウインドウの下限値ＬＷＥと上限値ＵＷＥとで決まる所
定の範囲内にない場合は、次のＤＴパケットを直ちに送
信することができない状態にあり、新たなＡＫパケット
が受信されるまで送信処理を待ち合わせる（１００３）
。

【００１９】図７は、図６のステップ１０００で行う判
定処理、すなわち、送信状態変数ＶＳがウインドウの下
限値ＬＷＥと上限値ＵＷＥの間にあるかどうかの判定を
、２値演算機能のＡＬＵを内蔵した従来のマイクロプロ
セッサで処理する場合の詳細フロ−チャートを示す。図７から明らかな如く、従来のマイクロプロセッサでは
、変数ＶＳが下限値ＬＷＥと上限値ＵＷＥの間にあるか
どうかの判定（モジュロを前提とした３値比較演算処理
）に６つの比較判定処理１０００−１〜１０００−６を
必要としており、このルーチンだけで複数命令からなる
マイクロプログラムを実行する必要があった。

【００２０】図８は、通信制御装置でＡＫパケットの受
信時に行なうウインドウ制御処理のフロ−チャートを示
す。ＡＫパケット受信時には、ＡＫパケットからシ−ケ
ンス番号ＮＲとクレジット値ＣＤＴとを抽出した後（ス
テップ１００４）、上記シ−ケンス番号ＮＲの正常性を
チェックする（１００５）。もし、シ−ケンス番号ＮＲ
が正しくなければエラ−処理を行ない（１００８）、シ
−ケンス番号ＮＲが正しければ、上記シ−ケンス番号Ｎ
Ｒを新たなウインドウ下限値ＬＷＵとし（１００６）、
上記新たなウインドウ下限値ＬＷＵにクレジット値ＣＤ
Ｔを加えた値を新たなウインドウ上限値ＵＷＥとする（
１００７）。この時、モジュロ演算を施す。

【００２１】図９は、上述したＡＫパケットのシ−ケン
ス番号ＮＲチェック（ステップ１００５）を、２値演算
機能のＡＬＵを内蔵する従来のマイクロプロセッサで処
理する場合の詳細フロ−を示す。このフローチャートか
ら明らかな如く、従来のマイクロプロセッサでは、モジ
ュロ演算を伴う上記シ−ケンス番号ＮＲの判定処理にも
、６つの比較判定ステップ１００５−１〜１００５−６
が必要で、前述の送信状態変数の判定と同様に、複数命
令からなるマイクロプログラムを実行する必要があった
。

【００２２】図１０は、従来の２値演算機能に加えて、
上述したモジュロ演算を伴うウインドウ制御処理を高速
に実行するための３値演算機能を備えた本発明によるＡ
ＬＵ２０の外部接続仕様を示す。ＡＬＵ２０は、３つの
デ−タ入力ポ−トＡ、Ｂ、Ｃと、１つのデ−タ出力ポ−
トＦと、入力イネ−ブル信号ＩＥ、演算命令ＣＭＤ、お
よび出力イネ−ブル信号ＯＥの入力線と、キャリ−出力
フラグＣＦ、ゼロ出力フラグＺＦ、および比較判定フラ
グＴＦの出力線とを備えている。本実施例では、上記デ
−タの入力ポ−トＡ、Ｂ、Ｃ、およびデ−タ出力ポ−ト
Ｆは、それぞれ互いに独立した４本の内部デ−タバス７
０（Ａバス、Ｂバス、Ｃバス、Ｆバス）に接続されてい
る。また、演算命令ＣＭＤ、入力イネ−ブル信号ＩＥ、
および出力イネ−ブル信号ＯＥはシ−ケンサ１０から出
力され、キャリ−出力フラグＣＦ、ゼロ出力フラグＺＦ
、および比較判定フラグＴＦは、コンディションコ−ド
レジスタ４０を介して、上記シ−ケンサ１０に入力され
ている。

【００２３】次に、本実施例において、シ−ケンサ１０
からＡＬＵ２０への演算動作の指示方法について説明す
る。

【００２４】図１１は、シ−ケンサ１０が実行するウイ
ンドウ制御処理のためのマクロ命令フォ−マットの一例
を示す。本実施例では、ウインドウ制御処理命令として
、モジュロを考慮した加算命令ＭＡＤＤと、モジュロを
考慮した減算命令ＭＳＵＢと、モジュロを考慮した３値
に対する比較演算命令ＭＣＭＰｎとの３種類の命令を用
意する。モジュロ加算命令ＭＡＤＤとモジュロ減算命令
ＭＳＵＢは、シ−ケンス番号とウインドウの更新処理に
使用される。一方、３値比較演算命令ＭＣＭＰｎは、Ｄ
Ｔパケット送信時のウインドウチェック（図６のステッ
プ１０００における処理）または、ＡＫパケット受信時
の正常性チェック（図８のステップ１００５における処
理）を１命令で行なうためのものである。本実施例では
、これらのマクロ命令による演算は、マイクロプロセッ
サ１内の汎用レジスタ３０上に格納されたデ−タに対し
て実行される。

【００２５】モジュロ加減算命令（モジュロ加算命令Ｍ
ＡＤＤとモジュロ減算命令ＭＳＵＢ）は、図１１に示す
如く、演算種別を示す命令コ−ドＩＮＳＴ部、２つの被
演算デ−タが格納されているレジスタの番号を示すＳ１
部とＳ２部、モジュロ演算に必要なマスクデ−タが格納
されているレジスタ番号を示すＭＯＤ部、および演算結
果を格納するためのレジスタ番号を示すＤＳＴ部から構
成されている。上記ＭＯＤ部が示すレジスタの値は、本
実施例では「２のｎ乗−１」で示される値となっている
。これは、シ−ケンス番号の最大値が２のｎ乗で定義さ
れているためである。

【００２６】一方、３値比較演算命令ＭＣＭＰｎは、命
令コ−ドＩＮＳＴ部、それぞれ比較デ−タが格納されて
いるレジスタ番号を示すＳ１部、Ｓ２部、Ｓ３部、比較
結果が条件を満たさなかった場合に次に実行すべき命令
の飛び先アドレスを示すＡＤＲ部から構成されている。本実施例では、上記３値比較演算命令ＭＣＭＰｎとして
は、例えば、Ｓ１≦Ｓ２≦Ｓ３の関係が成立するか否か
を判定するための命令ＭＣＭＰ１、Ｓ１≦Ｓ２＜Ｓ３の
関係が成立するか否かを判定するための命令ＭＣＭＰ２
、Ｓ１＜Ｓ２≦Ｓ３の関係が成立するか否かを判定する
ための命令ＭＣＭＰ３、Ｓ１＜Ｓ２＜Ｓ３の関係が成立
するか否かを判定するための命令ＭＣＰＭ４の４種類を
用意することにより、境界値の扱いに対して柔軟性を持
たせている。これらの判定命令は、単なる３値の大小比
較ではなく、あるパラメ−タ値がウインドウ下限値とウ
インドウ上限値との範囲内にあるかどうかを判定するた
めのものである。

【００２７】次に、上述した命令の実行を制御するシ−
ケンサ１０の動作について、図１２〜図１４に示すフロ
−チャートを参照して説明する。

【００２８】図１２において、シ−ケンサ１０は、命令
メモリ２から実行すべき１つの命令を取り出し（１０１
０）、命令コ−ドＩＮＳＴ部をデコ−ドする（ステップ
１０１１）。上記実行すべき命令が、モジュロ加算命令
ＭＡＤＤ又は、モジュロ減算命令ＭＳＵＢの場合は、図
１３に示すように、上記命令のＳ１部で示されるレジス
タの内容をＡバスに、Ｓ２部で示されるレジスタの内容
をＢバスに、ＭＯＤ部で示されるレジスタの内容をＣバ
スにそれぞれ同時に出力し（１０１５）、ＡＬＵ２０に
対して入力イネ−ブル信号ＩＥ、出力イネ−ブル信号Ｏ
Ｅ、および演算命令ＣＭＤを与える（１０１６）。次に
、ＡＬＵ２０が出力した演算結果を、ＤＳＴ部で示され
るレジスタに転送する（１０１７）。

【００２９】一方、上記実行すべき命令が、３値比較演
算命令ＭＣＭＰｎの場合は、図１４に示すように、上記
命令のＳ１部で示されるレジスタの内容をＡバスに、Ｓ
２部で示されるレジスタの内容をＢバスに、またＳ３部
で示されるレジスタの内容をＣバスにそれぞれ同時に出
力し（１０１８）、ＡＬＵ２０に対して入力イネ−ブル
信号ＩＥと演算命令ＣＭＤとを与える（１０１９）。次
に、ＡＬＵ２０が行った３値比較演算の結果を示す判定
フラグＴＦの状態を、コンディションコ−ドレジスタ４
０を介して取り込み、判定する（１０２０）。もし、上
記判定フラグＴＦが　’１’にセットされていれば、現
在実行している命令の直後の命令を次に実行すべき命令
とし、　’１’にセットされていなければ、上記命令の
ＡＤＲ部で指示されるアドレスにある命令を次に実行す
べき命令とする（１０２１）。

【００３０】図１２において、命令が、上記モジュロ加
減算命令、３値比較演算命令ＭＣＭＰｎのいずれにも該
当しない場合は、２値演算命令を実行する（１０１４）
。

【００３１】次に、図１５を参照して、ＡＬＵ２０の内
部構成について説明する。ＡＬＵ２０は、それぞれＡバ
ス、Ｂバス、Ｃバスに接続され、シ−ケンサ１０からの
入力イネ−ブル信号ＩＥに応答して上記各バス上のデ−
タをＡＬＵ内部に取り込む第１入力ラッチＡ１００、第
２入力ラッチＢ２００、および第３入力ラッチＣ３００
と、上記シ−ケンサ１０からの演算命令ＣＭＤをデコ−
ドし、上記演算命令がモジュロ加減算命令（ＭＡＤＤま
たはＭＳＵＢ）または３値比較演算命令（ＭＣＭＰｎ）
場合は制御信号ＣＭＤ３を、それ以外の２値演算命令の
場合は制御信号ＣＭＤ２を出力する命令デコ−ダ８００
と、上記命令デコ−ダ８００から出力される制御信号Ｃ
ＭＤ３に応答して、上記第１〜第３入力ラッチにある３
つのデータを用いた演算を実行する３値演算器４００と
、上記第１〜第３入力ラッチが保持する３つのデ−タの
中、第１、第２の入力ラッチからの出力データを用いて
、上記命令デコ−ダ８００から出力される制御信号ＣＭ
Ｄ２に応じた演算動作を行う２値演算器５００と、上記
シ−ケンサ１０からの出力イネ−ブル信号ＯＥおよび上
記デコーダ８００の出力に応答して、上記３値演算器４
００または２値演算器５００からの出力デ−タを選択的
にデ−タ出力ポ−トＦに出力するための出力ラッチ７０
０とで構成される。

【００３２】上記３値演算器４００は、例えば図１６に
示す如く、モジュロ加減算器４０１と、３値比較演算器
４５０と、図１５に示したデコーダ８００から出力され
る演算命令ＣＭＤ３の内容に応じて、上記モジュロ加減
算器４０１または３値比較演算器４５０に起動命令ＣＭ
Ｄ３’またはＣＭＤ３”を供給するための命令デコ−ダ
４９０とから構成される。

【００３３】上記モジュロ加減算器４０１は、ポートＡ
（入力ラッチＡ）とポートＢ（ラッチＢ）にラッチされ
たデ−タを加減算デ−タとして取り込み、ポートＣ（入
力ラッチＣ）にラッチされたデ−タをモジュロ演算のマ
スクデ−タとして取り込み、演算結果Ｆ１を出力ラッチ
７００に出力する機能をもつ。一方、３値比較演算器４
５０は、ポートＡとポート力Ｃにラッチされたデ−タを
それぞれウインドウの下限値と上限値とし、ポートＢに
ラッチされたデ−タを被判定デ−タとして取り込み、被
判定デ−タが上記ウインドウの下限値と上限値との範囲
内にあるか否かを判定し、その判定結果をＴＦビットと
して出力する機能をもつ。

【００３４】図１７は、ＡＬＵ２０の内部動作を示すフ
ロ−チャートである。ＡＬＵ２０は、先ず、シ−ケンサ
１０からの演算命令ＣＭＤをデコ−ドする（ステップ１
０３０）。上記演算命令がモジュロ加減算命令（ＭＡＤ
ＤまたはＭＳＵＢ）の場合は、デコーダ４５０から出力
される制御信号ＣＭＤ３’によってモジュロ加減算器４
０１が動作し、入力ラッチ１００，２００，３００にラ
ッチされたＡバス、Ｂバス、およびＣバス上のデ−タを
、それぞれを３値演算器４００内のモジュロ加減算器４
０１に入力する。演算結果は、出力ラッチ７００を介し
てＦバス上に出力される（１０３３）。上記演算命令が
、３値比較演算命令ＭＣＭＰｎの場合は、デコーダ４５
０から出力される制御信号ＣＭＤ３”によって３値比較
演算器４５０が動作し、上記Ａバス、Ｂバス、およびＣ
バス上のデ−タが３値演算器４００内の３値比較演算器
４５０に入力され、比較演算の結果がＴＦビットとして
出力される（１０３４）。演算命令が、上記モジュロ加
減算命令と３値比較演算命令のいずれにも該当しない場
合は、デコーダ８００から出力される制御信号ＣＭＤ２
によって２値演算器５００が動作し、ＡバスとＢバス上
のデ−タが上記２値演算器５００に入力され、制御信号
ＣＭＤ２に応じて実行された演算結果がＦバスに出力さ
れる。この演算において、もしキャリ−が発生した場合
は、ＣＦビットが出力され、演算結果が０の場合は、Ｚ
Ｆビットが出力される（１０３５）。図１８は、モジュ
ロ加減算器４０１の構成を示す。モジュロ加減算器４０
１は、ポ−トＡとポ−トＢから入力された２つのデ−タ
間で加算動作または減算動作を行う加減算器４０２と、
上記加減算器４０２の出力とポ−トＣからの入力デ−タ
との間で各ビット毎の論理積をとるＡＮＤ回路４０３と
から構成され、これによってモジュロを考慮した加減算
を行う。例えば、モジュロ１２８の場合、１２７＋２＝
１や、１−１２７＝２といった結果を出力する。

【００３５】図１９は、３値比較演算器４５０の構成を
示す。３値比較演算器４５０は、ポ−トＡとポ−トＢの
入力デ−タの大小比較を行うＡ：Ｂ比較器４５１と、ポ
−トＢとポ−トＣの入力デ−タの大小比較を行うＢ：Ｃ
比較器４５２と、ポ−トＡとポ−トＣの入力デ−タの大
小比較を行うＡ：Ｃ比較器４５３と、これらの比較器４
５１〜４５３における比較結果に基づいて、被判定デ−
タＢがウインドウの下限値Ａと上限値Ｃの範囲内にある
かどうかを判定する４種類の判定回路（Ａ≦Ｂ＜Ｃ判定
回路４５４、Ａ≦Ｂ≦Ｃ判定回路４５５、Ａ＜Ｂ≦Ｃ判
定回路４５６、およびＡ＜Ｂ＜Ｃ判定回路４５７）と、
これらの判定回路４５４、４５５、４５６、４５７が出
力する判定結果の中から前記演算命令ＣＭＤ（制御信号
ＣＭＤ３”）に対応した判定結果を選択し、ＴＦビット
として出力するためのセレクタ４５８とから構成される
。例えば、ＴＰ４のプロトコル処理では、ＤＴパケット
送信時のウインドウ制御においてＡ≦Ｂ＜Ｃの判定を、
また、ＡＫパケット受信時のウインドウ制御においてＡ
＜Ｂ≦Ｃの判定を行っている。本実施例では、これらの
判定機能の他に、Ａ≦Ｂ≦Ｃ、Ａ＜Ｂ＜Ｃの判定回路も
設けておくことにより、境界点（値が等しい場合）での
判定条件に対する種々の要求に柔軟に対応できるように
している。

【００３６】図２０は、上述したＡ：Ｂ比較器４５１、
Ｂ：Ｃ比較器４５２、およびＡ：Ｃ比較器４５３の機能
を、入力条件と出力信号の関係で表した図である。

【００３７】図２１はＡ≦Ｂ＜Ｃ判定回路４５４の具体
的な回路構成の１例を、また、図２１は上記回路４５４
の入力信号と出力信号の関係を示す。

【００３８】図２３はＡ≦Ｂ≦Ｃ判定回路４５５の具体
的回路構成の１例を、また、図２４は上記回路４５５の
入力信号と出力信号の関係を示す。

【００３９】図２５はＡ＜Ｂ≦Ｃ判定回路４５６の具体
的回路構成の１例を、また、図２６は上記回路４５６の
入力信号と出力信号の関係を示す。

【００４０】図２７はＡ＜Ｂ＜Ｃ判定回路４５７の具体
的回路構成の１例を、また、図２８は上記回路４５７の
入力信号と出力信号の関係を示す。

【００４１】図２９は、上記実施例によるＡＬＵ２０の
動作を示すタイムチャ−トである。上記実施例によれば
、ＡＬＵ２０内に、従来の２値演算回路の他に、モジュ
ロを前提とした加減算処理と、モジュロを前提とした３
値比較演算処理とを実行するための専用のハ−ドウエア
回路を設けることにより、通信制御装置が必要とするウ
インドウ制御処理を、簡単な命令セットで実現できるよ
うにしている。また、上記実施例によれば、マイクロプ
ロセッサ１の内部デ−タバス７０が、互いに独立した複
数のバスで構成され、演算に必要な複数のデ−タを並列
的にＡＬＵに供給できるようになっているため、命令実
行のための準備時間が短縮され、演算結果が迅速に得ら
れる。

【００４２】〔実施例２〕図３０は、本発明の第２の実
施例として、内部デ−タバス７０が、ＡＬＵの各ポート
に共用される構成のマイクロプロセッサ１を示す。本実
施例において、ＡＬＵ２０は、シーケンサ１０から与え
られる３つの入力イネ−ブル信号ＩＥＡ、ＩＥＢ、ＩＥ
Ｃによって、ポ−トＡ、Ｂ、Ｃへのデ−タ入力を制御し
ている。

【００４３】図３１は、図３０に示したＡＬＵ２０の内
部構成の１例を示す。図３１において、入力イネ−ブル
信号ＩＥＡは、入力ラッチＡへのデ−タ入力を制御する
。同様に、入力イネ−ブル信号ＩＥＢは入力ラッチＢ、
入力イネ−ブル信号ＩＥＣは入力ラッチＣのデ−タ入力
を制御する。ＡＬＵ２０の他の構成要素は、実施例１と
同様である。

【００４４】次に、本実施例におけるシ−ケンサ１０の
動作フロ−について説明する。命令メモリ２から命令を
取り出し、命令の種別を解析するまでの動作は、図１２
で説明した実施例１の動作フロ−と同様である。

【００４５】図３２は、シ−ケンサ１０が、モジュロ加
算命令ＭＡＤＤ、またはモジュロ減算命令ＭＳＵＢをＡ
ＬＵ２０に発行する場合の制御動作を示すフロ−チャー
トである。シ−ケンサ１０は、命令メモリ２から読み出
した命令のＳ１部で指定されるレジスタの内容を内部デ
−タバス７０に読み出すと共に、入力イネ−ブル信号Ｉ
ＥＡを出力することにより、ＡＬＵ２０のポ−トＡ（入
力ラッチＡ）に上記データバス上のデ−タを入力する（
ステップ１０４０）。次に、上記命令のＳ２部で指定さ
れるレジスタの内容を内部デ−タバス７０に読み出し、
入力イネ−ブル信号ＩＥＢを出力することにより、ＡＬ
Ｕのポ−トＢにデ−タを入力する（１０４１）。同様に
、上記命令のＭＯＤ部で指定されるレジスタの内容を内
部デ−タバス７０に読み出し、入力イネ−ブル信号ＩＥ
Ｃを出力することにより、ＡＬＵのポ−トＣにデ−タを
入力する（１０４２）。次に、ＡＬＵに演算命令ＣＭＤ
を与え（１０４３）、汎用レジスタ３０から内部デ−タ
バス７０へのデ−タ出力を禁止した状態で、ＡＬＵ２０
に出力イネ−ブル信号ＯＥを与え（１０４４）、ＡＬＵ
２０から内部データバス７０に出力されたデ−タを、上
記命令のＤＳＴ部で指定されたレジスタに設定する（１
０４５）。

【００４６】図３３は、シ−ケンサ１０がモジュロを考
慮した３値の比較演算命令をＡＬＵ２０に発行する場合
の制御動作を示すフロ−チャートである。シ−ケンサ１
０は、命令メモリ２から読み出した命令のＳ１部で指定
されるレジスタの内容を内部デ−タバス７０に読み出し
、入力イネ−ブル信号ＩＥＡを出力することにより、Ａ
ＬＵのポ−トＡにデ−タを入力する（ステップ１０５０
）。次に、上記命令のＳ２部で指定されるレジスタの内
容を内部デ−タバス７０に読み出し、入力イネ−ブル信
号ＩＥＢを出力することにより、ＡＬＵのポ−トＢにデ
−タを入力し（１０５１）、同様に、上記命令のＳ３部
で指定されるレジスタの内容を内部デ−タバス７０に読
み出し、入力イネ−ブル信号ＩＥＣを出力することによ
り、ＡＬＵのポ−トＣにデ−タを入力する（１０５２）
。次に、演算命令ＣＭＤを出力した後（１０５３）、Ａ
ＬＵが行った３値比較演算の結果を示す判定フラグＴＦ
の状態を、コンディションコ−ドレジスタ４０を介して
取り込み、これを判定する（１０５４）。もし、上記判
定フラグＴＦが　’１’にセットされていれば、命令メ
モリ２にある現在実行中の命令の次の命令を、次に実行
すべき命令として選択し、上記判定フラグＴＦが　’１
’にセットされていなければ、上記実行中の命令のＡＤ
Ｒ部で指定されたアドレスにある命令を、次に実行すべ
き命令として選択する（１０５５）。

【００４７】図３４は、上述した実施例２のＡＬＵの動
作を示すタイムチャ−トである。本実施例によれば、マ
イクロプロセッサが内部デ−タバス７０を１本しか備え
ていないため、３値演算のためのデ−タをＡＬＵに同時
に供給することができないが、３値演算そのものはＡＬ
Ｕ２０への１つの命令で実行することができる。

【００４８】〔実施例３〕上述した実施例１、実施例２
においては、モジュロ加減算に必要なマスクデ−タが、
演算動作の都度、ＡＬＵ２０のデ−タ入力ポ−トＣに入
力される構成となっている。しかしながら、通信プロト
コルで使用されるモジュロ値は、通信相手装置とのネゴ
シエ−ションによって一度決定されれば、その後は変更
されない場合がある。このようにモジュロ値が通信動作
中に固定値デ−タとして扱われる場合、モジュロ値を演
算の都度ＡＬＵ２０に入力する動作は冗長であり、特に
、実施例２のように演算に必要な複数のデ−タをシ−ケ
ンシャルに供給せざるを得ない構成の場合には、演算所
要時間の増大要因の１つとなる。

【００４９】本実施例は、モジュロ演算に必要となるマ
スクデ−タをＡＬＵ内部に保持できるようにしたもので
あり、図３５に示す如く、モジュロ加減算器４０１を、
図１８に示した加減算器４０２、ＡＮＤ回路４０３の他
に、ポ−トＡに入力されるデ−タを保持するためのマス
クデ−タレジスタ４０４と、命令デコ−ダ４０５を備え
た構成としている。上記命令デコ−ダ４０５は、シ−ケ
ンサ１０からの与えられる初期化命令と加減算命令に応
答して、マスクデ−タレジスタ４０４または加減算器４
０２を選択的に動作させるためのものである。本実施例
において、シ−ケンサ１０は、通常の通信プロトコル処
理に入る前に、ＡＬＵに初期化命令を与え、上記マスク
デ−タレジスタ４０４にモジュロ値を初期設定する。モ
ジュロ加減算器４０１は、その後、シ−ケンサ１０から
モジュロ加減算命令を受けると、上記マスクデ−タレジ
スタ４０４の内容を、マスクデ−タとしてＡＮＤ回路４
０３に入力する。本実施例によれば、モジュロ加減算に
必要なマスクデ−タを予めＡＬＵ２０内のレジスタに保
持しておき、これを利用するようにしているため、モジ
ュロ演算時には、その都度、外部からＡＬＵ２０へマス
クデ−タを供給する必要がなくなり、演算処理の所要時
間を短縮できるという効果がある。

【００５０】

【発明の効果】以上の説明から明らかなように、本発明
によれば、モジュロを前提とした加減算または比較演算
のための演算器を備え、これらの演算と対応した特別な
命令を用意しているため、特に通信プロトコル処理に適
したＡＬＵおよびプロセッサを提供することができる。

【図面の簡単な説明】

【図１】本発明を適用したマイクロプロセッサを備える
通信制御装置の構成図。

【図２】上記マイクロプロセッサの構成を示す図。

【図３】ＯＳＩトランスポ−トプロトコル・クラス４の
デ−タ転送シ−ケンスを説明するための図。

【図４】ＴＰ４のＤＴパケットとＡＫパケットのフォ−
マットを示す図。

【図５】通信プロトコル処理におけるウインドウの概念
を説明するための図。

【図６】ＤＴパケット送信時に実行されるウインドウ制
御処理のための動作フロ−チャート。

【図７】ＤＴパケット送信時に実行されるウインドウ制
御処理における送信可、送信不可判定ステップの詳細を
示す動作フロ−チャート。

【図８】ＡＫパケット受信時に実行されるウインドウ制
御処理のための動作フロ−チャート。

【図９】ＡＫパケット受信時に実行されるウインドウ制
御処理におけるシ−ケンス番号の正常性チェックステッ
プの詳細を示すフロ−チャート。

【図１０】上記マイクロプロセッサを構成するＡＬＵ２
０の外部接続仕様を示す図。

【図１１】上記マイクロプロセッサが実行するモジュロ
加減算および３値比較演算のためのマイクロ命令フォ−
マットを示す図。

【図１２】上記マイクロプロセッサに含まれるシ−ケン
サ１０が行なう制御動作の主要部を示すフロ−チャート
。

【図１３】上記シ−ケンサ１０がモジュロ加減算命令実
行時に行う制御動作を示すフロ−チャート。

【図１４】上記シ−ケンサ１０が３値比較演算命令実行
時に行う制御動作を示すフロ−チャート。

【図１５】ＡＬＵ２０の１実施例を示す構成図。

【図１６】ＡＬＵ２０を構成する３値演算器４００の１
実施例を示す構成図。

【図１７】ＡＬＵ２０の動作を示すフロ−チャート。

【図１８】３値演算器４００を構成するモジュロ加減算
器４０１の１実施例を示す構成図。

【図１９】３値演算器４００を構成する３値比較演算器
４５０の１実施例を示す構成図。

【図２０】３値演算比較器４５０を構成する比較器４５
１〜４５３の機能を示す図。

【図２１】３値比較演算器４５０を構成するＡ≦Ｂ＜Ｃ
判定回路４５４の１実施例を示す回路図。

【図２２】Ａ≦Ｂ＜Ｃ判定回路４５４の機能を示す図。

【図２３】３値比較演算器４５０を構成するＡ≦Ｂ≦Ｃ
判定回路４５５の１実施例を示す回路図。

【図２４】Ａ≦Ｂ≦Ｃ判定回路４５５の機能を示す図。

【図２５】３値比較演算器４５０を構成するＡ＜Ｂ≦Ｃ
判定回路４５６の１実施例を示す回路図。

【図２６】Ａ＜Ｂ≦Ｃ判定回路４５６の機能を示す図。

【図２７】３値比較演算器４５０を構成するＡ＜Ｂ＜Ｃ
判定回路４５７の１実施例を示す回路図。

【図２８】Ａ＜Ｂ＜Ｃ判定回路４５７の機能を示す図。

【図２９】ＡＬＵ２０の動作を表すタイムチャ−ト。

【図３０】第２の実施例におけるＡＬＵ２０の外部接続
仕様を示す図。

【図３１】第２実施例におけるＡＬＵ２０の構成を示す
図。

【図３２】第２実施例においてモジュロ加減算命令実行
時にシ−ケンサ１０が行うの制御動作を示すフロ−チャ
ート。

【図３３】第２実施例において３値比較演算命令実行時
にシ−ケンサ１０が行うの制御動作を示すフロ−チャー
ト。

【図３４】第２実施例におけるＡＬＵ２０の動作を示す
タイムチャ−ト。

【図３５】モジョロ加減算器４０１の他の実施例を示す
図。

【符号の説明】

１…マイクロプロセッサ、２…命令メモリ、８…通信制
御装置、１０…シ−ケンサ、２０…ＡＬＵ、３０…汎用
レジスタ、７０…内部デ−タバス、４００…３値演算器
、４０１…モジュロ加減算器、４０２…３値比較演算器
。

Claims

【特許請求の範囲】

【請求項１】プログラムの命令種類に応じた演算動作を
実行するマイクロプロセッサにおいて、モジュロを前提
とした加減算の実行を指令する１つの命令に応答して、
指定データＡ、Ｂ、Ｃについて（Ａ±Ｂ）ｍｏｄ（Ｃ＋
１）の演算を実行する演算手段を備えたことを特徴とす
るマイクロプロセッサ。
【請求項２】プログラムの命令種類に応じた演算動作を
実行するマイクロプロセッサにおいて、モジュロを前提
とした比較演算の実行を指令する１つの命令に応答して
、それぞれ所定の範囲で巡回的に変化する数値データＢ
が境界データＡ、Ｃと所定の関係にあるか否かを判定す
るための演算動作を実行する演算手段を備えたことを特
徴とするマイクロプロセッサ。
【請求項３】前記演算手段が、前記数値データＢと境界
データＡ、Ｃとの間に　　Ａ≦Ｂ＜Ｃ、または、Ａ＜Ｂ
≦Ｃの関係があるか否かを判定するための演算機能を備
えたことを特徴とする請求項２に記載のマイクロプロセ
ッサ。
【請求項４】前記演算手段が、前記数値データＢと境界
データＡ、Ｃとの間に　　Ａ≦Ｂ≦Ｃ、Ａ≦Ｂ＜Ｃ、Ａ
＜Ｂ≦Ｃ、またはＡ＜Ｂ＜Ｃの関係があるか否かを判定
するための演算機能を備えたことを特徴とする請求項２
に記載のマイクロプロセッサ。
【請求項５】前記演算手段が、モジュロを前提とした加
減算の実行を指令する１つの命令に応答して、指定デー
タＡ、Ｂ、Ｃについて（Ａ±Ｂ）ｍｏｄ（Ｃ＋１）の演
算を実行する機能を備えたことを特徴とする請求項２、
３、または４に記載のマイクロプロセッサ。
【請求項６】内部バスと、上記内部バスに接続された演
算器と、上記内部バスに接続された汎用レジスタと、メ
モリから実行すべき命令を読み出し、該命令の内容に応
じて、上記汎用レジスタから上記内部バスにデータを読
み出し、上記演算器に所定の演算動作をさせるための制
御信号を与える制御手段とを備えたデータ処理装置にお
いて、上記メモリがモジュロを前提とした所定の演算動
作の実行を指令するための特定の命令を含み、上記演算
器がモジュロを前提として所定の演算動作を実行するた
めの演算回路を備え、上記メモリから次に実行すべき命
令として上記特定の命令が読み出されたとき上記制御手
段が出力する制御信号に応答して、上記演算器から上記
演算回路による演算結果が出力されるようにしたことを
特徴とするデータ処理装置。
【請求項７】前記演算回路が、前記内部バスから入力さ
れたデータＡ、Ｂ、Ｃについて（Ａ±Ｂ）ｍｏｄ（Ｃ＋
１）の演算を実行する機能を備えたことを特徴とする請
求項６に記載のデータ処理装置。
【請求項８】前記演算回路が、前記内部バスから入力さ
れたそれぞれ所定の範囲で巡回的に変化する数値データ
Ｂと境界データＡ、Ｃとが所定の関係にあるか否かを判
定するための機能を備えたことを特徴とする請求項６に
記載のデータ処理装置。
【請求項９】前記演算回路が、前記数値データＢと境界
データＡ、Ｃとの間に　　Ａ≦Ｂ＜Ｃ、または、Ａ＜Ｂ
≦Ｃの関係があるか否かを判定する機能を備えたことを
特徴とする請求項８に記載のデータ処理装置。
【請求項１０】前記演算回路が、前記数値データＢと境
界データＡ、Ｃとの間にＡ≦Ｂ≦Ｃ、Ａ≦Ｂ＜Ｃ、Ａ＜
Ｂ≦Ｃ、またはＡ＜Ｂ＜Ｃの関係があるか否かを判定す
るための機能を備えたことを特徴とする請求項８に記載
のデータ処理装置。
【請求項１１】前記演算回路が、前記内部バスから入力
された指定データＡ、Ｂ、Ｃについて（Ａ±Ｂ）ｍｏｄ
（Ｃ＋１）の演算を実行する機能を備えたことを特徴と
する請求項８、９、または１０に記載のデータ処理装置
。
【請求項１２】前記内部バスが、前記演算回路に前記デ
ータＡ、Ｂ、Ｃを並列的に供給するための互いに独立し
た複数のバスからなることを特徴とする請求項６〜１１
の何れかに記載のデータ処理装置。
【請求項１３】与えられたデ−タに対してマイクロ命令
で特定された所定の演算を施すための演算器において、
データＡ、Ｂ、Ｃを入力するための３つのデ−タ入力ポ
−トと、入力イネ−ブル信号に応答して上記各デ−タ入
力ポ−トからの入力デ−タＡ、Ｂ、Ｃをそれぞれ保持す
る入力ラッチと、上記入力デ−タＡ、Ｂ、Ｃについて（
Ａ±Ｂ）ｍｏｄ（Ｃ＋１）の演算を行うための第１の演
算回路と、上記入力デ−タＡ、Ｂ、Ｃについてモジュロ
を前提としたＡ≦Ｂ≦Ｃ、Ａ≦Ｂ＜Ｃ、Ａ＜Ｂ≦Ｃ、ま
たはＡ＜Ｂ＜Ｃのうちの少なくとも１つの判定を行うた
めの第２の演算回路と、上記入力ポートのうちの２つか
ら入力された２つのデータについて演算を行う第３の演
算回路と、実行すべきマイクロ命令に対応して上記複数
の演算回路のうちの１つを選択的に動作させるための手
段とを有することを特徴とする演算器。
【請求項１４】前記第１または第２の演算回路によって
演算を行う時、前記入力データＡ、Ｂ、Ｃが前記入力ラ
ッチに並列的に取り込まれるようにしたことを特徴とす
る請求項１３に記載の演算器。
【請求項１５】前記第１または第２の演算回路によって
演算を行う時、前記入力データＡ、Ｂ、Ｃが前記入力ラ
ッチに順次に取り込まれるようにしたことを特徴とする
請求項１３に記載の演算器。
【請求項１６】前記第１の演算回路がモジュロ演算のた
めのマスクデ−タを保持するレジスタ手段を有し、前記
入力データＣが上記レジスタ手段に初期値として保持さ
れ、前記第１の演算回路によるその後の演算動作に繰り
返して利用されるようにしたことを特徴とする請求項１
３〜１５の何れかに記載の演算器。