JPH043518A - アナログ／ディジタル混在回路におけるノイズ混入防止方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野１ この発明は、アナログ回路とディジタル回路が混在する
回路におけるＡ／Ｄ変換時または微弱信号検出時のノイ
ズの混入を防止する方法に関するものである。例えば、
アナログの音声情報や画像情報をディジタル処理して、
ディジタル情報として蓄積１通信等を行うディジタルの
通信機器や情報蓄積装置等に適用可能である。

〔従来の技術１ 第６図は従来のＡ／Ｄ変換を伴うディジタル回路の構成
例であり、１はアナログ情報源、２はアナログ回路、３
はディジタル回路、４はクロック源、５はディジタル出
力である。アナログ情報源１としては、音声情報１画像
情報、各種測定データ、抵抗シートタイプのディジタイ
ザにおける座標データ等がある。これらのアナログ情報
源１は、その連続的な電圧値がアナログデータとしてア
ナログ回路２に入力する。アナログ回路２に入力した信
号は増幅器２−１で増幅された後、信号Ｓ１としてサン
プルホールド回路（Ｓ／Ｈ）２−２に入力され、信号Ｓ
２としてＡ／Ｄ変換器２−３に入り、ディジタル信号Ｓ
３に変換されディジタル回路３に入力する。ディジタル
回路３はＣＰＵ、ＲＯＭ、ＲＡＭ、ＤＭＡＣ，Ｉ１０ボ
ート。

各種論理回路等から構成されており、クロック源４から
のクロック信号に同期して動作し、Ｓ／Ｈ回路２−２．
Ａ／Ｄ変換器２−３へのサンプリングパルスＳＭＰの供
給や、Ａ／Ｄ変換されて入力されて（るディジタル信号
Ｓ３の処理を行う。ディジタル回路３からのディジタル
出力５は、アナログ情報源１に対応したディジタル変換
された情報であり、例えば、入力が音声情報であれば、
ＡＤＰＣＭ等の符号化された信号として、通信されたり
蓄積される。また、入力が画像情報であれば、２値化処
理等の画像処理された画像データが出力され、デイスプ
レィへの表示１通信、蓄積等の目的に用いられる。なお
、ＣＬＫＯはクロック信号を示す。

第７図はＳ／Ｈ回路２−２におけるサンプリング動作の
タイミングチャートであり、第８図はそのサンプリング
点の拡大図である。−射的なサンプリング動作としては
、第８図に示すように、サンプリングパルスＳＭＰの立
ち上がりでサンプリング動作を開始し、サンプリングパ
ルスＳＭＰの立ち下がりでサンプリング動作を完了し、
以後、次のサンプリングパルスＳＭＰが入力されるまで
、サンプリングパルスＳＭＰの立ち下がり時のＳ／Ｈ回
路２−２への入力電圧（アナログ）が保持される。この
ホールド（保持）されているＳ／Ｈ回路２−２の出力を
Ａ／Ｄ変換器２−３でディジタル信号（８ビツトであれ
ばＤｏ−Ｄ７）に変換する。

〔発明が解決しようとする課題１ ところで、実際のＳ／Ｈ入力信号は、アナログ情報源１
の成分とノイズＮ成分が重畳された電圧である。このノ
イズは増幅器２−１による熱雑音や、ディジタル回路３
の発生するスイッチングノイズ等からなる。この内、ス
イッチングノイズはＩＣ種別（ＴＴＬ、ＣＭＯＳ等）に
よりその大小が異なるが、ディジタル回路３の回路規模
に依存し、クロック信号ＣＬＫ○に同期している。また
、その経路としては、電源ラインや容量結合によりＳ／
Ｈ入力信号ラインに混入してくる。このノイズのために
、第８図に示すように、Ｓ／Ｈ回路２−２の出力電圧に
△■の変動幅が生じる。この結果、Ａ／Ｄ変換された信
号Ｄｏ−Ｄ７の値はノイズの大きさに応じた誤差を含む
こととなる。

例えば、アナログ情報源１が音声情報であった場合、た
とえ入力が雑音のほとんどないピュアな音声データであ
っても、Ａ／Ｄ変換変換能音が混入し、再生するとフィ
シーな音声となってしまう。

従来はこのノイズ対策としては、バイパスコンデンサの
設置、アナログ回路とディジタル回路の基盤分け／電源
系統の分離、配線の引き回しの工夫等が施されるが、デ
ィジタル回路３の発生するスイッチングノイズは極めて
強力であり、なかなか除去できないのが現状である。

この発明の目的は、アナログ回路とディジタル回路が混
在する回路のＡ／Ｄ変換変換能弱なアナログ信号の検出
時のスイッチングノイズの混入を防止する手段を、極め
て簡易な方法で実現することにある。

［課題を解決するための手段］ この発明にかかるアナログ／ディジタル混在回路におけ
るノイズ混入防止方法は、アナログデータなディジタル
データに変換するＡ／Ｄ変換回路と、Ａ／Ｄ変換回路の
制御およびデータ処理を行うディジタル回路が混在する
回路において、アナログデータのサンプリングまたはＡ
／Ｄ変換する期間中、または微弱なアナログ信号を検出
する期間中、連続なクロック信号が必要な回路を除いて
ディジタル回路へのクロック信号の供給を一時停止し、
ディジタル回路の発生するスイッチングノイズによるＡ
／Ｄ変換精度の低下または誤検出を防止するようにした
ものである。

［イ乍用］ この発明においては、ノイズの影響が特に大きい期間だ
け、一部または全てのディジタル回路へのクロック信号
の供給を停止し、その期間だけディジタル回路のスイッ
チング動作を禁止し、スイッチングノイズの発生を元か
ら絶ち、スイッチングノイズ自身を所定の期間発生させ
ない。

〔実施例１ 第１図はこの発明の第１の実施例であり、６はクロック
信号のＯＮ１０　Ｆ　Ｆ制御回路である。また、その動
作のタイミングチャートを第２図および第３図に示す。

第６図に示した従来の回路との相違は、このクロック信
号の○Ｎ１０　Ｆ　Ｆ制御回路６の追加と、ディジタル
回路３を第１デイジタル回路３−１と第２デイジタル回
路３−２に分離している点が異なる。第１デイジタル回
路３−１はＡ／Ｄ変換に必要なサンプリングパルスＳＭ
Ｐ、Ａ／Ｄ変換クロックＣＬＫ等の発生回路やカレンダ
ＩＣや時計ＩＣのようなクロック信号が断続しては不都
合なＩＣ等からなっており、連続的なクロックＣＬＫ１
が供給されている。一方、第２デイジタル回路３−２は
それ以外のディジタル回路から構成されており、断続的
なクロックＣＬＫ２が供給されている。ここで、第２デ
イジタル回路３−２に供給されるクロックＣＬＫ２は、
第２図に示すように、サンプリング期間（サンプリング
パルスＳＭＰのＨレベル期間）停止している。このため
、第３図に示すように、Ｓ／Ｈ回路２−２に入力する信
号はこの期間、第２デイジタル回路３−２の発生するス
イッチングノイズが全く重畳されない。

したがって、Ｓ／Ｈ回路２−２の出力電圧はアナログ情
報源１に極めて忠実な値となり、高精度なＡ／Ｄ変換出
力（８ビツトの場合Ｄｏ−Ｄ７）が得られる。ただし、
厳密にいえば、第１デイジタル回路３−１によるスイッ
チングノイズが残留するが、第１デイジタル回路３−１
はＡ／Ｄ変換に必要なサンプリングパルスＳＭＰ、Ａ／
Ｄ変換用クロックＣＬＫＯ等の発生回路やカレンダニＣ
や時計ＩＣのようなクロック信号が断続しては不都合な
ＩＣ等の小規模な回路構成であり、第２デイジタル回路
３−２に比べて回路規模が小さく、その影響は極めて小
さい。それでも特に第１デイジタル回路３−１によるス
イッチングノイズを除去したければ、従来のバイパスコ
ンデンサの設置や基盤／電源の分離等の手法を採用すれ
ばよく、この場合、第１デイジタル回路３−１の回路規
模が小さい分だけノイズ除去は容易である。なお、本実
施例ではサンプリング期間だけクロックＣＬＫ２の供給
を停止しているが、よりＡ／Ｄ変換の精度を向上するた
めに、Ａ／Ｄ変換器２−３のＡ／Ｄ変換に要する期間１
０の期間をもクロックＣＬＫ２の供給を停止することも
有効である。

ところで、ディジタル回路は一般に、入力されるクロッ
ク信号の立ち上がりまたは立ち下がりでその出力が変化
し、ＨレベルまたはＬレベルのスレッショルド電圧以上
または以下の期間には状態が変化しないので、クロック
信号を断続してもパルスが減少する分、処理速度が低下
するだけで、その処理結果にはクロック信号の断続は全
く影響しない。また、サンプリングパルスＳＭＰのパル
ス幅はクロック源４のクロックＣＬＫ１の１〜数パルス
でよ（、クロックＣＬＫ２の断続比（単位時間あたりの
クロック停止期間）は極めて小さく、ディジタル回路３
−２の速度低下はほとんどない。例えば、クロックＣＬ
ＫＩが１０ＭＨｚ、サンプリング周波数が１０ＫＨｚ　
（比較的高品質な音声データ等）、サンプリングパルス
幅が２パルスとするとクロックＣＬＫ２の断続比は２×
１０−３であり、その速度低下は０．２％であり、はと
んど影響がない。

第４図はこの発明の第２の実施例である。この実施例は
、この発明を微弱なアナログ信号の検出回路２−４に応
用したものであり、基本原理は第１の実施例と同じであ
る。すなわち、微弱信号を検出する際、ディジタル回路
３の発生するスイッチングノイズが問題となり、微弱信
号のレベルとノイズのレベルが同程度であるとノイズと
信号の識別が極めて困難である。そこで、第１の実施例
と同様に、信号検出の期間（ＳＴＢ）だけ第２デイジタ
ル回路３−２へのクロックＣＬＫ２の供給を停止するこ
とにより、ノイズによる微弱信号の誤検出を防止する。

第５図にこのタイミングチャートを示す。

第５図に示すように、微弱信号には信号とノイズが混在
しているが、信号検出の期間（ＳＴＢ）だけはスイッチ
ングノイズがな（、微弱信号の有無を正確に検出可能と
なる。なお、Ｓ４は前記増幅器２−１の出力信号、Ｓ５
は検出回路２−４の出力信号である。なお、この方法は
、定期的に信号の有無をチエツクするような回路に適し
ており、例えば手書き入力に用いられる電磁結合型タブ
レットにおける磁場検出回路や、静電結合型タブレット
における微弱なパルス電圧の検出回路等に最適である。

［発明の効果］ 以上説明したように、この発明によれば、アナログデー
タのサンプリングまたはＡ／Ｄ変換する期間中、または
微弱なアナログ信号を検出する期間中、連続なクロック
信号が必要な回路を除いてディジタル回路へのクロック
信号の供給を一時停止するようにしたので、アナログ回
路とディジタル回路が混在する回路のＡ／Ｄ変換時や、
微弱信号検出時のノイズの混入を極めて簡易に、しかも
効果的に防止できる利点がある。すなわち、回路的には
従来の回路にクロック信号のＯＮ１０　Ｆ　Ｆ制御回路
を追加すればよいので、ノイズ対策に伴う回路親桟の増
大はほとんどない。しかも、ディジタル回路のスイッチ
ング動作を禁止するので、スイッチングノイズの発生そ
のものを元から絶つことができ、ノイズ対策としては完
璧に近い。したがって、この発明をアナログの音声情報
や画像情報をディジタル情報として蓄積２通信等を行う
ディジタルの通信機器や情報蓄積装置等に適用した場合
、ノイズの少ない高品質な音声や画像を再現できる利点
がある。また、アナログデータをディジタル処理する測
定機器類や、微弱信号を検出する機器等にもこの発明は
極めて効果が大きい。

【図面の簡単な説明】

第１図はこの発明の第１の実施例の回路構成図、第２図
および第３図は、第１図の実施例のタイミングチャート
、第４図はこの発明の第２の実施例の回路構成図、第５
図は、第４図のタイミングチャート、第６図は従来のＡ
／Ｄ変換を伴うディジタル回路の構成図、第７図および
第８図は、第６図のタイミングチャートである。 図中、１はアナログ情報源、２はアナログ回路、３はデ
ィジタル回路、３−１．３−２は第１、第２ディジタル
回路、４はクロック源、５はディジタル出力、６はクロ
ック信号のＯＮ１０　ＦＦ制御回路である。

Claims (1)

【特許請求の範囲】
1. アナログデータをディジタルデータに変換するＡ／Ｄ変
   換回路と、前記Ａ／Ｄ変換回路の制御およびデータ処理
   を行うディジタル回路が混在する回路において、前記ア
   ナログデータのサンプリングまたはＡ／Ｄ変換する期間
   中、または微弱なアナログ信号を検出する期間中、連続
   なクロック信号が必要な回路を除いてディジタル回路へ
   のクロック信号の供給を一時停止し、ディジタル回路の
   発生するスイッチングノイズによるＡ／Ｄ変換精度の低
   下または誤検出を防止することを特徴とするアナログ／
   ディジタル混在回路におけるノイズ混入防止方法。