JPH04348516A - Method of forming contact hole - Google Patents

Method of forming contact hole

Info

Publication number
JPH04348516A
JPH04348516A JP12116991A JP12116991A JPH04348516A JP H04348516 A JPH04348516 A JP H04348516A JP 12116991 A JP12116991 A JP 12116991A JP 12116991 A JP12116991 A JP 12116991A JP H04348516 A JPH04348516 A JP H04348516A
Authority
JP
Japan
Prior art keywords
hole
etching
contact
insulating film
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP12116991A
Other languages
Japanese (ja)
Inventor
Yuji Suzuki
裕二 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP12116991A priority Critical patent/JPH04348516A/en
Publication of JPH04348516A publication Critical patent/JPH04348516A/en
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

PURPOSE:To provide a method which can easily provide a contact hole, whose sidewall is properly tapered, in an etching process being more simplified than before. CONSTITUTION:Method of forming a contact hole, characterized by performing anisotropic etching after heat-treating a resist film 3 when selectively removing the part fronting on the through hole 3a of an insulating film 2 and providing a hole for electrode contact by etching it after forming a resist film 3, which has a through hole 3a in the position in which to bring an electrode into contact with it, on the insulating film 2 of a semiconductor substrate 1 whose surface is covered with said insulating film 2.

Description

【発明の詳細な説明】[Detailed description of the invention]

【0001】0001

【産業上の利用分野】この発明は、半導体基板表面の絶
縁膜に電極コンタクト用のホールを設けるコンタクトホ
ールの形成方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for forming contact holes for forming electrode contacts in an insulating film on the surface of a semiconductor substrate.

【0002】0002

【従来の技術】半導体装置の製造で用いられている従来
のコンタクトホールの形成方法では、等方性ウェットエ
ッチングで絶縁膜(誘電体膜)を少しエッチングした後
、異方性ドライエッチングでエッチングし盃状(表面側
から底に向かうにつれ徐々に径が小さくなる)コンタク
トホールを形成するようにしている。ホールの側壁に緩
やかなテーパを付け、ホールでの電極のステップカバレ
ージが良好な状態となるようにするためである。
[Prior Art] In the conventional method for forming contact holes used in the manufacture of semiconductor devices, an insulating film (dielectric film) is slightly etched by isotropic wet etching, and then etched by anisotropic dry etching. A cup-shaped contact hole (with a diameter that gradually decreases from the surface side toward the bottom) is formed. This is to provide a gentle taper to the side wall of the hole to provide good step coverage of the electrode in the hole.

【0003】従来のコンタクトホールの形成方法を図面
を参照しながら、より具体的に説明する。まず、図5に
みるように、半導体基板31の表面を覆う絶縁膜32の
上に、電極(電極配線)をコンタクトさせる位置に貫通
孔33aを有するパターンでレジスト膜33を形成する
。絶縁膜32は、CVD法で順に積層形成されたSiO
2 層32c、BPSG層32b、SiO2 層32a
の3層構成である。
A conventional method for forming contact holes will be explained in more detail with reference to the drawings. First, as shown in FIG. 5, a resist film 33 is formed on an insulating film 32 covering the surface of a semiconductor substrate 31 in a pattern having through holes 33a at positions where electrodes (electrode wiring) are to be contacted. The insulating film 32 is made of SiO layered in order by CVD method.
2 layer 32c, BPSG layer 32b, SiO2 layer 32a
It has a three-layer structure.

【0004】続いて、図6にみるように、異方性ドライ
エッチングでSiO2 層32aとBPSG層32bの
一部をエッチングし、ついで、図7にみるように、等方
性ウェットエッチングでエッチングし、SiO2 層と
BPSG層のエッチング速度の差を利用して盃形状を作
り込んでから、異方性ドライエッチングでBPSG層3
2bの残部とSiO2 層32cをエッチングしコンタ
クトホール35を完成させる。
Next, as shown in FIG. 6, parts of the SiO2 layer 32a and the BPSG layer 32b are etched by anisotropic dry etching, and then, as shown in FIG. 7, they are etched by isotropic wet etching. After creating a cup shape by utilizing the difference in etching speed between the SiO2 layer and the BPSG layer, the BPSG layer 3 is removed by anisotropic dry etching.
The remaining portion of 2b and the SiO2 layer 32c are etched to complete the contact hole 35.

【0005】ホール35を完成させた後、図8にみるよ
うに、レジスト膜33を剥離した後、熱処理(例えば、
900℃、5分)でホール35の形状を整えてから、ス
パッタリング法でアルミニウム等の金属膜を所望の厚み
で堆積し選択的エッチング処理でパターン化し電極39
を形成する。電極39は、図8にみるように、ホール3
5を通してn型不純物領域31aとコンタクトしている
(以上、特開平1−194328号公報参照)。
After completing the hole 35, as shown in FIG. 8, the resist film 33 is peeled off, and then heat treatment (for example,
After adjusting the shape of the hole 35 at 900° C. for 5 minutes, a metal film such as aluminum is deposited to a desired thickness by sputtering and patterned by selective etching to form the electrode 39.
form. The electrode 39 is connected to the hole 3 as shown in FIG.
5 and is in contact with the n-type impurity region 31a (see above, Japanese Patent Laid-Open No. 1-194328).

【0006】[0006]

【発明が解決しようとする課題】しかしながら、上述し
た従来のコンタクトホールの形成方法の場合、以下のよ
うな問題がある。ひとつは、エッチング工程が複雑なこ
とである。異方性エッチングと等方性エッチングの両方
を必ず行う必要がある。また、絶縁膜がSiO2 層と
BPSG層の両方が積層された特別のものである必要が
あり、絶縁膜形成工程も複雑であるに加え、適用可能な
絶縁膜が限定されるという不利もある。
However, the above-described conventional contact hole forming method has the following problems. One is that the etching process is complicated. Both anisotropic etching and isotropic etching must be performed. Further, the insulating film needs to be a special one in which both the SiO2 layer and the BPSG layer are laminated, and the process for forming the insulating film is complicated, and there are disadvantages in that the applicable insulating films are limited.

【0007】もうひとつは、適切なコンタクトホールを
得ることが困難なことである。各絶縁層の間のエッチン
グ速度の差を利用するのであるが、特に等方性エッチン
グの終点の正確な検出が困難であり、ホールの側壁に適
切なテーパーが中々に付けられないのである。そのため
、ホール部分のステップカバレージが適切な状態になら
ず、電極断線等の不都合が起こったりする。
Another problem is that it is difficult to obtain suitable contact holes. Although the difference in etching rate between each insulating layer is utilized, it is particularly difficult to accurately detect the end point of isotropic etching, and it is difficult to properly taper the sidewalls of the hole. Therefore, the step coverage of the hole portion is not appropriate, and problems such as electrode disconnection may occur.

【0008】この発明は、上記事情に鑑み、側壁に適切
なテーパーが付いたコンタクトホールを従来より簡素化
されたエッチング工程で容易に設けられる方法を提供す
ることを課題とする。
SUMMARY OF THE INVENTION In view of the above-mentioned circumstances, an object of the present invention is to provide a method for easily forming a contact hole having an appropriately tapered side wall using an etching process that is simpler than the conventional method.

【0009】[0009]

【課題を解決するための手段】前記課題を解決するため
、この発明のコンタクトホールの形成方法では、表面が
絶縁膜で覆われた半導体基板の前記絶縁膜の上に、電極
をコンタクトさせる位置に貫通孔を有するパターンでレ
ジスト膜を形成しておいてエッチング処理することによ
り、前記絶縁膜の前記貫通孔に臨む部分を選択的に除去
し前記電極コンタクト用のホールを設けるにあたり、前
記レジスト膜に対し熱処理を行ってから、前記エッチン
グ処理として異方性エッチングを行うようにしている。
[Means for Solving the Problems] In order to solve the above-mentioned problems, in the method for forming a contact hole of the present invention, an electrode is placed on the insulating film of a semiconductor substrate whose surface is covered with an insulating film at a position where the electrode is to be brought into contact with the insulating film. By forming a resist film in a pattern having through holes and performing an etching process, a portion of the insulating film facing the through holes is selectively removed to provide a hole for the electrode contact. On the other hand, after heat treatment is performed, anisotropic etching is performed as the etching treatment.

【0010】以下、この発明のコンタクトホールの形成
方法を図面を参照しながら、具体的に説明する。まず、
図1にみるように、半導体基板1の表面を覆う絶縁膜(
誘電体膜)2の上に、電極(電極配線)をコンタクトさ
せる位置に貫通孔3aのあるパターンでフォトレジスト
膜3を形成する。絶縁膜3は、従来のように特定の複数
層構造である必要はなく、例えば、熱酸化シリコン層か
らなるものが例示されるが、従来のようなSiO2 層
やBPSG層が積層されたものであってもよい。
[0010] Hereinafter, the method for forming a contact hole according to the present invention will be explained in detail with reference to the drawings. first,
As shown in FIG. 1, an insulating film (
A photoresist film 3 is formed on the dielectric film 2 in a pattern with through holes 3a at positions where electrodes (electrode wiring) are to be contacted. The insulating film 3 does not need to have a specific multi-layer structure as in the conventional case, for example, it may be made of a thermally oxidized silicon layer, but it may not be made of a laminated SiO2 layer or BPSG layer as in the conventional case. There may be.

【0011】そして、図2にみるように、フォトレジス
ト膜3に対し熱処理を行い、貫通孔の側壁に60°程度
のテーパ(傾斜)を付けておいて、異方性ドライエッチ
ングを行い、絶縁膜2の貫通孔3aに臨む部分を選択的
に除去し、図3にみるように、コンタクトホール5を形
成する。コンタクトホール5の側壁には、酸化膜シリコ
ンのエッチング速度がフォトレジスト膜のエッチング速
度よりも2〜3倍速いため、70〜80°程度の適切な
テーパが自然に付く。
Then, as shown in FIG. 2, the photoresist film 3 is heat treated to form a taper (inclination) of about 60° on the side wall of the through hole, and anisotropic dry etching is performed to remove the insulation. A portion of the film 2 facing the through hole 3a is selectively removed to form a contact hole 5, as shown in FIG. Since the etching rate of the silicon oxide film is two to three times faster than the etching rate of the photoresist film, the side wall of the contact hole 5 naturally has an appropriate taper of about 70 to 80°.

【0012】ホール5を完成させた後、図4にみるよう
に、フォトレジスト膜3を剥離し、スパッタリング法で
アルミニウム等の金属膜を所望の厚みで堆積し選択的エ
ッチング処理でパターン化し電極8を形成する。電極8
は、図4にみるように、ホール5を通してn型不純物領
域1aにコンタクトしている。なお、レジスト膜3の剥
離後に必要に応じてホール5の形状を整える熱処理を行
ってもよい。
After completing the hole 5, as shown in FIG. 4, the photoresist film 3 is peeled off, a metal film such as aluminum is deposited to a desired thickness by sputtering, and patterned by selective etching to form the electrode 8. form. Electrode 8
is in contact with n-type impurity region 1a through hole 5, as shown in FIG. Note that after the resist film 3 is peeled off, heat treatment may be performed to adjust the shape of the hole 5 as necessary.

【0013】図1〜4では、便宜上コンタクトホールを
1個形成することで説明したが、コンタクトホールは多
数個を同時形成するのが普通である。
In FIGS. 1 to 4, one contact hole is formed for convenience, but it is common to form a large number of contact holes at the same time.

【0014】[0014]

【作用】この発明のコンタクトホールの形成方法では、
エッチング工程が簡素化されている。異方性エッチング
だけを行えば、ホール側壁に適切なテーパが付くからで
ある。なぜなら、レジスト膜の貫通孔の側壁に熱処理で
テーパが付いているため、異方性エッチングの進行に従
ってレジスト膜の孔が徐々に大きくなり、エッチグ面が
広がるがエッチング開始時間のずれでエッチグ面の端に
行くほどエッチング深さが浅くなり、適切な傾斜が自然
に付くからである。
[Operation] In the contact hole forming method of the present invention,
The etching process is simplified. This is because if only anisotropic etching is performed, an appropriate taper will be formed on the side wall of the hole. This is because the side walls of the through holes in the resist film are tapered by heat treatment, so as the anisotropic etching progresses, the holes in the resist film gradually become larger and the etched surface expands. This is because the etching depth becomes shallower toward the edges, and an appropriate slope is naturally formed.

【0015】また、絶縁膜も特定の複数層構造である必
要がなく、絶縁膜形成工程の簡素化が図れるとともに適
用できる絶縁膜範囲が広がるという利点もある。それに
、正確な管理の困難な等方性エッチングが不要なために
、実施も容易である。適切なコンタクトホールが形成さ
れた場合、ステップカバレージも良好な状態となり、電
極の信頼性が高まる。
Furthermore, the insulating film does not need to have a specific multi-layer structure, which has the advantage of simplifying the insulating film forming process and widening the range of applicable insulating films. In addition, it is easy to implement because it does not require isotropic etching, which is difficult to control accurately. If appropriate contact holes are formed, step coverage will also be good, increasing the reliability of the electrode.

【0016】[0016]

【実施例】次に、この発明の実施例を説明する。実施例
では、上記の図1〜4に従って、コンタクトホールを設
け、さらに、電極(電極配線)を形成した。n型不純物
領域1aが表面側にある半導体基板1の上に厚み1.5
μmの熱酸化シリコンの絶縁膜2を形成した。ついで、
この絶縁膜2の上に、粘度30cp、厚み1.5μmの
レジスト膜を設けパターン化して、図2にみるように、
電極をコンタクトさせる位置に貫通孔3aのあるパター
ンでフォトレジスト膜3を形成した。
[Example] Next, an example of the present invention will be described. In the example, contact holes were provided and electrodes (electrode wiring) were formed according to FIGS. 1 to 4 above. A layer with a thickness of 1.5 mm is formed on the semiconductor substrate 1 with the n-type impurity region 1a on the front side.
An insulating film 2 of thermally oxidized silicon having a thickness of μm was formed. Then,
A resist film with a viscosity of 30 cp and a thickness of 1.5 μm is provided on this insulating film 2 and patterned, as shown in FIG.
A photoresist film 3 was formed in a pattern with through holes 3a at positions where electrodes were to be contacted.

【0017】そして、フォトレジスト膜3に対し140
〜150℃、30秒の熱処理を行った。その結果、図2
にみるように、フォトレジスト膜3の貫通孔3aの側壁
に約60°のテーパ(傾斜)が付いていた。ついで、フ
ォトレジスト膜3をマスクとして、〔CHF3 +C2
 F6 〕系ガスを用いた異方性ドライエッチングを行
い、図3にみるように、コンタクトホール5を形成した
。コンタクトホール5の側壁には約70〜80°の適切
なテーパが付いていた。
[0017] Then, the photoresist film 3 is
Heat treatment was performed at ~150°C for 30 seconds. As a result, Figure 2
As can be seen, the side wall of the through hole 3a of the photoresist film 3 was tapered (inclined) at about 60°. Next, using the photoresist film 3 as a mask, [CHF3 +C2
Anisotropic dry etching was performed using F6]-based gas to form contact holes 5 as shown in FIG. The side wall of contact hole 5 had an appropriate taper of approximately 70-80°.

【0018】ホール5を完成させた後、図4にみるよう
に、フォトレジスト膜3を剥離し、スパッタリング法で
アルミニウム等の金属膜を所望の厚みで堆積し選択的エ
ッチング処理でパターン化し電極8を形成した。電極8
は、図4にみるように、ホール5を通してn型不純物領
域1aとコンタクトしており、ホール5の側壁に付いた
適切なテーパのお蔭でステップカバレージも良好な状態
になっていた。
After completing the hole 5, as shown in FIG. 4, the photoresist film 3 is peeled off, a metal film such as aluminum is deposited to a desired thickness by sputtering, and the electrode 8 is patterned by selective etching. was formed. Electrode 8
As shown in FIG. 4, it was in contact with the n-type impurity region 1a through the hole 5, and thanks to the appropriate taper attached to the side wall of the hole 5, the step coverage was also good.

【0019】この発明は、上記実施例に限らない。図1
〜4において、半導体基板の表面側のn型不純物領域1
aがp型不純物領域であるものが、他の実施例として挙
げられる。
The present invention is not limited to the above embodiments. Figure 1
4, n-type impurity region 1 on the surface side of the semiconductor substrate
Another example is where a is a p-type impurity region.

【0020】[0020]

【発明の効果】この発明のコンタクトホールの形成方法
は、レジスト膜の貫通孔の側面にテーパがあるため、異
方性エッチングを施すだけで適切なテーパの付いたコン
タクトホールが形成できるから、エッチング工程が従来
より簡素化され、しかも、実施が容易であり、さらに、
適用可能な絶縁膜の範囲が広く、非常に有用である。
[Effects of the Invention] In the contact hole forming method of the present invention, since the side surface of the through hole in the resist film is tapered, a contact hole with an appropriate taper can be formed simply by performing anisotropic etching. The process is simpler and easier to implement than before, and furthermore,
It has a wide range of applicable insulating films and is very useful.

【図面の簡単な説明】[Brief explanation of drawings]

【図1】この発明の一例でコンタクトホールを形成する
途中の半導体基板をあらわす断面図である。
FIG. 1 is a cross-sectional view showing a semiconductor substrate in the middle of forming a contact hole in an example of the present invention.

【図2】この発明の一例でコンタクトホールを形成する
途中の半導体基板をあらわす断面図である。
FIG. 2 is a cross-sectional view showing a semiconductor substrate in the middle of forming a contact hole in an example of the present invention.

【図3】この発明の一例でコンタクトホールを形成した
半導体基板をあらわす断面図である。
FIG. 3 is a cross-sectional view showing a semiconductor substrate in which contact holes are formed in an example of the present invention.

【図4】この発明の一例で設けたコンタクトホールを介
して基板表面にコンタクトする電極を形成した半導体基
板をあらわす断面図である。
FIG. 4 is a cross-sectional view showing a semiconductor substrate in which an electrode is formed to contact the surface of the substrate through a contact hole provided in an example of the present invention.

【図5】従来の方法でコンタクトホールを形成する途中
の半導体基板をあらわす断面図である。
FIG. 5 is a cross-sectional view showing a semiconductor substrate in the middle of forming contact holes using a conventional method.

【図6】従来の方法でコンタクトホールを形成する途中
の半導体基板をあらわす断面図である。
FIG. 6 is a cross-sectional view showing a semiconductor substrate in the middle of forming contact holes using a conventional method.

【図7】従来の方法でコンタクトホールを形成した半導
体基板をあらわす断面図である。
FIG. 7 is a cross-sectional view showing a semiconductor substrate in which contact holes are formed using a conventional method.

【図8】従来の方法で設けたコンタクトホールを介して
基板表面にコンタクトする電極を形成した半導体基板を
あらわす断面図である。
FIG. 8 is a cross-sectional view showing a semiconductor substrate on which an electrode is formed to contact the surface of the substrate through a contact hole formed by a conventional method.

【符合の説明】[Explanation of sign]

1  半導体基板 1a  n型不純物領域 2    絶縁膜 3    フォトレジスト膜 3a  貫通孔 5    コンタクトホール 1 Semiconductor substrate 1a N-type impurity region 2 Insulating film 3 Photoresist film 3a Through hole 5 Contact hole

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】  表面が絶縁膜で覆われた半導体基板の
前記絶縁膜の上に、電極をコンタクトさせる位置に貫通
孔を有するパターンでレジスト膜を形成しておいてエッ
チング処理することにより、前記絶縁膜の前記貫通孔に
臨む部分を選択的に除去し前記電極コンタクト用のホー
ルを設けるようにする方法において、前記レジスト膜に
対し熱処理を行ってから、前記エッチング処理として異
方性エッチングを行うようにすることを特徴とするコン
タクトホールの形成方法。
1. A resist film is formed in a pattern having through holes at positions where electrodes are to be contacted on the insulating film of a semiconductor substrate whose surface is covered with an insulating film, and etching is performed. In the method of selectively removing a portion of an insulating film facing the through-hole to provide a hole for the electrode contact, the resist film is heat-treated, and then anisotropic etching is performed as the etching treatment. A method for forming a contact hole, characterized in that:
JP12116991A 1991-05-27 1991-05-27 Method of forming contact hole Pending JPH04348516A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12116991A JPH04348516A (en) 1991-05-27 1991-05-27 Method of forming contact hole

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12116991A JPH04348516A (en) 1991-05-27 1991-05-27 Method of forming contact hole

Publications (1)

Publication Number Publication Date
JPH04348516A true JPH04348516A (en) 1992-12-03

Family

ID=14804557

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12116991A Pending JPH04348516A (en) 1991-05-27 1991-05-27 Method of forming contact hole

Country Status (1)

Country Link
JP (1) JPH04348516A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014511032A (en) * 2011-03-04 2014-05-01 トランスフォーム インコーポレーテッド Electrode structure of semiconductor devices

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014511032A (en) * 2011-03-04 2014-05-01 トランスフォーム インコーポレーテッド Electrode structure of semiconductor devices

Similar Documents

Publication Publication Date Title
US4663832A (en) Method for improving the planarity and passivation in a semiconductor isolation trench arrangement
JPH01290236A (en) Method of levelling wide trench
US4007103A (en) Planarizing insulative layers by resputtering
JPH03219677A (en) Semiconductor device
KR890011035A (en) Integrated circuit manufacturing method and electrical connection forming method
JPH04348516A (en) Method of forming contact hole
JPS613431A (en) Semiconductor device with multilayer interconnection and manufacture thereof
JPS63269535A (en) Method for flattening surface of semiconductor device
JPS62274729A (en) Manufacture of semiconductor device
JPH06124944A (en) Semiconductor device
JP2671359B2 (en) Method for manufacturing semiconductor device
JP3958454B2 (en) Method for forming isolation film of semiconductor element
JPH09275134A (en) Manufacture of dielectric isolation type semiconductor device
JPH0491453A (en) Semiconductor device
JPH0670980B2 (en) Semiconductor device and manufacturing method thereof
JPS6367747A (en) Device isolation of semiconductor device
JPH0713999B2 (en) Method for manufacturing semiconductor device
JPH05226278A (en) Manufacture of semiconductor device
JPH0555389A (en) Manufacture of semiconductor device
JPH02244618A (en) Manufacture of semiconductor device
JPH0621243A (en) Manufacture of semiconductor device
JPS6321857A (en) Semiconductor device
JPH0354860B2 (en)
JPH07201992A (en) Manufacture of semiconductor device
JPS6132427A (en) Manufacture of semiconductor device