JPH0434619A - 算術シフト回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 技術分野 本発明は算術シフト回路に関し、特に２の補数表現で表
された符号付き固定小数点２進数の算術シフト回路に関
する。

従来技術 従来この種の算術シフト回路では、入力オペランドの符
号部を入力オペランドのビット数と同じ桁数だけ上位方
向に拡張して左論理シフトを行い、符号拡張部と結果の
符号部との一致チェックを行うことにより固定小数点オ
ーバフローの検出を行っていた。

これを第２図を用いて詳しく説明する。第２図は従来の
算術シフト回路の構成を示すブロック図である。本例で
は、８ビツトの固定小数点データＸ−［ｘＯ，ｘｉ、ｘ
２．ｘ３．ｘ４．ｘ５．ｘＯ、ｘ７］を入力オペランド
として、３ビツトのシフト量ｎ−［ａＯ，ａｌ、ａ２コ
に応じて左算術シフトを行う回路の場合を考える。

図において、レジスタ１０１　、１０２にそれぞれシフ
ト量ｎ、シフト対象オペランドＸをへカし格納する。符
号部拡張手段２０３は、シフト対象オペランドＸの符号
ビットＸＯを、Ｘと同桁数、すなわち８ビツト分Ｘの上
位方向に拡張する。

左論理シフタ１０４は、符号部拡張手段２０３の出力Ａ
ｌとレジスタ１０２の出力ＡＯとをあわせた１６ビツト
を入力しシフト量ＳＯに応じて左論理シフトを゛行う。

例外検出手段２０５は、左論理シフタ１０４の１６ビツ
トの出力、すなわちシフト結果のうち上位９ビツトの一
致チェックを行う。その結果が不一致を示した場合には
、固定小数点オーバフロー例外の報告フラグをたてる。

レジスタ１０Ｂは、例外検出回路２０５の出力を入力し
、格納する。また、レジスタ１０７は左論理シフタ１０
４の出力のうち下位８ビツトをシフト結果として入力し
、格納する。よって、レジスタ１０７の出力はシフト結
果Ｘ・２″、を示し、レジスタ１０６の出力Ｅはオーバ
フローか否かを示すことになる。

上述した従来の算術シフト回路は、入力オペランドの符
号部をシフト対象オペランドと同桁数拡張し、その後に
左論理シフトを４行う構成になっているので、左論理シ
フト回路に２倍の金物量が必要になり、またシフト量の
分配にも相当の金物量が必要となるという欠点がある。

さらに、ＬＳＩ等で回路を実現した場合、シフト量を幅
広く行わなければならなくなりデータバスの遅延がかか
るという欠点もある。

発明の目的 本発明は上述した従来の欠点を解決するためになされた
ものであり、その目的はより少ない金物量で実現できる
算術シフト回路を提供することである。

発明の構成 本発明による算術シフト回路は、符号部を含むオペラン
ド及びシフト量を入力とし、前記シフト量に応じて前記
オペランドを左論理シフトする算術シフト回路であって
、前記符号部の値に応じて前記オペランド及びその反転
値を択一的に出力する選択手段と、前記選択手段の出力
の先頭ビットと同一の値の数を、該先頭ビットから異な
る値のビットまで計数する計数手段と、前記シフト量よ
り前記計数手段の出力が大であるとき左論理シフトの結
果がオーバフローであると判定する判定手段とを有する
ことを特徴とする。

実施例 次に、本発明について図面を参照して説明する。

第１図は本発明による算術シフト回路の一実施例の構成
を示すブロック図であり、第２図と同等部分は同一符号
により示されている。本例においても８ビツトの符号付
き固定小数点データＸ−［ｘＯ，ｘｌ、ｘ２．ｘＯ，ｘ
４．ｘ５．ｘｅ。

ｘ７］を入力オペランドとして算術シフトする場合につ
いて説明する。

まず、レジスタ１０１　、１０２にそれぞれシフト量れ
、シフト対象オペランドＸを入力し格納する。

選択手段１０３は、レジスタ１０２の正極性の出力、す
なわちＡＯｍ　［ｘＯ，ｘｉ、ｘ２．ｘＯ，ｘ４゜ｘ５
．ｘＯ，ｘ７］及び負極性の出力、すなわちロー［で、
マ］−２で、で、箇、賛。

ｎ、■］を入力とし、レジスタ１０２に格納されている
符号部に応じて両者を択一的に出力する。

本実施例では符号部が“０”の時にレジスタ１０２の出
力の正極性ＡＯを、符号部が“１”の時にレジスタ１０
２の出力の負極性ＡＯを選択して出力するものとする。

したがって、本実施例において、レジスタ１０２の値が
負であるとすると、選択手段１０３の出力ＢＯ−［ｘＯ
、■、マ］°、マ］°、７４、ｘ５．ｘＯ，ｘ７］　と
なる。

リーディングゼロカウント手段１０５は、選択手段１０
８の出力ＢＯを入力とし、その先頭ビットから開始して
“０”の値のビットの数を、“１°の値のビットが見つ
かるまで計数する。すなわち、先頭ビットと同一の値“
０＊を、その先頭ビットから異なる値“１”のビットま
で計数するのである。例えば、ＡＯ−［０，０，０，０
，０，１゜０．０コのときはＢＯ−［０，０，０，０，
０゜１．０．０１であり、リーディングゼロカウント値
ＬＯは“５“となる。また、ＡＤ　−［１，０゜０．０
，０．１，０．０１のときはＢＯ−Ａｎ　−［０，１，
１，１，１，０，１，１１であり、リーディングゼロカ
ウント値ＬＯは“１°となる。

なお、このリーディングゼロカウント手段は、比較回路
、フリップフロップ等を用いて、当業者に容易に実現で
きる。

比較手段１０Ｂは、リーディングゼロカウント手段１０
５の出力であるリーディングゼロカウント値ＬＯとレジ
スタ１０１の出力ＳＯ１すなわちシフト量とを入力とし
て両者の比較を行う。そして、ＳＯ≧ＬＯの時には、オ
ーバフローするものとして、固定小数点オーバフロー例
外検出フラグＣＯを“１°にし、それ以外のとき、すな
わちＳＯ＜ＬＯの時にはオーバフローしないものとして
、固定小数点オーバフロー例外検出フラグＣＯを“０”
にする。

左論理シフタ１０４は、レジスタ１０２の出力をレジス
タ１０１の出力の値に応じて左論理シフトを行い出力す
るものである。

レジスタ１０７　、１０８はそれぞれ、左論理シフタ１
０４の出力ＲＯと比較手段１０６の出力ＣＯを入力し、
格納するものである。つまり、レジスタ１０７の出力は
シフト結果Ｘ・２″を示し、レジスタ１０６の出力Ｅは
オーバフローか否かを示すことになる。

かかる構成において、データＸの符号部が“０”のとき
には選択手段１０８の出力ＢＯは正極性の出力ＡＯとな
り、データＸの符号部が“１”のときには選択手段１０
Ｂの出力ＢＯは負極性の出力λ］−となる。つまり、本
実施例においては符号部は必ず０＃となる。

そして、出力ＡＯ又は出力に１゛の値に対し、リーディ
ングゼロカウント手段１０５において、先頭ビットから
最初の“１゛が見つかるまで“０゛の値のビット数を計
数する処理が行われる。すなわち、先頭ビットと同一の
値“０”を、その先頭ビットから異なる値“１”のビッ
トまで計数するのである。その計数値はオーバフローせ
ずに左論理シフトが可能な数となる。よって、その計数
値とシフト量とを比較すれば、左論理シフタ１０４の出
力がオーバフローであるか否かを判定できるのである。

なお、本実施例とは逆に符号部が“０”のときに負極性
のデータを出力し、“１”のときに正極性のデータを出
力する他の実施例も考えられる。

この場合には、選択手段の選択条件を本例の逆にすると
ともに、先頭ビットから開始して“１“の値のビットの
数を、“０”の値のビットが見つかるまで計数するリー
ディングワンカウント手段を設ければ良い。

発明の詳細 な説明したように本発明は、符号部の拡張部分を入力オ
ペランドと同桁数生成してから左論理シフトを行う構成
をとらないので、ビット長の長い算術シフト回路を実現
する場合にも、より少ない金物量で実現できるという効
果がある。また、シフト量の分配が少なくて済み、デー
タバスの遅延が少なくて済むという効果もある。

さらに、ＬＳＩ等で回路を実現した場合、ＬＳＩ内の総
バス数が少なくて済むので配線が容易にできるという効
果もある。

【図面の簡単な説明】

第１図は本発明の実施例による算術シフト回路の構成を
示すブロック図、第２図は従来の算術シフト回路のブロ
ック図である。 主要部分の符号の説明 １０１．１０２，１０７．１０８・・・・・・レジスタ
１０３・・・・・・選択手段 １０４・・・・・・左論理シフタ １０５・・・・・カウント手段 １０６・・・・・・比較手段

Claims (1)

【特許請求の範囲】
1. （１）符号部を含むオペランド及びシフト量を入力とし
   、前記シフト量に応じて前記オペランドを左論理シフト
   する算術シフト回路であって、前記符号部の値に応じて
   前記オペランド及びその反転値を択一的に出力する選択
   手段と、前記選択手段の出力の先頭ビットと同一の値の
   数を、該先頭ビットから異なる値のビットまで計数する
   計数手段と、前記シフト量より前記計数手段の出力が大
   であるとき左論理シフトの結果がオーバフローであると
   判定する判定手段とを有することを特徴とする算術シフ
   ト回路。