JPH04345328A - Line changeover control circuit - Google Patents

Line changeover control circuit

Info

Publication number
JPH04345328A
JPH04345328A JP3118917A JP11891791A JPH04345328A JP H04345328 A JPH04345328 A JP H04345328A JP 3118917 A JP3118917 A JP 3118917A JP 11891791 A JP11891791 A JP 11891791A JP H04345328 A JPH04345328 A JP H04345328A
Authority
JP
Japan
Prior art keywords
signal
frequency
noise level
signals
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP3118917A
Other languages
Japanese (ja)
Inventor
Toshiya Uchino
内野 敏哉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP3118917A priority Critical patent/JPH04345328A/en
Publication of JPH04345328A publication Critical patent/JPH04345328A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Input Circuits Of Receivers And Coupling Of Receivers And Audio Equipment (AREA)
  • Radio Transmission System (AREA)

Abstract

PURPOSE:To select the detection of signal quality deterioration due to fading in a shorter time in a digital radio system than that of a conventional system. CONSTITUTION:Noise level detection circuits 12a, 12b detect a noise level from each line from a recovered carrier obtained at plural demodulation circuits 11a, 11b. A comparator circuit 13 outputs a signal in which a noise level represents a minimum channel. A selection means 14 selects a demodulation signal of a channel with a minimum noise level from each output demodulation signal of the demodulation circuits 11a, 11b to switch the line.

Description

【発明の詳細な説明】[Detailed description of the invention]

【0001】0001

【産業上の利用分野】本発明は回線切替え制御回路に係
り、特にディジタル無線システムにおけるフェージング
低減のために、無線回線を切替える回線切替え制御回路
に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a line switching control circuit, and more particularly to a line switching control circuit for switching radio lines in order to reduce fading in a digital radio system.

【0002】近年、マイクロ波帯を用いたディジタル無
線システムの開発が盛んに進められているが、マイクロ
回線で発生するフェージングが波形歪をもたらし、回線
品質を劣化させるため、システムの高度化の要求に従い
、様々なフェージング補償技術が開発されている。かか
るフェージング補償技術としては、■  受信波と干渉
波を受信電力が最大となるように、又は干渉波を消去す
るように合成するスペースダイバーシチ(SD),■ 
 フェージングにより生じた周波数特性における歪と全
く逆特性の周波数特性を得ることができる可変共振器を
有し、その可変共振器の共振周波数と選択度を可変して
フェージングにより生じた周波数特性の歪を等化する可
変共振型自動等化器(R  EQL),■  時間領域
で等化を行なうトランスバーサル自動等化器(T  E
QL)などがある。
[0002] In recent years, development of digital wireless systems using microwave bands has been actively progressing, but fading that occurs in micro lines causes waveform distortion and degrades line quality, so there is a demand for more sophisticated systems. Accordingly, various fading compensation techniques have been developed. Such fading compensation techniques include: ■ space diversity (SD), which combines received waves and interference waves in such a way as to maximize received power or eliminate interference waves;
It has a variable resonator that can obtain a frequency characteristic that is completely opposite to the distortion in the frequency characteristic caused by fading, and the resonance frequency and selectivity of the variable resonator are varied to eliminate the distortion in the frequency characteristic caused by fading. Variable resonant automatic equalizer (R EQL) that performs equalization, ■ Transversal automatic equalizer (T E
QL) etc.

【0003】しかし、これらのフェージング補償技術は
、いずれもフェージングにより生じた周波数特性の歪を
十分に補償できるとはいえなかったので、近年、より一
層フェージング補償を高精度に行なえる技術として周波
数ダイバーシチ方式が開発されるに到った。この周波数
ダイバーシチ方式は同じ情報信号を異なるキャリア周波
数で同時に並列送信し、これを受信側で誤り率の小さな
方の回線に切替えて受信する方式である。
However, none of these fading compensation techniques could sufficiently compensate for the distortion in frequency characteristics caused by fading. A method has been developed. This frequency diversity method is a method in which the same information signal is simultaneously transmitted in parallel using different carrier frequencies, and the receiving side switches to a line with a smaller error rate to receive the signal.

【0004】従って、この周波数ダイバーシチ方式では
受信側の多重無線装置でのフェージングによる誤り率の
劣化速度と、回線の切替え速度との関係が重要となる。
Therefore, in this frequency diversity system, the relationship between the rate of deterioration of the error rate due to fading in the multiplex radio equipment on the receiving side and the line switching rate is important.

【0005】[0005]

【従来の技術】図5は従来の回線切替えシーケンスの一
例を示す。同図において、マイクロ波帯を用いたディジ
タル無線システムの受信系でフェージングによる回線評
価基準であるビット誤り率(BER)が所定値以下とな
ったこと及び障害判断が、時間t1 かけて検出される
2. Description of the Related Art FIG. 5 shows an example of a conventional line switching sequence. In the figure, it takes time t1 to detect that the bit error rate (BER), which is a line evaluation standard due to fading, has fallen below a predetermined value in the reception system of a digital radio system using a microwave band, and to determine a failure. .

【0006】ここで、上記のディジタル無線システムで
送受信される情報信号のフォーマットを図6(A)に示
す。同図(A)において、Bは切替え制御ビット、Fは
フレーム同期ビット、Cはダミービット判定用ビット、
PHは無線ホップパリティビット、PRは無線ルートパ
リティビットであり、それ以外の部分は情報ビットであ
る。
[0006] Here, the format of the information signal transmitted and received in the above digital wireless system is shown in FIG. 6(A). In the same figure (A), B is a switching control bit, F is a frame synchronization bit, C is a dummy bit determination bit,
PH is a radio hop parity bit, PR is a radio route parity bit, and the other parts are information bits.

【0007】また、切替え制御ビットB又はダミービッ
ト判定用ビットCから始まる88ビットは1サブフレー
ムを構成しており、12サブフレームにより1マルチフ
レームが構成されている。また、無線ホップパリティビ
ットPHは4サブフレームに1つ有る。
Furthermore, 88 bits starting from switching control bit B or dummy bit determination bit C constitute one subframe, and one multiframe is constituted by 12 subframes. Furthermore, there is one radio hop parity bit PH in every four subframes.

【0008】上記のフォーマットの情報信号は34.3
68MB/sで伝送され、かつ、ディジタル情報データ
は4相位相偏移変調(QPSK)されているものとし、
また回線切替え閾値を誤り率で1×10−4とすると、
1/(34.368 ×106)=2.9097×10
−8(s)2.9097×10−8×1×104 =0
.291 (ms)0.291 ×2=0.5819(
ms)であるから、図6(B)に示す1マルチフレーム
の最初の時点から0.5819ms内で無線ホップパリ
ティビットPHが1個誤ると誤り率1×10−4となる
。なお、上式中、0.291 に乗じられる“2”はI
信号とQ信号の2信号を意味する。
The information signal of the above format is 34.3
It is assumed that the digital information data is transmitted at 68 MB/s and is subjected to quadrature phase shift keying (QPSK),
Also, if the line switching threshold is set to an error rate of 1×10-4,
1/(34.368 x 106) = 2.9097 x 10
-8(s)2.9097×10-8×1×104 =0
.. 291 (ms) 0.291 × 2 = 0.5819 (
ms), so if one wireless hop parity bit PH is erroneous within 0.5819 ms from the first point in time of one multiframe shown in FIG. 6(B), the error rate will be 1×10 −4 . In addition, in the above formula, “2” multiplied by 0.291 is I
This means two signals: a signal and a Q signal.

【0009】しかし、無線装置の信頼性を保つため、従
来は無線ホップパリティビットが10個誤ると回線の切
替えを行なう。従って、図5に示した時間t1 は5.
819 ms(=0.5819ms×10)である。
However, in order to maintain the reliability of wireless equipment, conventionally the line is switched if 10 wireless hop parity bits are incorrect. Therefore, the time t1 shown in FIG. 5 is 5.
819 ms (=0.5819 ms×10).

【0010】受信系は上記のBERが所定値以下となっ
たと判断すると、予備チャネルの正常運用を確認後に受
信スイッチの駆動命令を送出する(これに要する時間を
t2 とする)。これにより、受信系内の受信スイッチ
が駆動されて予備チャネルへの回線切替えが完了する(
これに要する時間をt3 とする)。従って、従来は受
信系はビット誤り率が所定値以下に低下したことを検出
してから実際に予備チャネルへの回線切替えを完了する
までに時間T(=t1 +t2 +t3 )かかってい
る。
When the receiving system determines that the above-mentioned BER has become below a predetermined value, it sends out a driving command for the receiving switch after confirming the normal operation of the backup channel (the time required for this is assumed to be t2). This drives the reception switch in the reception system and completes line switching to the backup channel (
The time required for this is assumed to be t3). Therefore, conventionally, the receiving system takes time T (=t1 +t2 +t3) from when it detects that the bit error rate has fallen below a predetermined value until it actually completes line switching to the protection channel.

【0011】[0011]

【発明が解決しようとする課題】しかるに、従来の回線
切替えは上記の如く切替えシーケンスが複雑なため、回
線切替完了までの時間Tが数十ミリ秒もかかる。この時
間Tは無線伝搬路が比較的安定な場合には切替えに際し
問題はないが、フェージング周波数(速度)によっては
回線切替え時に回線規格以上のエラーを発生させてしま
う。
However, since the conventional line switching has a complicated switching sequence as described above, it takes several tens of milliseconds to complete the line switching. This time T poses no problem when switching if the radio propagation path is relatively stable, but depending on the fading frequency (speed), errors exceeding the line standard may occur when switching lines.

【0012】すなわち、フェージングは異なった伝搬路
を通って同じアンテナで受信された複数の電波(直接波
と干渉波)が互いに干渉し合って生ずる現象であるから
、受信電力はある周波数では加算され、他の周波数では
減算されるため図7に示す如き周波数特性となる。この
場合、周波数f1 ではIで示す回線規格のビット誤り
率10−4よりも大なるIIで示すビット誤り率10−
3を生じる。このため、周波数f1 を含む帯域の信号
受信時には、ビット誤り率10−4で回線切替え情報を
検出し始め、検出後に回線切替え制御が完了するまでの
時間内に、ビット誤り率10−3を越えてしまい、回線
切替え時に回線規格以上のエラーを多く発生してしまう
[0012] In other words, fading is a phenomenon that occurs when multiple radio waves (direct waves and interference waves) received by the same antenna through different propagation paths interfere with each other, so the received power is not added at a certain frequency. , is subtracted at other frequencies, resulting in a frequency characteristic as shown in FIG. In this case, at frequency f1, the bit error rate indicated by II is 10-4, which is greater than the bit error rate 10-4 of the line standard indicated by I.
yields 3. Therefore, when receiving a signal in the band including frequency f1, line switching information begins to be detected with a bit error rate of 10-4, and within the time from detection until line switching control is completed, the bit error rate exceeds 10-3. As a result, more errors than the line standard occur when switching lines.

【0013】本発明は以上の点に鑑みなされたもので、
フェージングによる信号品質劣化の検出を従来より短時
間で行なうことにより、上記の課題を解決した回線切替
え制御回路を提供することを目的とする。
[0013] The present invention has been made in view of the above points.
It is an object of the present invention to provide a line switching control circuit that solves the above problems by detecting signal quality deterioration due to fading in a shorter time than before.

【0014】[0014]

【課題を解決するための手段】図1(A)は請求項1記
載の発明の原理構成図を示す。同図中、複数の復調回路
11a,11bは、複数のチャネルで同じ情報データを
夫々互いに異なるキャリア周波数で変調した信号を送信
する周波数ダイバーシチ方式の受信信号が入力され、チ
ャネル別に復調する。
Means for Solving the Problems FIG. 1(A) shows a diagram of the principle configuration of the invention according to claim 1. In the figure, a plurality of demodulation circuits 11a and 11b receive received signals of a frequency diversity system that transmits signals obtained by modulating the same information data at different carrier frequencies on a plurality of channels, and demodulate the received signals for each channel.

【0015】ノイズレベル検出回路12a,12bは復
調回路11a,11bを通して取り出された再生キャリ
アを入力信号として受け、再生キャリア付近のノイズレ
ベルを夫々検出する。比較回路13はノイズレベル検出
回路12a,12bの各出力検出信号を比較し、ノイズ
レベルが最小のチャネルを示す信号を出力する。
The noise level detection circuits 12a and 12b receive the reproduced carriers extracted through the demodulation circuits 11a and 11b as input signals, and detect the noise levels near the reproduced carriers, respectively. The comparison circuit 13 compares each output detection signal of the noise level detection circuits 12a and 12b, and outputs a signal indicating the channel with the minimum noise level.

【0016】選択手段14は比較回路13の出力信号に
より、復調回路11a,11bの各出力復調信号の中か
らノイズレベルが最小のチャネルの復調信号を選択して
回線の切替えを行なう。
Based on the output signal of the comparator circuit 13, the selection means 14 selects the demodulated signal of the channel with the minimum noise level from among the demodulated signals output from the demodulating circuits 11a and 11b, and switches the line.

【0017】[0017]

【作用】復調回路11a,11bより取り出される再生
キャリアは、フェージングの影響のない受信信号のキャ
リアから復調した場合(ノーマル信号時)は図1(B)
に実線で示す如く、再生キャリア周波数fC で大レベ
ルで、かつ、fC 付近の周波数のノイズは極めて小で
ある。これに対し、フェージングの影響を受けた受信信
号から復調された再生キャリアの場合は、図1(B)に
破線で示す如く再生キャリア周波数fC 付近のノイズ
レベルがかなり大となる。すなわち、再生キャリア周波
数付近のノイズレベルはフェージングの大きさと比例関
係にある。
[Operation] When the reproduced carrier extracted from the demodulation circuits 11a and 11b is demodulated from the carrier of the received signal that is not affected by fading (at the time of normal signal), the reproduced carrier is as shown in FIG. 1(B).
As shown by the solid line, the noise level is large at the reproduced carrier frequency fC, and the noise at frequencies around fC is extremely small. On the other hand, in the case of a reproduced carrier demodulated from a received signal affected by fading, the noise level near the reproduced carrier frequency fC becomes considerably large, as shown by the broken line in FIG. 1(B). That is, the noise level near the reproduced carrier frequency is proportional to the magnitude of fading.

【0018】そこで、本発明は上記の点に着目し、比較
回路13により常時、各チャネルの再生キャリア付近の
ノイズレベルを比較し、ノイズレベルの最も小さいチャ
ネルの復調信号を選択手段14により選択させる。これ
により、常に最もフェージングの影響の少ないチャネル
の回線に従来より短時間で切替えることができる。
Therefore, the present invention focuses on the above points, and the comparison circuit 13 constantly compares the noise levels near the reproduced carrier of each channel, and the selection means 14 selects the demodulated signal of the channel with the lowest noise level. . As a result, it is possible to always switch to the channel with the least influence of fading in a shorter time than in the past.

【0019】[0019]

【実施例】図2は本発明の一実施例のブロック図を示す
。本実施例はマイクロ波帯(例えば6GHz帯)のディ
ジタル無線システムにおいて、前記図5(A)に示した
フォーマットで、かつ、QPSK変調されたデータから
なる送信信号を受信する受信装置に適用した例である。
DESCRIPTION OF THE PREFERRED EMBODIMENTS FIG. 2 shows a block diagram of one embodiment of the present invention. This embodiment is an example in which the present embodiment is applied to a receiving device that receives a transmission signal consisting of QPSK-modulated data in the format shown in FIG. It is.

【0020】上記の6GHz帯の第1のキャリア周波数
の第1チャネル(プロットチャネル)の送信信号と、6
GHz帯の第2のキャリア周波数の第2チャネル(メイ
ンチャネル)の送信信号とは、夫々同じ情報内容のデー
タが並列に送信されて、本実施例受信装置の単一アンテ
ナで受信された後、周波数選択されて第1チャネルの高
周波受信信号は端子21aを介してRRF部22aに入
力され、第2チャネルの高周波受信信号は端子21bを
介してRRF部22bに入力される。
[0020] The transmission signal of the first channel (plot channel) of the first carrier frequency of the 6 GHz band;
The transmission signal of the second channel (main channel) of the second carrier frequency in the GHz band is a signal in which data with the same information content is transmitted in parallel, received by a single antenna of the receiving device of this embodiment, and then The frequency-selected high-frequency received signal of the first channel is input to the RRF section 22a via the terminal 21a, and the high-frequency received signal of the second channel is inputted to the RRF section 22b via the terminal 21b.

【0021】RRF部22a,22bは夫々入力高周波
受信信号を例えば70MHzの周波数の中間周波信号(
IF信号)に変換し、IF増幅器23a,23bを通し
て復調回路(DEM)24a,24bに入力する。この
復調回路(DEM)24a,24bは夫々前記した復調
回路11a,11bに相当し、70MHzの中間周波数
のIF信号を復調してもとのデータを得る一方、再生キ
ャリアを生成する。
The RRF sections 22a and 22b each convert the input high frequency received signal into an intermediate frequency signal (for example, a frequency of 70 MHz).
IF signals) and input them to demodulation circuits (DEM) 24a, 24b through IF amplifiers 23a, 23b. The demodulation circuits (DEM) 24a and 24b correspond to the above-mentioned demodulation circuits 11a and 11b, respectively, and demodulate the 70 MHz intermediate frequency IF signal to obtain the original data, while also generating a reproduced carrier.

【0022】図3は復調回路24a(24b)の一実施
例のブロック図を示す。同図において、入力端子31に
入力された中間周波信号はハイブリッド回路32により
2分岐され、ミキサ33,34に夫々入力される。一方
、電圧制御発振器(VCO)35より取り出された70
MHz付近の再生キャリアは、ハイブリッド回路36に
より2分岐され、かつ、互いに90°の位相差を有する
よう位相シフトされ、一方はミキサ33に入力され、他
方はミキサ34に入力される。
FIG. 3 shows a block diagram of one embodiment of the demodulation circuit 24a (24b). In the figure, an intermediate frequency signal input to an input terminal 31 is branched into two by a hybrid circuit 32 and input to mixers 33 and 34, respectively. On the other hand, 70 taken out from the voltage controlled oscillator (VCO) 35
The reproduced carrier near MHz is branched into two by the hybrid circuit 36 and phase-shifted so as to have a phase difference of 90 degrees, one of which is input to the mixer 33 and the other to the mixer 34 .

【0023】これにより、ミキサ33から同相信号Iの
復調信号が取り出され、ミキサ34から直交信号Qの復
調信号が取り出される。これら同相信号I,直交信号Q
の各復調信号は増幅器37,38を通してベースバンド
マルチプライヤ39に夫々入力されて乗算された後、同
期時ハイレベルとなる同期信号と非同期時ハイレベルと
なる非同期信号に変換されてミキサ42で夫々周波数変
換される。
As a result, the demodulated signal of the in-phase signal I is taken out from the mixer 33, and the demodulated signal of the orthogonal signal Q is taken out from the mixer 34. These in-phase signal I and quadrature signal Q
The demodulated signals are respectively input to the baseband multiplier 39 through amplifiers 37 and 38 and multiplied, and then converted into a synchronous signal that is at a high level when synchronized and an asynchronous signal that is at a high level when not synchronized. Frequency converted.

【0024】同期信号はまた増幅器40及び低域フィル
タ41を夫々通してVCO35に制御電圧として印加さ
れ、その出力発振信号の位相を入力中間周波信号のキャ
リア周波数に位相同期させる。すなわち、上記各回路3
3〜41はフェーズ・ロックト・ループ回路(PLL回
路)を構成している。
The synchronization signal is also applied as a control voltage to the VCO 35 through an amplifier 40 and a low-pass filter 41, respectively, to synchronize the phase of its output oscillation signal with the carrier frequency of the input intermediate frequency signal. That is, each circuit 3 above
3 to 41 constitute a phase locked loop circuit (PLL circuit).

【0025】一方、ミキサ42の出力信号は増幅器43
を通して低域フィルタ44及びスイッチ回路45に夫々
入力される。スイッチ回路45は前記ベースバンドマル
チプライヤ39から取り出され、増幅器46で増幅され
た非同期信号がスイッチング信号として印加され、回路
の非同期時オン、同期時オフとされる。これにより、ス
イッチ回路45は非同期時は低域フィルタ44を短絡し
て増幅器43からの信号をAFC(オートマチック・フ
リケンシイ・コントロール)用制御電圧としてVCO3
5に印加し、VCO35の出力発振周波数をいち早く所
定周波数(70MHz)付近に粗調整させる。なお、V
CO35はPLL回路の同期時には低域フィルタ44か
らAFC制御電圧が印加され、その出力発振周波数が制
御されている。これにより、VCO35からは入力中間
周波信号のキャリア周波数に位相同期した再生キャリア
信号が取り出される。
On the other hand, the output signal of the mixer 42 is sent to the amplifier 43.
The signals are input to a low-pass filter 44 and a switch circuit 45 through the filter. The switch circuit 45 is taken out from the baseband multiplier 39, and an asynchronous signal amplified by an amplifier 46 is applied as a switching signal to turn the circuit on when it is asynchronous and off when it is synchronous. As a result, the switch circuit 45 short-circuits the low-pass filter 44 during non-synchronization, and uses the signal from the amplifier 43 as a control voltage for AFC (automatic frequency control) to control the VCO3.
5 to quickly roughly adjust the output oscillation frequency of the VCO 35 to around a predetermined frequency (70 MHz). In addition, V
When the PLL circuit is synchronized, an AFC control voltage is applied to the CO 35 from the low-pass filter 44, and its output oscillation frequency is controlled. As a result, a reproduced carrier signal whose phase is synchronized with the carrier frequency of the input intermediate frequency signal is extracted from the VCO 35.

【0026】また、ベースバンドマルチプライヤ39か
らは直交信号Qと同相信号Iの各伝送速度に関連した周
波数(約17MHz)の信号が取り出され、帯域フィル
タ47で不要周波数成分が除去され、更にコンパレータ
48で波形整形されて矩形波とされた後コンパレータ4
9のクロック端子及びディジタル処理部50に入力され
る。
Further, from the baseband multiplier 39, signals of frequencies (approximately 17 MHz) related to the respective transmission speeds of the orthogonal signal Q and the in-phase signal I are taken out, unnecessary frequency components are removed by the bandpass filter 47, and After the waveform is shaped into a rectangular wave by the comparator 48, the comparator 4
The signal is input to the clock terminal 9 and the digital processing section 50.

【0027】コンパレータ49には前記した直交信号Q
と同相信号Iの復調信号も入力されており、入力クロッ
クに応じて波形整形した復調信号をディジタル処理部5
0に入力する。ディジタル処理部50は増幅器46から
の信号を復調回路アラーム信号としてそのまま出力する
一方、復調データを出力する。
The comparator 49 receives the above-mentioned orthogonal signal Q.
A demodulated signal of the in-phase signal I is also input, and the demodulated signal whose waveform is shaped according to the input clock is sent to the digital processing unit 5.
Enter 0. The digital processing section 50 outputs the signal from the amplifier 46 as it is as a demodulation circuit alarm signal, and also outputs demodulated data.

【0028】上記の構成及び動作の復調回路24a,2
4bから取り出された復調データ及び再生キャリアのう
ち、図2に示す如く再生キャリアはノイズレベル検出回
路(DET)25a,25bに供給され、復調データは
受信スイッチ回路27に入力される。
Demodulation circuit 24a, 2 having the above configuration and operation
Of the demodulated data and reproduced carrier taken out from 4b, the reproduced carrier is supplied to noise level detection circuits (DET) 25a and 25b, as shown in FIG. 2, and the demodulated data is inputted to the reception switch circuit 27.

【0029】ノイズレベル検出回路(DET)25a及
び25bは夫々前記したノイズレベル検出回路12a及
び12bに相当し、夫々同一構成で例えば図4のブロッ
ク図に示すような回路構成とされている。図4において
、入力端子61には前記70MHzの再生キャリアが入
力される。この再生キャリアは増幅器62で増幅された
後ミキサ63に入力され、ここで70MHz発振器64
からの70MHzと周波数変換される。
The noise level detection circuits (DET) 25a and 25b correspond to the above-mentioned noise level detection circuits 12a and 12b, respectively, and have the same configuration, for example, as shown in the block diagram of FIG. 4. In FIG. 4, the 70 MHz reproduced carrier is input to the input terminal 61. This reproduced carrier is amplified by an amplifier 62 and then input to a mixer 63, where it is input to a 70MHz oscillator 64.
The frequency is converted to 70MHz from

【0030】ミキサ63の出力信号は低域フィルタ65
により低周波数のみ取り出される。ここで、再生キャリ
アはノイズレベルに応じた量、周波数変動しているのに
対し、70MHz発振器64からの70MHzはノイズ
のない極めて周波数安定度の高い周波数であるから、そ
れら両信号をミキサ63で周波数変換した信号を低域フ
ィルタ65を通すことにより、低域フィルタ65から再
生キャリアに重畳しているノイズがベースバンド帯域で
取り出される。
The output signal of the mixer 63 is passed through a low-pass filter 65.
Only low frequencies are extracted. Here, while the frequency of the reproduced carrier fluctuates by an amount corresponding to the noise level, the 70MHz from the 70MHz oscillator 64 is a noise-free frequency with extremely high frequency stability, so both of these signals are mixed by the mixer 63. By passing the frequency-converted signal through the low-pass filter 65, the noise superimposed on the reproduced carrier is extracted from the low-pass filter 65 in the baseband band.

【0031】このノイズは増幅器66を通してダイオー
ド検波器67に入力され、ここでレベル検波された後、
DCアンプ68を通して出力端子69からノイズレベル
検出信号として取り出される。
This noise is input to the diode detector 67 through the amplifier 66, where it is level detected and then
The noise level detection signal is outputted from an output terminal 69 through a DC amplifier 68.

【0032】このような構成及び動作のノイズレベル検
出回路25a,25bからのノイズレベル検出信号は、
図2に示す如く比較回路26に入力され、ここでレベル
比較される。比較回路26は前記比較回路13に相当し
、演算増幅器を用いたコンパレータの構成であり、ノイ
ズレベル検出回路25aからの第1のノイズレベル検出
信号の方がノイズレベル検出回路25bからの第2のノ
イズレベル検出信号よりも大レベルのときは、例えばロ
ーレベルの比較信号を出力し、上記と逆のレベル関係の
ときはハイレベルの比較信号を出力する。
The noise level detection signals from the noise level detection circuits 25a and 25b having such a configuration and operation are as follows.
As shown in FIG. 2, the signals are input to the comparison circuit 26, where the levels are compared. The comparison circuit 26 corresponds to the comparison circuit 13 and has a comparator configuration using an operational amplifier, and the first noise level detection signal from the noise level detection circuit 25a is higher than the second noise level detection signal from the noise level detection circuit 25b. When the level is higher than the noise level detection signal, for example, a low level comparison signal is output, and when the level relationship is opposite to the above, a high level comparison signal is output.

【0033】上記の比較信号は受信スイッチ回路27に
スイッチング信号として印加され、比較信号がローレベ
ルのときは受信スイッチ回路27より復調回路24bの
方の復調データを選択出力させ、比較信号がハイレベル
のときは受信スイッチ回路27より復調回路24aの方
の復調データを選択出力させる。従って、受信スイッチ
回路27からは第1及び第2チャネルの受信信号の復調
データのうち、常にノイズレベルが小さい方のチャネル
、すなわち最もフェージングの影響の少ないチャネルの
受信信号の復調データが選択出力されることとなる(換
言するとマイクロ回線を切替えることとなる)。
The above comparison signal is applied as a switching signal to the receiving switch circuit 27, and when the comparison signal is at a low level, the demodulated data from the demodulating circuit 24b is selectively outputted from the receiving switch circuit 27, and when the comparison signal is at a high level. In this case, the demodulated data of the demodulation circuit 24a is selectively outputted from the reception switch circuit 27. Therefore, from among the demodulated data of the received signals of the first and second channels, the receiving switch circuit 27 always selects and outputs the demodulated data of the received signal of the channel with the smaller noise level, that is, the channel that is least affected by fading. (In other words, the micro line will be switched).

【0034】従って、本実施例によれば、ビット誤り率
の計算及び判定を行なうことなく図7に示したフェージ
ング特性のIII で示したレベルで回線切替えを行な
っていることとなり、従来に比し前記時間t1 分回線
切替えを早くできるから、従来よりも高速度のフェージ
ングに対してもその影響なく高品質の受信ができる。
Therefore, according to this embodiment, line switching is performed at the level shown in III of the fading characteristics shown in FIG. Since line switching can be performed earlier by the time t1, high-quality reception can be achieved without being affected by fading at a higher rate than in the past.

【0035】なお、本発明は上記の実施例に限定される
ものではなく、データの変調方式、伝送速度、信号フォ
ーマットその他種々の変形例が考えられることは勿論で
ある。
It should be noted that the present invention is not limited to the above-described embodiments, and it goes without saying that various modifications such as data modulation methods, transmission speeds, signal formats, etc. can be considered.

【0036】[0036]

【発明の効果】上述の如く、本発明によれば、最もフェ
ージングの影響の少ないチャネルの回線に、従来よりも
短時間で切替えることができるため、従来では回線切替
時に回線規格以上のエラーを多く発生することがあった
高速のフェージングに対しても、その影響を受けること
なく別の回線へ切替えることができ、よって従来よりも
高品質の受信ができる等の特長を有するものである。
As described above, according to the present invention, it is possible to switch to the line of the channel least affected by fading in a shorter time than before. This system has the advantage of being able to switch to another line without being affected by high-speed fading, which sometimes occurs, and thus allowing higher quality reception than before.

【図面の簡単な説明】[Brief explanation of the drawing]

【図1】本発明の原理説明図である。FIG. 1 is a diagram explaining the principle of the present invention.

【図2】本発明の一実施例のブロック図である。FIG. 2 is a block diagram of one embodiment of the invention.

【図3】復調回路の一実施例のブロック図である。FIG. 3 is a block diagram of one embodiment of a demodulation circuit.

【図4】ノイズレベル検出回路の一実施例のブロック図
である。
FIG. 4 is a block diagram of one embodiment of a noise level detection circuit.

【図5】従来の回線切替えシーケンスの一例を示す図で
ある。
FIG. 5 is a diagram showing an example of a conventional line switching sequence.

【図6】従来の伝送信号フォーマット等の説明図である
FIG. 6 is an explanatory diagram of a conventional transmission signal format, etc.

【図7】回線切替えとフェージングとの関係を示す図で
ある。
FIG. 7 is a diagram showing the relationship between line switching and fading.

【符号の説明】[Explanation of symbols]

11a,11b  復調回路 12a,12b  ノイズレベル検出回路13  比較
回路 14  選択手段
11a, 11b Demodulation circuit 12a, 12b Noise level detection circuit 13 Comparison circuit 14 Selection means

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】  複数のチャネルで同じ情報データを、
夫々互いに異なるキャリア周波数で変調して送信する周
波数ダイバーシチ方式のディジタル無線システムにおい
て、前記複数のチャネルの夫々について受信した信号を
別々に復調する複数の復調回路(11a,11b)と、
該復調回路(11a,11b)を通して取り出された前
記複数のチャネルの受信信号の再生キャリアを夫々入力
信号として受け、該再生キャリア付近のノイズレベルを
夫々検出する複数のノイズレベル検出回路(12a,1
2b)と、該ノイズレベル検出回路(12a,12b)
の各出力検出信号を比較し、ノイズレベルが最小のチャ
ネルを示す信号を出力する比較回路(13)と、該比較
回路(13)の出力信号により、前記複数の復調回路(
11a,11b)の各出力復調信号の中からノイズレベ
ルが最小のチャネルの復調信号を選択して回線の切替え
を行なう選択手段(14)とを有することを特徴とする
回線切替え制御回路。
[Claim 1] The same information data on multiple channels,
In a frequency diversity digital wireless system that modulates and transmits signals using different carrier frequencies, a plurality of demodulation circuits (11a, 11b) that separately demodulate signals received for each of the plurality of channels;
A plurality of noise level detection circuits (12a, 11b) each receive, as an input signal, the reproduced carriers of the received signals of the plurality of channels extracted through the demodulation circuits (11a, 11b), and respectively detect noise levels in the vicinity of the reproduced carriers.
2b) and the noise level detection circuit (12a, 12b)
A comparison circuit (13) that compares each output detection signal of the plurality of demodulation circuits (13) and outputs a signal indicating the channel with the lowest noise level;
11a, 11b), selecting means (14) for selecting the demodulated signal of the channel with the lowest noise level from among the output demodulated signals of the output demodulated signals (11a, 11b) to switch the line.
【請求項2】  前記ノイズレベル検出回路(12a,
12b)は、中間周波数と同一周波数を発振出力する発
振器(64)と、前記復調回路(11a,11b)から
の前記複数のチャネルの受信信号の中間周波数の再生キ
ャリアと該発振器(64)の出力発振周波数とを周波数
変換してベースバンド帯域のノイズを取り出す周波数変
換回路(63,65)と、該周波数変換回路(63,6
5)の出力ノイズをレベル検波する検波回路(67)と
を有することを特徴とする請求項1記載の回線切替え制
御回路。
2. The noise level detection circuit (12a,
12b) is an oscillator (64) that oscillates and outputs the same frequency as the intermediate frequency, and a reproduced carrier of the intermediate frequency of the received signals of the plurality of channels from the demodulation circuit (11a, 11b) and the output of the oscillator (64). a frequency conversion circuit (63, 65) that converts the oscillation frequency and extracts baseband noise;
2. The line switching control circuit according to claim 1, further comprising a detection circuit (67) for detecting the level of the output noise of step 5).
【請求項3】  前記複数のチャネルの受信信号は、マ
イクロ波帯のキャリア周波数で情報データを4相位相変
調した信号であることを特徴とする請求項1記載の回線
切替え制御回路。
3. The line switching control circuit according to claim 1, wherein the received signals of the plurality of channels are signals obtained by quadrature phase modulating information data at a carrier frequency in a microwave band.
JP3118917A 1991-05-23 1991-05-23 Line changeover control circuit Withdrawn JPH04345328A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3118917A JPH04345328A (en) 1991-05-23 1991-05-23 Line changeover control circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3118917A JPH04345328A (en) 1991-05-23 1991-05-23 Line changeover control circuit

Publications (1)

Publication Number Publication Date
JPH04345328A true JPH04345328A (en) 1992-12-01

Family

ID=14748380

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3118917A Withdrawn JPH04345328A (en) 1991-05-23 1991-05-23 Line changeover control circuit

Country Status (1)

Country Link
JP (1) JPH04345328A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008066964A (en) * 2006-09-06 2008-03-21 Denso Corp Vehicle control system
JP2009081581A (en) * 2007-09-25 2009-04-16 Panasonic Electric Works Co Ltd Communication apparatus

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008066964A (en) * 2006-09-06 2008-03-21 Denso Corp Vehicle control system
JP4670777B2 (en) * 2006-09-06 2011-04-13 株式会社デンソー Vehicle control system
US8102241B2 (en) 2006-09-06 2012-01-24 Denso Corporation Vehicle control system
JP2009081581A (en) * 2007-09-25 2009-04-16 Panasonic Electric Works Co Ltd Communication apparatus

Similar Documents

Publication Publication Date Title
US5150383A (en) Asynchronous quadrature demodulator
US7283569B2 (en) Site delivery method, method for receiving digital satellite broadcast, and receiver for digital satellite broadcast
US6693978B1 (en) Carrier reproducing circuit
JPH04345328A (en) Line changeover control circuit
JP3287015B2 (en) Auxiliary signal transmission method
JPH06232939A (en) Frame synchronization circuit
JP2001345869A (en) Carrier-reproducing circuit and digital signal receiver
JP2877177B2 (en) Receiver for frequency division multiple access communication system
JP2792292B2 (en) Receiving machine
JPH06326740A (en) Mobile radio equipment
JP3103604B2 (en) Frequency control method in delay detection demodulator for π / 4 shift QPSK modulated wave signal
JP2986205B2 (en) Digital microwave radio communication equipment
JP3265585B2 (en) AFC circuit
JP2877197B2 (en) Non-regenerative relay alarm transmission apparatus and method
JPH10224320A (en) Ofdm demodulator
JPS6178250A (en) Circuit for frequency conversion
JP2000299658A (en) Mobile radio terminal equipment
JP2890992B2 (en) Satellite receiver
JPS60171839A (en) Space diversity
JPH06120992A (en) Demodulation circuit for digital modulation wave
JPH06232927A (en) Digital signal demodulator
JPS59128853A (en) Preamble detector
JPH02228849A (en) Quadruple phase shift keying detection circuit
JPH06177931A (en) Receiver for digital radio communication
JPH0661998A (en) Synchronized pull-in system for digital radio equipment

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19980806