JPH04344913A - Digital input insulation circuit - Google Patents

Digital input insulation circuit

Info

Publication number
JPH04344913A
JPH04344913A JP14528291A JP14528291A JPH04344913A JP H04344913 A JPH04344913 A JP H04344913A JP 14528291 A JP14528291 A JP 14528291A JP 14528291 A JP14528291 A JP 14528291A JP H04344913 A JPH04344913 A JP H04344913A
Authority
JP
Japan
Prior art keywords
input
circuit
circuits
insulation
external contacts
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP14528291A
Other languages
Japanese (ja)
Inventor
Koshu Narihara
成原 弘修
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP14528291A priority Critical patent/JPH04344913A/en
Publication of JPH04344913A publication Critical patent/JPH04344913A/en
Pending legal-status Critical Current

Links

Landscapes

  • Electronic Switches (AREA)

Abstract

PURPOSE:To obtain the input insulation circuit of a low consumption type for which power supply capacity need not be increased in accordance with the number of pieces of external contacts by providing a latch circuit which receives a command from an address decoder, and latches only the input circuit of the insulation circuit related to an input buffer the address decoder starts to control, and interrupts the input circuit of other insulation circuits. CONSTITUTION:The address decoder 4 commands the latch circuit 5 about the external contact whose opening and closing state is to be taken in. For instance, if it is a command of the effect that the opening and closing state of the external contacts SW0 to SW7 is to be taken in, the latch circuit 5 turns on a switching element 51, and turns off the switching elements 52 to 5n. Accordingly, only the input circuit of a photocoupler 21 is latched, and the input circuits of the photocouplers 22 to 2n are interrupted. Thus, since no current flows in the input circuits of the photocouplers 22 to 2n, current consumption is reduced, and consequently, the power supply capacity becomes needless to be increased in accordance with the number of pieces of the external contacts, and the input insulation circuit of the low consumption type is obtained.

Description

【発明の詳細な説明】[Detailed description of the invention]

【0001】0001

【産業上の利用分野】この発明は、マイクロコンピュー
タを用いたディジタル制御装置等の入力回路として使用
するディジタル入力絶縁回路に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a digital input isolation circuit used as an input circuit for a digital control device using a microcomputer.

【0002】0002

【従来の技術】図4は例えば「トランジスタ技術」CQ
出版1986年6月発行第343頁に示された従来のデ
ィジタル入力絶縁回路を示す回路図であり、図において
、SW0 〜SW8n−1(n=1,2,3,…)は外
部接点であり、ディジタル入力絶縁回路はこの外部接点
の開閉状態をディジタル制御装置(図示せず)等に認識
させるべく、その外部接点の開閉状態を取り込むもので
ある。
[Prior art] Figure 4 shows, for example, "transistor technology" CQ.
This is a circuit diagram showing a conventional digital input isolation circuit shown in the publication June 1986, page 343. In the figure, SW0 to SW8n-1 (n=1, 2, 3,...) are external contacts. The digital input isolation circuit captures the open/close state of the external contact so that a digital control device (not shown) or the like can recognize the open/close state of the external contact.

【0003】11〜1nは電流制限抵抗、21〜2nは
外部接点SW0 〜SW8n−1の閉動作によって電流
が流れる入力回路(図5参照)が接続され、その電流の
有無に応じてディジタル信号を出力するフォトカプラ(
絶縁回路)、31〜3nはディジタル信号をフォトカプ
ラ21〜2nから受けてデータバスに送信させる入力バ
ッファ、4はフォトカプラ21〜2nより出力されたデ
ィジタル信号を順次データバスに送信すべく入力バッフ
ァ31〜3nを順次制御するアドレスレコーダである。
11 to 1n are current limiting resistors, and 21 to 2n are connected to input circuits (see FIG. 5) through which current flows when the external contacts SW0 to SW8n-1 are closed, and output digital signals depending on the presence or absence of the current. Photocoupler to output (
31 to 3n are input buffers for receiving digital signals from the photocouplers 21 to 2n and transmitting them to the data bus, and 4 is an input buffer for sequentially transmitting the digital signals output from the photocouplers 21 to 2n to the data bus. This is an address recorder that sequentially controls 31 to 3n.

【0004】次に動作について説明する。Next, the operation will be explained.

【0005】まず、1番目のフォトカプラ21より外部
接点SW0 〜SW7 の開閉状態を取り込む場合につ
いて説明する。
First, a case will be described in which the open/closed states of the external contacts SW0 to SW7 are captured from the first photocoupler 21.

【0006】外部接点SW0 〜SW7 が閉状態の場
合、入力回路が閉ループになるため、フォトカプラ21
のフォトダイオードに順電流が流れ、出力側のフォトト
ランジスタはONとなる。一方、外部接点SW0〜SW
7 が開状態の場合は、入力回路が開ループになるため
順電流が流れず、フォトトランジスタはOFFとなる。
When the external contacts SW0 to SW7 are closed, the input circuit becomes a closed loop, so the photocoupler 21
A forward current flows through the photodiode, and the output side phototransistor is turned on. On the other hand, external contacts SW0~SW
7 is open, the input circuit becomes an open loop, so no forward current flows and the phototransistor is turned off.

【0007】ここで、アドレスレコーダ4が入力バッフ
ァ31を制御すべくチップセレクト信号を出力すると、
入力バッファ31がゲートを開いてフォトカプラ21に
おけるフォトトランジスタのON・OFFに対応したデ
ィジタル信号をデータバスに送信する。
Here, when the address recorder 4 outputs a chip select signal to control the input buffer 31,
The input buffer 31 opens its gate and transmits a digital signal corresponding to ON/OFF of the phototransistor in the photocoupler 21 to the data bus.

【0008】また、他のフォトカプラ22〜2nにも上
記のように、外部接点SW8 〜SW8n−1の開閉状
態が取り込まれるので、アドレスレコーダ4が入力バッ
ファ31〜3nを順次制御することにより、全ての外部
接点SW0 〜SWn の開閉状態がデータバスに送信
される。
Further, as mentioned above, the open/closed states of the external contacts SW8 to SW8n-1 are also input to the other photocouplers 22 to 2n, so that the address recorder 4 sequentially controls the input buffers 31 to 3n. The open/close states of all external contacts SW0 to SWn are transmitted to the data bus.

【0009】[0009]

【発明が解決しようとする課題】従来のディジタル入力
絶縁回路は以上のように構成されているので、外部接点
が閉状態であればその外部接点に係る入力回路には10
〜20mA程度の電流が流れることになり(フォトカプ
ラのスイッチングを安定させるにはこの程度の電流を流
す必要有)、また、外部接点が全て閉状態である場合を
考慮しなければならないため、外部接点の取扱う数に応
じて電源容量を大きくしなければならないなどの課題が
あった。
[Problems to be Solved by the Invention] Since the conventional digital input isolation circuit is configured as described above, when an external contact is in a closed state, the input circuit related to the external contact has a
A current of about ~20mA will flow (it is necessary to flow this much current to stabilize the switching of the photocoupler), and since it is necessary to consider the case where all external contacts are closed, it is necessary to There were issues such as the need to increase the power supply capacity depending on the number of contacts handled.

【0010】この発明は上記のような課題を解消するた
めになされたもので、外部接点の数に応じて電源容量を
大きくする必要のない、低消費タイプのディジタル入力
絶縁回路を得ることを目的とする。
The present invention was made to solve the above-mentioned problems, and its purpose is to provide a low-consumption type digital input isolation circuit that does not require increasing the power supply capacity according to the number of external contacts. shall be.

【0011】[0011]

【課題を解決するための手段】この発明に係るディジタ
ル入力絶縁回路は、アドレスレコーダより指令を受け、
そのアドレスレコーダが制御を開始する入力バッファに
係る絶縁回路の入力回路のみラッチし、他の絶縁回路の
入力回路を遮断するラッチ回路を設けたものである。
[Means for Solving the Problems] A digital input isolation circuit according to the present invention receives a command from an address recorder,
A latch circuit is provided that latches only the input circuit of the insulation circuit related to the input buffer that the address recorder starts controlling, and shuts off the input circuits of other insulation circuits.

【0012】0012

【作用】この発明におけるディジタル入力絶縁回路は、
アドレスレコーダが制御を開始する入力バッファに係る
絶縁回路の入力回路のみラッチし、他の絶縁回路の入力
回路を遮断するラッチ回路により、当該他の絶縁回路の
入力回路では電流が消費されなくなる。
[Operation] The digital input isolation circuit in this invention has the following features:
The latch circuit latches only the input circuit of the insulation circuit related to the input buffer that the address recorder starts controlling, and cuts off the input circuits of the other insulation circuits, so that no current is consumed in the input circuits of the other insulation circuits.

【0013】[0013]

【実施例】以下、この発明の一実施例を図について説明
する。図1はこの発明の一実施例によるディジタル入力
絶縁回路を示す回路図であり、図において、従来のもの
と同一符号は同一または相当部分を示すので説明を省略
する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to the drawings. FIG. 1 is a circuit diagram showing a digital input isolation circuit according to an embodiment of the present invention. In the figure, the same reference numerals as those in the conventional circuit indicate the same or corresponding parts, and the explanation thereof will be omitted.

【0014】5はアドレスレコーダ4より指令を受け、
そのアドレスレコーダ4が制御を開始する入力バッファ
31〜3n(例えば入力バッファ31)に係るフォトカ
プラ21〜2n(入力バッファ31に対してフォトカプ
ラ21)の入力回路のみラッチし、他のフォトカプラ2
1〜2n(入力バッファ31に対してフォトカプラ22
〜2n)の入力回路を遮断するラッチ回路、5aはアド
レスレコーダ4の指令を判断し、スイッチング素子(例
えばフォカプラ)51〜5nを制御する制御部である。
5 receives a command from the address recorder 4,
The address recorder 4 latches only the input circuits of the photocouplers 21 to 2n (photocoupler 21 for the input buffer 31) related to the input buffers 31 to 3n (for example, input buffer 31) that start control, and latches the input circuits of the other photocouplers 2
1 to 2n (photocoupler 22 for input buffer 31)
-2n) is a latch circuit that shuts off the input circuits, and 5a is a control unit that judges the command of the address recorder 4 and controls the switching elements (for example, photocouplers) 51-5n.

【0015】次に動作について説明する。Next, the operation will be explained.

【0016】まず、アドレスレコーダ4がラッチ回路5
に対して開閉状態を取り込むべき外部接点を指令する。 例えば、外部接点SW0 〜SW7 の開閉状態を取り
込むべき旨の指令であれば、ラッチ回路5はスイッチン
グ素子51をONとし、スイッチング素子52〜5nを
OFFとする。これにより、フォトカプラ21の入力回
路のみラッチされ、フォトカプラ22〜2nの入力回路
は遮断される。
First, the address recorder 4 is connected to the latch circuit 5.
The external contact that should capture the open/closed state is commanded. For example, if the command is to capture the open/closed states of the external contacts SW0 to SW7, the latch circuit 5 turns on the switching element 51 and turns off the switching elements 52 to 5n. As a result, only the input circuit of the photocoupler 21 is latched, and the input circuits of the photocouplers 22 to 2n are cut off.

【0017】次に、フォトカプラ21の動作遅延時間後
に、アドレスレコーダ4が入力バッファ31にチップセ
レクト信号を出力することにより、入力バッファ31が
ゲートを開いてフォトカプラ21におけるフォトトラン
ジスタのON・OFFに対応したディジタル信号をデー
タバスに送信する。
Next, after the operation delay time of the photocoupler 21, the address recorder 4 outputs a chip select signal to the input buffer 31, so that the input buffer 31 opens the gate and turns the phototransistor in the photocoupler 21 ON/OFF. A digital signal corresponding to the data bus is sent to the data bus.

【0018】また、他の外部接点SW8 〜SW8n−
1の開閉状態の取り込みについても、上記と同様に、ア
ドレスレジスタ4がラッチ回路5及び入力バッファ32
〜3nを制御することによって、全ての外部接点SW0
 〜SW8 の開閉状態がデータバスに送信される。な
お、図3はこの発明の一実施例によるディジタル入力絶
縁回路の動作を示すフローチャートである。
In addition, other external contacts SW8 to SW8n-
1, the address register 4 is connected to the latch circuit 5 and the input buffer 32 in the same way as above.
~3n, all external contacts SW0
~The open/close status of SW8 is transmitted to the data bus. Note that FIG. 3 is a flowchart showing the operation of the digital input isolation circuit according to one embodiment of the present invention.

【0019】[0019]

【発明の効果】以上のように、この発明によればアドレ
スレコーダより指令を受け、そのアドレスレコーダが制
御を開始する入力バッファに係る絶縁回路の入力回路の
みラッチし、他の絶縁回路の入力回路を遮断するラッチ
回路を設けたので、外部接点が全て閉状態であっても、
当該他の絶縁回路の入力回路には電流が流れないため消
費電流が少なくなり、その結果として、外部接点の数の
応じて電源容量を大きくする必要がなくなるなどの効果
がある。
As described above, according to the present invention, only the input circuit of the isolation circuit related to the input buffer that receives a command from the address recorder and which the address recorder starts controlling is latched, and the input circuit of the other isolation circuit A latch circuit is provided to cut off the power, so even if all external contacts are closed,
Since no current flows through the input circuit of the other insulation circuit, current consumption is reduced, and as a result, there is an effect that there is no need to increase the power supply capacity according to the number of external contacts.

【図面の簡単な説明】[Brief explanation of drawings]

【図1】この発明の一実施例によるディジタル入力絶縁
回路を示す回路図である。
FIG. 1 is a circuit diagram showing a digital input isolation circuit according to an embodiment of the present invention.

【図2】図1のディジタル入力絶縁回路の入力回路を示
す回路図である。
FIG. 2 is a circuit diagram showing an input circuit of the digital input isolation circuit of FIG. 1;

【図3】図1のディジタル入力絶縁回路の動作を示すフ
ローチャートである。
FIG. 3 is a flowchart showing the operation of the digital input isolation circuit of FIG. 1;

【図4】従来のディジタル入力絶縁回路を示す回路図で
ある。
FIG. 4 is a circuit diagram showing a conventional digital input isolation circuit.

【図5】図4のディジタル入力絶縁回路の入力回路を示
す回路図である。
FIG. 5 is a circuit diagram showing an input circuit of the digital input isolation circuit of FIG. 4;

【符号の説明】[Explanation of symbols]

SW0 〜SW8n−1  外部接点 21〜2n  フォトカプラ 31〜3n  入力バッファ 4  アドレスレコーダ 5  ラッチ回路 SW0 ~ SW8n-1 External contact 21~2n Photocoupler 31~3n Input buffer 4 Address recorder 5 Latch circuit

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】  外部接点の閉動作によって電流が流れ
る入力回路が接続され、その電流の有無に応じてディジ
タル信号を出力する複数の絶縁回路と、上記複数の絶縁
回路より出力されたディジタル信号を順次データバスに
送信すべく、そのディジタル信号をその絶縁回路から受
けてそのデータバスに送信させる複数の入力バッファを
順次制御するアドレスレコーダと、上記アドレスレコー
ダより指令を受け、そのアドレスレコーダが制御を開始
する入力バッファに係る絶縁回路の入力回路のみラッチ
し、他の絶縁回路の入力回路を遮断するラッチ回路とを
備えたディジタル入力絶縁回路。
1. A plurality of insulating circuits to which an input circuit through which a current flows when an external contact closes, and outputting digital signals depending on the presence or absence of the current; and a plurality of insulating circuits that output digital signals according to the presence or absence of the current; an address recorder that sequentially controls a plurality of input buffers that receive the digital signals from the insulating circuit and transmit them to the data bus in order to send them to the data bus sequentially; A digital input isolation circuit comprising a latch circuit that latches only the input circuit of the isolation circuit related to the starting input buffer and cuts off the input circuits of other isolation circuits.
JP14528291A 1991-05-22 1991-05-22 Digital input insulation circuit Pending JPH04344913A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14528291A JPH04344913A (en) 1991-05-22 1991-05-22 Digital input insulation circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14528291A JPH04344913A (en) 1991-05-22 1991-05-22 Digital input insulation circuit

Publications (1)

Publication Number Publication Date
JPH04344913A true JPH04344913A (en) 1992-12-01

Family

ID=15381538

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14528291A Pending JPH04344913A (en) 1991-05-22 1991-05-22 Digital input insulation circuit

Country Status (1)

Country Link
JP (1) JPH04344913A (en)

Similar Documents

Publication Publication Date Title
JPH0157378B2 (en)
JPH04344913A (en) Digital input insulation circuit
JPH0636054A (en) One-chip microcomputer
JPH0698343A (en) Integrated circuit of delay line using solid-state image sensing element
TWI818964B (en) Insulation system and substrate processing apparatus
JPH04369920A (en) Latch circuit with input selection function
JP2798060B2 (en) Power control circuit
JP2001095073A (en) Remote control transmitter and electrical appliance controlled by the same
JP2000350360A (en) Power supply control system
US20040251945A1 (en) Shared delay circuit of a semiconductor device
JP2818414B2 (en) Semiconductor device
JPH0349417A (en) Semiconductor integrated circuit
KR940006657Y1 (en) Selecting circuit of information i/o
JPS60196019A (en) Switching system of transmitting and receiving circuit
KR920017425A (en) Home automation system using telephone line and its control method
KR0118760B1 (en) Transmission circuit
JPH0779151A (en) Semiconductor device
JP2663487B2 (en) Digital communication equipment
JPS59212049A (en) Ring network control system
JPS59231668A (en) Dual clock signal switching system
JPS5975775A (en) Repeater of electronic equipment
JPH0216050B2 (en)
JP2000022518A (en) Semiconductor integrated circuit device
JPS63172517A (en) Time difference type switching circuit
JPH0438010A (en) Semiconductor integrated circuit