JPH04342013A - Memory dumping system - Google Patents
Memory dumping systemInfo
- Publication number
- JPH04342013A JPH04342013A JP3114265A JP11426591A JPH04342013A JP H04342013 A JPH04342013 A JP H04342013A JP 3114265 A JP3114265 A JP 3114265A JP 11426591 A JP11426591 A JP 11426591A JP H04342013 A JPH04342013 A JP H04342013A
- Authority
- JP
- Japan
- Prior art keywords
- storage device
- memory
- address area
- storage
- dump
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims description 14
- 230000004913 activation Effects 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 5
- 230000010365 information processing Effects 0.000 description 2
Landscapes
- Debugging And Monitoring (AREA)
Abstract
Description
【0001】0001
【産業上の利用分野】本発明は、メモリダンプ方式に関
し、特に装置立ち上げ時のメモリダンプ方式に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a memory dump method, and more particularly to a memory dump method when starting up a device.
【0002】0002
【従来の技術】従来の情報処理装置におけるメモリダン
プ方式は、図4に示すように、ダンププログラム起動部
5からの指示により、実行部1が共通バス6を介して記
憶部2bにダンププログラムを取り込み、これを実行し
、記憶部2bの内容を外部記憶装置制御部3を介して外
部記憶装置4に記録している。2. Description of the Related Art In a conventional memory dump method in an information processing device, as shown in FIG. This is executed, and the contents of the storage section 2b are recorded in the external storage device 4 via the external storage device control section 3.
【0003】0003
【発明が解決しようとする課題】上述した従来のメモリ
ダンプ方式は、装置の再立ち上げ時、メモリの内容がリ
セットされ破壊されるので、メモリダンプの採取が完了
するまで装置立ち上げを行うことができないという欠点
を有している。[Problems to be Solved by the Invention] In the conventional memory dump method described above, when the device is restarted, the contents of the memory are reset and destroyed, so it is necessary to restart the device until the memory dump collection is completed. It has the disadvantage that it cannot be used.
【0004】本発明の目的は、メモリダンプが必要にな
ったとき、記憶部の運用系と待機系とを切り換えておけ
ば、メモリダンプを採取すべき記憶部の内容を破壊しな
いで保存したまま、装置立ち上げを行うことができ、そ
の後メモリダンプの採取を行うことができるメモリダン
プ方式を提供することにある。An object of the present invention is that when a memory dump is required, by switching between the active system and the standby system of the storage unit, the contents of the storage unit from which the memory dump should be taken can be preserved without being destroyed. The object of the present invention is to provide a memory dump method that can start up a device and then collect a memory dump.
【0005】[0005]
【課題を解決するための手段】第1の発明のメモリダン
プ方式は、(A)内部に運用系メモリとして用いられる
アドレス領域と待機系メモリとして用いられるアドレス
領域とを有した記憶部、(B)外部からリセット信号を
受信した場合、前記運用系メモリと待機系メモリとのア
ドレス領域を切り換えて、前記運用系メモリとして用い
られたアドレス領域を新たな待機系メモリとして用いら
れるアドレス領域とし、前記待機系メモリとして用いら
れたアドレス領域を新たな運用系メモリとして用いられ
るアドレス領域とするメモリ切換制御部、(C)前記記
憶部の記憶内容を読み出し外部記憶装置に書き込むため
のメモリダンプ指示を出力するダンププログラム起動部
、(D)前記ダンププログラム起動部の指示によりメモ
リダンプを実行する実行部、(E)前記実行部からの指
示で読み出された前記記憶部の記憶内容を前記外部記憶
装置に書き込む外部記憶装置制御部、を備えて構成され
ている。[Means for Solving the Problems] The memory dump method of the first invention includes (A) a storage section having an address area used as an active memory and an address area used as a standby memory; ) When a reset signal is received from the outside, the address areas of the active memory and the standby memory are switched, and the address area used as the active memory is made the address area to be used as a new standby memory; a memory switching control unit that sets an address area used as a standby memory to a new address area to be used as an active memory; (C) outputs a memory dump instruction for reading the storage contents of the storage unit and writing them to an external storage device; (D) an execution unit that executes a memory dump according to an instruction from the dump program activation unit; (E) a dump program activation unit that executes a memory dump according to an instruction from the execution unit; and an external storage device control unit that writes data to the external storage device.
【0006】また、第2の発明のメモリダンプ方式は、
(A)アドレスが相互に対応している2の記憶装置、(
B)前記2の記憶装置のうちの一方の記憶装置である第
1の記憶装置を運用系記憶装置とし、他の記憶装置であ
る第2の記憶装置を待機系記憶装置としたとき、外部か
らリセット信号を受信した場合、前記運用系記憶装置と
待機系記憶装置とを切り換えて、前記運用系記憶装置と
して用いられた第1の記憶装置を新たな待機系記憶装置
として用い、前記待機系記憶装置として用いられた第2
の記憶装置を新たな運用系記憶装置として用いるための
切換えを行う記憶装置切換制御部、(C)前記記憶装置
の記憶内容を読み出し外部記憶装置に書き込むためのメ
モリダンプ指示を出力するダンププログラム起動部、(
D)前記ダンププログラム起動部の指示によりメモリダ
ンプを実行する実行部、(E)前記実行部からの指示で
読み出された前記記憶部の記憶内容を前記外部記憶装置
に書き込む外部記憶装置制御部、を備えて構成されてい
る。[0006] Furthermore, the memory dump method of the second invention is as follows:
(A) Two storage devices whose addresses correspond to each other, (
B) When the first storage device, which is one of the two storage devices, is used as the active storage device, and the other storage device, the second storage device, is used as the standby storage device, when the external storage device When a reset signal is received, the active storage device and the standby storage device are switched, the first storage device used as the active storage device is used as a new standby storage device, and the standby storage device is switched. The second used as a device
(C) a storage device switching control unit that performs switching to use the storage device as a new active storage device; (C) a dump program startup that outputs a memory dump instruction to read out the storage contents of the storage device and write it to an external storage device; Part, (
D) an execution unit that executes a memory dump according to instructions from the dump program starting unit; (E) an external storage device control unit that writes the storage contents of the storage unit read out according to instructions from the execution unit to the external storage device. , is configured with.
【0007】[0007]
【実施例】次に、本発明の実施例について図面を参照し
て説明する。Embodiments Next, embodiments of the present invention will be described with reference to the drawings.
【0008】図1は本発明のメモリダンプ方式の一実施
例を示すブロック図である。FIG. 1 is a block diagram showing an embodiment of the memory dump method of the present invention.
【0009】本実施例のメモリダンプ方式は、図1に示
すように、内部にアドレス領域9とアドレス領域10と
を有した記憶部2a、記憶部2aから読み出した記憶内
容が書き込まれる外部記憶装置4、外部からリセット信
号を受信し、アドレス領域9とアドレス領域10とを切
り換えるメモリ切換制御部7、記憶部2aの記憶内容を
読み出し外部記憶装置4に書き込むためのメモリダンプ
指示を出力するダンププログラム起動部5、ダンププロ
グラム起動部5の指示によりメモリダンプを実行する実
行部1、実行部1からの指示で読み出された記憶部2a
の記憶内容を外部記憶装置4に書き込む外部記憶装置制
御部3、各部を接続する共通バス6から構成されている
。As shown in FIG. 1, the memory dump method of this embodiment includes a storage section 2a having an address area 9 and an address area 10 therein, and an external storage device into which the storage contents read from the storage section 2a are written. 4. A memory switching control unit 7 that receives a reset signal from the outside and switches between the address area 9 and the address area 10; a dump program that outputs a memory dump instruction for reading the storage contents of the storage unit 2a and writing them to the external storage device 4; a startup unit 5, an execution unit 1 that executes a memory dump according to instructions from the dump program startup unit 5, and a storage unit 2a read out according to instructions from the execution unit 1;
It is composed of an external storage device control section 3 that writes the stored contents of the memory into an external storage device 4, and a common bus 6 that connects each section.
【0010】次に、動作を説明する。Next, the operation will be explained.
【0011】図1において、記憶部2aは、アドレス領
域9とアドレス領域10とから構成されているが、いま
アドレス領域9が運用系として設定され、アドレス領域
10が待機系として設定されているものとする。In FIG. 1, the storage unit 2a is composed of an address area 9 and an address area 10, and the address area 9 is currently set as the active system and the address area 10 is set as the standby system. shall be.
【0012】そして、通常、運用中にダンププログラム
起動部5からの指示があれば、実行部1が共通バス6を
介して記憶部2aにダンププログラムを取り込み、これ
を実行し、記憶部2aの運用系のアドレス領域9の内容
が外部記憶装置制御部3を介して外部記憶装置4に記録
される。Normally, if there is an instruction from the dump program starting section 5 during operation, the execution section 1 loads the dump program into the storage section 2a via the common bus 6, executes it, and updates the storage section 2a. The contents of the address area 9 of the active system are recorded in the external storage device 4 via the external storage device control section 3.
【0013】しかし、いま運用中の情報処理装置に障害
等が発生し、装置の再立ち上げが行われる場合、装置の
他の各部に送出されるリセット信号より少し早く、メモ
リ切換制御部7にメモリ切り換用のリセット信号8の入
力が加えられると、メモリ切換制御部7により、記憶部
2aの運用系のアドレス領域9と待機系のアドレス領域
10とが切換えられて、それまで運用系のアドレス領域
であったアドレス領域9が、待機系のアドレス領域とな
り、それまで待機系のアドレス領域であったアドレス領
域10が、運用系のアドレス領域となる。この状態で、
記憶部2aにも装置再立ち上げ用のリセット信号が加え
られると、このリセット信号により、運用系のアドレス
領域であるアドレス領域10に記憶されている内容はリ
セットされるが、待機系のアドレス領域であるアドレス
領域9に記憶されている内容はリセットされずに残る。However, when a failure or the like occurs in the information processing device currently in operation and the device is restarted, a reset signal is sent to the memory switching control unit 7 a little earlier than the reset signal sent to other parts of the device. When the input of the reset signal 8 for memory switching is applied, the memory switching control unit 7 switches between the active system address area 9 and the standby system address area 10 of the storage unit 2a, and Address area 9, which was an address area, becomes a standby address area, and address area 10, which was previously a standby address area, becomes an active address area. In this state,
When a reset signal for restarting the device is also applied to the storage unit 2a, this reset signal resets the contents stored in the address area 10, which is the address area of the active system, but the contents stored in the address area of the standby system are The contents stored in the address area 9 remain without being reset.
【0014】すなわち、記憶部2aを運用系と待機系と
に分離して切り換えが可能となるようにすることにより
、メモリダンプが必要になったとき、記憶部がリセット
される前に、記憶部の運用系と待機系とを切り換えてお
けば、メモリダンプを採取すべき記憶部の内容を破壊し
ないで保存したまま、装置の再立ち上げを行うことがで
き、その後メモリダンプの採取を行うことができる。That is, by separating the storage unit 2a into an active system and a standby system and making it possible to switch between them, when a memory dump becomes necessary, the storage unit 2a can be removed before the storage unit is reset. If you switch between the active system and the standby system, you can restart the device without destroying the contents of the storage section where the memory dump should be collected, and then collect the memory dump. Can be done.
【0015】次に、記憶部2aの運用系のアドレス領域
と待機系のアドレス領域との切換え方式の具体的な回路
を説明する。Next, a specific circuit for switching between the active address area and the standby address area of the storage unit 2a will be described.
【0016】図2において、フリップフロップ12は、
図1のメモリ切換制御部7の具体的な回路であり、メモ
リ14は、記憶部2aの具体的な回路である。フリップ
フロップ12の出力信号が、メモリ14のアドレス最上
位ビット13の端子に接続されている。In FIG. 2, the flip-flop 12 is
This is a specific circuit of the memory switching control section 7 in FIG. 1, and the memory 14 is a specific circuit of the storage section 2a. The output signal of the flip-flop 12 is connected to the terminal of the most significant address bit 13 of the memory 14.
【0017】そして、フリップフロップ12がメモリ切
り換用のリセット信号8を受けると、メモリ14のアド
レスの最上位ビットへ入力される出力信号の論理値が、
論理値「1」から論理値「0」に切換えられ、さらにリ
セット信号8を受けると、メモリ14のアドレスの最上
位ビットへ入力される出力信号の論理値は、再度論理値
「0」から論理値「1」に戻る。このように、リセット
信号8を受ける都度、メモリ14のアドレスの最上位ビ
ットは、論理値「1」から論理値「0」に、または論理
値「0」から論理値「1」に切換えられる。When the flip-flop 12 receives the reset signal 8 for memory switching, the logical value of the output signal input to the most significant bit of the address of the memory 14 becomes
When the logical value "1" is switched to the logical value "0" and further the reset signal 8 is received, the logical value of the output signal input to the most significant bit of the address of the memory 14 changes from the logical value "0" again to the logical value. Returns to value "1". In this way, each time the reset signal 8 is received, the most significant bit of the address of the memory 14 is switched from the logical value "1" to the logical value "0" or from the logical value "0" to the logical value "1".
【0018】なお、メモリ14のアドレスの最上位ビッ
トを除く各ビットの入力端子15には、アドレス選択信
号が加えられる。Note that an address selection signal is applied to the input terminal 15 of each bit of the address of the memory 14 except for the most significant bit.
【0019】ここで、メモリ14の容量が32Kバイト
であるとすると、図3に示すように、アドレスが「00
00」番地から「3FFF」番地までを一つのアドレス
領域(16Kバイト)16とし、アドレスが「4FFF
」番地から「7FFF」番地までを他の一つのアドレス
領域(16Kバイト)17とする。そして、そのうちの
、アドレスが「0000」番地から「3FFF」番地ま
での16Kバイトのアドレス領域16を最初に運用系と
し、他のアドレス領域17を最初に待機系として割りふ
るものとする。Assuming that the capacity of the memory 14 is 32K bytes, the address is "00" as shown in FIG.
Address ``00'' to address ``3FFF'' is one address area (16K bytes) 16, and address ``4FFF'' is 16.
” to address “7FFF” is another address area (16K bytes) 17. Of these, the 16 Kbyte address area 16 from address "0000" to address "3FFF" is initially allocated as the active system, and the other address area 17 is initially allocated as the standby system.
【0020】次に、メモリ14のアドレスを構成するビ
ットについて説明すると、メモリ14の「0000」番
地の最初の数値「0」を構成するビットは、「000」
であり、「3FFF」番地の最初の数値「3」を構成す
るビットは、「011」である。また、「4FFF」番
地の最初の数値「4」を構成するビットは、「100」
であり、「7FFF」番地の最初の数値「7」を構成す
るビットは、「111」である。上記に示すように、運
用系メモリとして設定されたアドレス領域16について
は、アドレス領域16のアドレスの最上位ビットが、「
0」であり、待機系メモリとして設定されたアドレス領
域17については、アドレス領域17のアドレスの最上
位ビットが、「1」である。すなわち、アドレスの最上
位ビットが「0」であるアドレス領域は、運用系メモリ
として設定されたアドレス領域であり、アドレスの最上
位ビットが「1」であるアドレス領域は、待機系メモリ
として設定されたアドレス領域である。Next, to explain the bits that make up the address of the memory 14, the bits that make up the first numerical value "0" at address "0000" in the memory 14 are "000".
The bits constituting the first numerical value "3" at address "3FFF" are "011". Also, the bits that make up the first number “4” at address “4FFF” are “100”.
The bits constituting the first numerical value "7" at address "7FFF" are "111". As shown above, for the address area 16 set as the active memory, the most significant bit of the address of the address area 16 is "
0'', and for the address area 17 set as a standby memory, the most significant bit of the address of the address area 17 is ``1''. In other words, an address area where the most significant bit of the address is "0" is an address area set as active memory, and an address area where the most significant bit of the address is "1" is set as standby memory. address area.
【0021】いま、図2において、フリップフロップ1
2にメモリ切り換用のリセット信号8の入力が加えられ
ると、メモリ14の運用系のアドレス領域16と待機系
のアドレス領域とが切換えられて、それまで運用系のア
ドレス領域であったアドレス領域9が、待機系のアドレ
ス領域となり、それまで待機系のアドレス領域であった
アドレス領域10が、運用系のアドレス領域となる。こ
の状態で、装置の再立ち上げのためのリセット信号(メ
モリ切り換用のリセット信号8より遅れたタイミングで
記憶部2aに加えられる)により、運用系のアドレス領
域であるアドレス領域10に記憶されている内容はリセ
ットされてしまうが、待機系のアドレス領域であるアド
レス領域9に記憶されている内容はリセットされずに残
されることになる。Now, in FIG. 2, flip-flop 1
When the input of the reset signal 8 for memory switching is applied to 2, the address area 16 for the active system and the address area for the standby system of the memory 14 are switched, and the address area that was the address area for the active system until then is changed. 9 becomes the address area of the standby system, and address area 10, which was previously the address area of the standby system, becomes the address area of the active system. In this state, a reset signal for restarting the device (applied to the storage unit 2a at a later timing than the reset signal 8 for memory switching) causes data to be stored in the address area 10, which is the address area of the active system. The contents stored in address area 9, which is a standby address area, will be left without being reset.
【0022】上記の説明では、一つの記憶部の中に、二
つのアドレス領域を設けて、そのうちの一方のアドレス
領域を運用系メモリとし、他のアドレス領域を待機系メ
モリとして用いた場合を説明したが、二つのアドレス領
域の代りに、二つの記憶装置を用いて、運用系記憶装置
及び待機系記憶装置としてもよい。[0022] In the above explanation, a case is explained in which two address areas are provided in one storage unit, one of which is used as active memory, and the other address area is used as standby memory. However, instead of two address areas, two storage devices may be used as an active storage device and a standby storage device.
【0023】[0023]
【発明の効果】以上説明したように、本発明のメモリダ
ンプ方式は、記憶部を運用系と待機系とに分離して切り
換えが可能となるように構成することにより、メモリダ
ンプが必要になったとき、記憶部の運用系と待機系とを
切り換えておけば、メモリダンプを採取すべき記憶部の
内容を破壊しないで保存したまま、装置立ち上げを行う
ことができ、その後メモリダンプの採取を行うことがで
きるという効果を有している。[Effects of the Invention] As explained above, the memory dump method of the present invention eliminates the need for memory dumps by configuring the storage unit to be separated into an active system and a standby system and switchable. If you switch the storage between the active system and the standby system, you can start up the device without destroying the contents of the storage where a memory dump should be collected, and then collect the memory dump. It has the effect of being able to do the following.
【図1】第1の発明のメモリダンプ方式の一実施例を示
すブロック図である。FIG. 1 is a block diagram showing an embodiment of a memory dump method according to a first invention.
【図2】第2の発明のメモリ切換制御部の一実施例を示
す回路図である。FIG. 2 is a circuit diagram showing an embodiment of a memory switching control section of a second invention.
【図3】図2に示すメモリ4のアドレス構成を示す図で
ある。3 is a diagram showing an address structure of the memory 4 shown in FIG. 2. FIG.
【図4】従来のメモリダンプ方式のブロック図である。FIG. 4 is a block diagram of a conventional memory dump method.
1 実行部 2a,2b 記憶部 3 外部記憶装置制御部 4 外部記憶装置 5 ダンププログラム起動部 6 共通バス 7 メモリ切換制御部 8 リセット信号 9,10 アドレス領域 1 Execution part 2a, 2b Storage section 3 External storage device control unit 4 External storage device 5 Dump program startup part 6 Common bus 7 Memory switching control section 8 Reset signal 9,10 Address area
Claims (2)
るアドレス領域と待機系メモリとして用いられるアドレ
ス領域とを有した記憶部、(B)外部からリセット信号
を受信した場合、前記運用系メモリと待機系メモリとの
アドレス領域を切り換えて、前記運用系メモリとして用
いられたアドレス領域を新たな待機系メモリとして用い
られるアドレス領域とし、前記待機系メモリとして用い
られたアドレス領域を新たな運用系メモリとして用いら
れるアドレス領域とするメモリ切換制御部、(C)前記
記憶部の記憶内容を読み出し外部記憶装置に書き込むた
めのメモリダンプ指示を出力するダンププログラム起動
部、(D)前記ダンププログラム起動部の指示によりメ
モリダンプを実行する実行部、(E)前記実行部からの
指示で読み出された前記記憶部の記憶内容を前記外部記
憶装置に書き込む外部記憶装置制御部、を備えたことを
特徴とするメモリダンプ方式。Claim 1: (A) a storage unit having an internal address area used as an active memory and an address area used as a standby memory; (B) when a reset signal is received from an external source, the active memory and the standby memory, the address area used as the active memory becomes the new address area used as the standby memory, and the address area used as the standby memory becomes the address area of the new active memory. a memory switching control unit that sets the address area to be used as a memory; (C) a dump program activation unit that outputs a memory dump instruction for reading out the storage content of the storage unit and writing it to an external storage device; (D) the dump program activation unit and (E) an external storage device control section that writes the storage contents of the storage section read out according to the instructions from the execution section to the external storage device. Memory dump method.
記憶装置、(B)前記2の記憶装置のうちの一方の記憶
装置である第1の記憶装置を運用系記憶装置とし、他の
記憶装置である第2の記憶装置を待機系記憶装置とした
とき、外部からリセット信号を受信した場合、前記運用
系記憶装置と待機系記憶装置とを切り換えて、前記運用
系記憶装置として用いられた第1の記憶装置を新たな待
機系記憶装置として用い、前記待機系記憶装置として用
いられた第2の記憶装置を新たな運用系記憶装置として
用いるための切換えを行う記憶装置切換制御部、(C)
前記記憶装置の記憶内容を読み出し外部記憶装置に書き
込むためのメモリダンプ指示を出力するダンププログラ
ム起動部、(D)前記ダンププログラム起動部の指示に
よりメモリダンプを実行する実行部、(E)前記実行部
からの指示で読み出された前記記憶部の記憶内容を前記
外部記憶装置に書き込む外部記憶装置制御部、を備えた
ことを特徴とするメモリダンプ方式。2. (A) two storage devices whose addresses correspond to each other; (B) a first storage device that is one of the two storage devices as an active storage device; When a second storage device, which is another storage device, is set as a standby storage device, if a reset signal is received from the outside, the active storage device and the standby storage device are switched, and the second storage device is used as the active storage device. Storage device switching control for switching to use the first storage device that was used as a new standby storage device and to use the second storage device that was used as the standby storage device as a new active storage device. Department, (C)
a dump program starting section that outputs a memory dump instruction for reading the storage contents of the storage device and writing them to an external storage device; (D) an execution section that executes a memory dump according to instructions from the dump program starting section; (E) the execution section; 1. A memory dump method comprising: an external storage device control section that writes stored contents of the storage section read out from the storage section into the external storage device according to an instruction from the external storage device.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3114265A JPH04342013A (en) | 1991-05-20 | 1991-05-20 | Memory dumping system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3114265A JPH04342013A (en) | 1991-05-20 | 1991-05-20 | Memory dumping system |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04342013A true JPH04342013A (en) | 1992-11-27 |
Family
ID=14633474
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3114265A Pending JPH04342013A (en) | 1991-05-20 | 1991-05-20 | Memory dumping system |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH04342013A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7383471B2 (en) | 2004-12-28 | 2008-06-03 | Hewlett-Packard Development Company, L.P. | Diagnostic memory dumping |
WO2014002220A1 (en) * | 2012-06-27 | 2014-01-03 | 富士通株式会社 | Management device, data acquisition method and data acquisition program |
-
1991
- 1991-05-20 JP JP3114265A patent/JPH04342013A/en active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7383471B2 (en) | 2004-12-28 | 2008-06-03 | Hewlett-Packard Development Company, L.P. | Diagnostic memory dumping |
WO2014002220A1 (en) * | 2012-06-27 | 2014-01-03 | 富士通株式会社 | Management device, data acquisition method and data acquisition program |
JPWO2014002220A1 (en) * | 2012-06-27 | 2016-05-26 | 富士通株式会社 | Management device, data acquisition method, and data acquisition program |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2006331378A (en) | Flash memory storing system | |
JPH04342013A (en) | Memory dumping system | |
JPH0695955A (en) | Flash file system | |
JPS59226958A (en) | Memory device | |
JPH10133918A (en) | Computer system | |
JPH01290040A (en) | Digital signal switching circuit | |
JPH09330253A (en) | Memory dump method and memory damp system applying the same | |
JPS61131049A (en) | System for preserving contents in storage device from being swept out | |
JP2527964B2 (en) | Backup system initial startup control method | |
JPS6043757A (en) | Microcomputer of one chip | |
JPS6315673B2 (en) | ||
JPH03211641A (en) | Address designation method for memory device | |
JPH01240962A (en) | Electronic computer equipment | |
JPS63117396A (en) | Non-volatile semiconductor memory device | |
JPH06266626A (en) | Backup method for semiconductor auxiliary storage and non-volatile semiconductor auxiliary storage | |
JPH02191028A (en) | Digital signal processing circuit | |
JPH06103077A (en) | Allocating system for memory area | |
KR930009061B1 (en) | Memory access unit | |
JP2915707B2 (en) | Dynamic RAM | |
JPS61147358A (en) | Initial program loading circuit | |
JP2000250759A (en) | Method for writing boot block for flash memory | |
JPH0158522B2 (en) | ||
JPS5990159A (en) | Multi-cpu starting system | |
JPH07325757A (en) | Storage management device | |
JPH01300352A (en) | Dump area instruction control system |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19990223 |