JPH04334271A - 垂直偏向回路 - Google Patents

垂直偏向回路

Info

Publication number
JPH04334271A
JPH04334271A JP10602491A JP10602491A JPH04334271A JP H04334271 A JPH04334271 A JP H04334271A JP 10602491 A JP10602491 A JP 10602491A JP 10602491 A JP10602491 A JP 10602491A JP H04334271 A JPH04334271 A JP H04334271A
Authority
JP
Japan
Prior art keywords
vertical
voltage
circuit
signal
power supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10602491A
Other languages
English (en)
Inventor
Masashi Ochiai
落合 政司
Toshiyuki Shinjo
新城 俊幸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba AVE Co Ltd
Original Assignee
Toshiba Corp
Toshiba AVE Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba AVE Co Ltd filed Critical Toshiba Corp
Priority to JP10602491A priority Critical patent/JPH04334271A/ja
Publication of JPH04334271A publication Critical patent/JPH04334271A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Details Of Television Scanning (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】[発明の目的]
【0002】
【産業上の利用分野】本発明はテレビジョン受像機等の
垂直偏向回路に関し、特に画面位置調整を適切に行うこ
とができるようにした垂直偏向回路に関する。
【0003】
【従来の技術】従来、テレビジョン受像機の垂直偏向回
路は画面位置調整機能を有している。図5に画面位置調
整機能を有した従来の垂直偏向回路を示す。
【0004】テレビジョン受像機の受像部で受像された
複合映像信号は同期分離回路12に入力される。同期分
離回路12は入力された複合映像信号から同期信号だけ
を分離し、積分回路13に出力する。積分回路13は入
力された同期信号を積分し、垂直積分波を垂直カウンタ
15に出力する。この垂直積分波は垂直同期信号が積分
された信号である。
【0005】一方、発振回路10の出力信号は分周回路
11で分周され、水平走査周波数の4倍の周波数のクロ
ックパルスに変換される。このクロックパルスは垂直カ
ウンタ15に入力される。
【0006】垂直カウンタ15は前述したように垂直積
分波とクロックパルスとが入力されている。このうち垂
直積分波のレベルがある一定レベル以上になるとクロッ
クパルスのカウントを始める。それと同時にトリガーパ
ルスを出力する。カウント開始から一定数だけカウント
するとトリガーパルスの供給を停止する。このトリガー
パルスはパルス回路17と帰線カウンタ35とに入力さ
れる。
【0007】ここで帰線カウンタ35は入力されたトリ
ガーパルスを基に帰線消去信号を作成し、帰線消去回路
32に出力する。帰線消去回路32は帰線消去信号より
垂直帰線期間中の帰線の消去を行う。
【0008】ところでパルス回路17からはパルス信号
がランプ回路18に対して出力される。ここでパルス信
号は、トリガーパルスの立ち下がりと同時に立ち下がり
、この立ち下がり時からある一定時間経過後に立ち上が
る。このパルス信号を基にランプ回路18はランプ信号
を生成する。このランプ信号はシフト回路34に入力さ
れる。
【0009】これとは別にディジタル・アナログ変換器
(以下D/Aと記述)16にはシリアルデータとクロッ
クとが入力されている。このシリアルデータはD/A1
6でアナログの制御信号に変換される。この制御信号は
シフト回路34に入力される。シフト回路34は制御信
号により、ランプ信号の直流成分をシフトさせる。この
信号は差動増幅器19の非反転入力端子に入力される。
【0010】この差動増幅器19の電源端子と電源回路
30との間にはポンプアップ回路20が挿入されている
。このポンプアップ回路20は消費電力を低減させるた
めのもので、ダイオード21とコンデンサ22とスイッ
チ23とから構成される。
【0011】電源回路30はダイオード21のアノード
とスイッチ23のY端子とに接続されている。ダイオー
ド21のカソードはコンデンサ22の正側端子と差動増
幅器19の電源端子とに接続されている。コンデンサ2
2の負側端子はスイッチ23のX端子に接続されている
。またスイッチ23のZ端子は基準電位点に接続されて
いる。このスイッチ23は垂直帰線期間はY端子、つま
り電源側を選択し、垂直走査期間はZ端子、つまり基準
電位点側を選択する。これにより垂直帰線期間は電源電
圧の約2倍の電圧が差動増幅器19に供給される。
【0012】差動増幅器19の反転入力端子は抵抗24
,25,28とコンデンサ27とに接続されている。 このうち抵抗25,28の他端は共に基準電位点に接続
されている。また抵抗24の他端は差動増幅器19の出
力端子に接続されている。この差動増幅器19の出力端
子は垂直偏向ヨーク26にも接続されている。垂直偏向
ヨーク26の他端はコンデンサ27の他端と抵抗29,
36とに接続されている。抵抗29の他端は電源回路3
0に接続されている。また抵抗36の他端は基準電位点
に接続されている。以上記述した方法により画面の垂直
方向の位置調整が行われる。
【0013】ここで前述した従来回路における動作を図
6を参照して説明する。図6において(a)は複合映像
信号であり、(b)は垂直カウンタ15より出力される
トリガーパルスであり、(c)はパルス回路17より出
力されるパルス信号であり、(d)はシフト回路34よ
り出力されるランプ信号であり、(e)は垂直変調ヨー
ク26を流れるヨーク電流であり、(f)は差動増幅器
19の出力電圧である。
【0014】前述したように図6(a)に示した複合映
像信号は同期分離回路12に入力される。この同期分離
回路12は同期信号を分離し、出力する。同期信号は積
分回路13で積分され、垂直積分波に変換される。この
垂直積分波は垂直カウンタ15のリセット信号として使
用される。
【0015】垂直カウンタ15は図6(b)に示すトリ
ガーパルスV1 をパルス回路17に出力する。そして
パルス回路17からは図6(c)に示すパルス信号がラ
ンプ回路18に対して出力される。ここでパルス信号は
、トリガーパルスV1 の立ち下がりと同時に立ち下が
り、この立ち下がり時から、ある一定時間経過後に立ち
上がる。
【0016】ランプ回路18はパルス信号を基にランプ
信号を生成する。このランプ信号はシフト回路34に入
力される。ここでシフト回路34はD/A16より出力
される制御信号により、ランプ信号の直流成分をシフト
させる。このシフト回路34の出力信号V3 及びV3
′ を図6(d)に示す。図6(d)においてV3 は
ランプ信号の直流成分をシフトしなかった時の出力信号
であり、V3AはV3 の中点電位である。またV3′
 は制御信号によってランプ信号を正方向にシフトした
時の出力信号であり、V3A′はV3′ の中点電位で
ある。この信号は差動増幅器19の非反転入力端子に入
力される。
【0017】図6(e)は垂直偏向ヨーク26に流れる
ヨーク電流Iy を示す。ここでヨーク電流Iy は図
5に示した矢印方向を正方向としている。図6(e)に
おいてヨーク電流Iy が正の時は差動増幅器19の出
力端子から垂直偏向ヨーク26及び抵抗36を介して基
準電位点に流れ込む。この時のヨーク電流Iy をI1
 とし、走査期間中の差動増幅器19の出力電圧の平均
値をV4Aとし、抵抗36の抵抗値をR4 とする。こ
の場合I1 は、I1 =V4A/R4 と示される。
【0018】一方、ヨーク電流Iy が負の時は電源回
路30より抵抗29及び垂直偏向ヨーク26を介して差
動増幅器19の出力端子に流れ込む。この時のヨーク電
流IyをI2 とし、電源回路30より供給される電圧
をVccとし、抵抗29の抵抗値をR3 とする。この
場合I2 は、I2 =(Vcc−V4A)/R3 と
示される。
【0019】ここでI1 =I2 が成立するとヨーク
電流Iy の直流成分と交流成分との基準点(0[A]
) が一致する。この場合は画面上の映像の垂直位置が
中心よりずれる(以下オフセンターと記述)ことはない
【0020】次に差動増幅器19の入力電圧V3 と出
力電圧V4 との関係を示す。ここで抵抗24の抵抗値
をR1 とし、抵抗25の抵抗値をR2 とする。その
場合V4 は、V4 =(R1 +R2 )・V3 /
R2 と示される。つまりV3 の変化に比例した形で
V4 も変化する。これはV3AとV4Aとの関係でも
同様である。従ってV3Aをシフト回路34で変化させ
ることでV4Aも変化する。更には電流I1 及びI2
 も変化する。これによりヨーク電流Iy には直流分
が付加される。よって画面上の映像の垂直位置が変化す
る。
【0021】ここで図6(d)に示す入力電圧V3 が
V3′ に変化したとする。この時のヨーク電流Iy′
 を図6(e)に示す。この図においてIy′ の上側
が飽和しているのは差動増幅器19の性能によるもので
ある。
【0022】図6(f)は差動増幅器19の出力電圧V
4 を示す。この出力電圧V4 は垂直偏向ヨーク26
とコンデンサ27と抵抗28との電圧を加算したもので
ある。この出力電圧V4 の発生の仕組みを図7のプッ
シュプル回路36を基に説明する。これは説明を簡単に
するために差動増幅器19をプッシュプル回路36に置
換したものである。また図8は図7の動作を説明する説
明図である。
【0023】まずプッシュプル回路36の構成を説明す
る。この回路はNPN型トランジスタ37とPNP型ト
ランジスタ38とダイオード39とから成り立っている
。入力端子aはトランジスタ38のベースとダイオード
39のカソードとに接続されている。ダイオード39の
アノードはトランジスタ37のベースに接続されている
。トランジスタ37のコレクタには電源電圧Vccが供
給されている。トランジスタ37のエミッタとトランジ
スタ38のエミッタとが接続され、この接続点がプッシ
ュプル回路36の出力端子bと接続されている。そして
トランジスタ38のコレクタが基準電位点に接続されて
いる。
【0024】この図において入力端子aには図6(d)
のV3 が入力される。ここでV3 がV3Aよりも大
きいときはトランジスタ37がオンし、トランジスタ3
8がオフする。これにより電流I0 は図7に示した矢
印の方向に流れる。またV3 がV3Aよりも小さいと
きはトランジスタ38がオンし、トランジスタ37がオ
フする。これにより電流I0 は矢印と逆方向に流れる
。この電流I0 の変化により発生する電圧を図8に示
す。
【0025】図8において(a)は垂直偏向ヨーク26
の抵抗分と抵抗28とに発生する電圧であり、(b)は
コンデンサ27に発生する電圧であり、(c)は垂直偏
向ヨーク26のインダクタンス分に発生する電圧である
【0026】垂直偏向ヨーク26の抵抗分と抵抗28と
に発生する電圧は、(a)に示すように入力電圧である
V3 が負側にシフトした形になっている。またコンデ
ンサ27に発生する電圧は、(b)に示すように電流I
0 が矢印の方向に流れる時は電荷を充電し、電流I0
 が矢印と逆方向に流れる時は電荷を放電している。そ
して垂直偏向ヨーク26のインダクタンス分に発生する
電圧は電流の時間に対する変化に対応している。これら
を加算した電圧を図8(d)に示す。この電圧は出力端
子bの電圧でもある。
【0027】次にプッシュプル回路36が正常に動作す
るためのV4Aの条件を示す。まずトランジスタ37が
正常に動作するためのV4Aの条件を次式に示す。
【0028】
【数1】
【0029】次にトランジスタ38が正常に動作するた
めのV4Aの条件を次式に示す。
【0030】
【数2】
【0031】ここで I0p−p  :電流I0 の正負のピーク間の電流値
Rf     :抵抗28の抵抗値 Rdy    :偏向ヨーク26の抵抗分の抵抗値Ly
     :偏向ヨーク26のインダクタンス値Ts 
    :垂直走査期間 VCE(S)1:トランジスタ37の飽和電圧VCE(
S)2:トランジスタ38の飽和電圧をそれぞれ示す。
【0032】出力端子bに発生する電圧のうち(1)式
と(3)式とにおける第1項は、抵抗分に発生する電圧
を示し、第2項は偏向ヨーク26のインダクタンス分に
発生する電圧を示し、第3項はコンデンサ27の容量成
分に発生する電圧を示している。ここでV4Aが(2)
式と(3)式とを共に満たしている間はプッシュプル回
路36は正常に動作する。しかし(2)式と(3)式の
うちどちらか一方でも満たさなくなるとプッシュプル回
路36は正常に動作しなくなる。これはトランジスタの
動作範囲をV4Aが越えてしまうために起こる。越えた
分は電流、電圧とも飽和してしまう。
【0033】このような飽和が図5に示す回路で発生し
た場合の一例を図6(e)に示す。この図においてヨー
ク電流Iy′ の上側が飽和している。これは差動増幅
器19の動作範囲を越えたために発生したものである。 このようにヨーク電流が飽和することで画面位置の調整
値により直線性にばらつきが生じた。また画面の調整範
囲に限界があった。
【0034】次にアイドリング電流について述べる。画
面上の映像の位置がセンターに調整された場合でも、ア
イドリング電流として電流I1 及びI2が偏向ヨーク
26を流れる。このアイドリング電流により消費される
消費損失を以下に求める。
【0035】まず電流I1 及びI2 を式で表すと、
以下に示す(4)式及び(5)式のようになる。
【0036】
【数3】
【0037】ここで調整値が“0”、つまり画面上の映
像の位置がセンターに調整された場合はI1 =I2 
より、R3 とR4 の関係は     R3 /R4 =(1−K)/K      
                         
 (6)となる。この時に画面位置調整回路で消費され
る電力P0 を(7)式に示す。
【0038】     P0 =Vcc(1−K)I1 +KVccI
2         =VccI1 =VccI2  
                         
        (7)一方、画面の垂直位置を上側へ
ずらした時の電流をそれぞれI1′ 及びI2′とする
と、I1′ =I1 +△I1 、I2′ =I2 +
△I2 となる。これらの電流の変化分の和を求めると
(8)式となる。
【0039】
【数4】
【0040】ここで(8)式の△I1 +△I2 と調
整値が“0”の時のI2 との比を求めると(9)式と
なる。
【0041】
【数5】
【0042】(9)式を変形して電流I1 ,I2 を
求めると(10)式になる。
【0043】
【数6】
【0044】実際の値はそれぞれ次のようになる。Vc
c=27[V] 、V4A=16[V] 、そしてV4
Aのずれの最大値を2.1[V] とするとK,K′及
び△KはそれぞれK=16/27=0.59 K′=(16+2.1)/27=0.67△K=K′−
K=0.67−0.59=0.08となる。これらを(
10)式に代入すると電流I1 ,I2 は(11)式
のようになる。
【0045】
【数7】
【0046】この式よりアイドリング電流I1 ,I2
 は画面の垂直位置調整値が“0”の時、画面の垂直位
置を上側最大にずらしたときにアイドリング電流I1 
,I2 に付加した形で発生する電流(△I1 +△I
2 )の約3倍流れていることになる。この時の消費損
失P0 を(12)式に示す。
【0047】   P0 =Vcc×I1 =3.02×Vcc×(△
I1 +△I2 )      (12)このように消
費損失P0 は非常に大きなものとなっていた。
【0048】また偏向ヨーク26の偏向感度により電流
I1 ,I2 の値を変える必要がある。特に偏向感度
が悪い場合は抵抗29,36の抵抗値を下げ、電流I1
 ,I2 の値を大きくする必要がある。この時の消費
損失はP0 以上になっていた。
【0049】
【発明が解決しようとする課題】第1の問題は出力電圧
V4 が差動増幅器19の動作範囲によって制限され、
飽和してしまうことである。これによりヨーク電流Iy
 の直線性が悪化し、ついにはつぶれる現象が生じてい
た。 このため画面の垂直方向の調整範囲も限られたものにな
っていた。
【0050】第2の問題は画面の中心位置に映像が調整
されていても調整回路の構造上、アイドリング電流が流
れていた。このアイドリング電流による消費損失が非常
に大きなものであった。
【0051】第3の問題は偏向ヨーク26の偏向感度に
よりアイドリング電流の値を変える必要があることであ
る。特に偏向感度が悪い場合はアイドリング電流の値を
大きくする必要がある。この時の消費損失は前述した第
2の問題における消費損失よりも大きなものになってい
た。
【0052】本発明に係る垂直変調回路は上記問題点を
除去する為のもので、画面の垂直位置を調整してもヨー
ク電流における直線性の悪化や飽和がなく、かつ消費損
失の少ない垂直変調回路を提供することを目的とする。
【0053】[発明の構成]
【0054】
【課題を解決するための手段】垂直周期のパルス信号を
入力とし、このパルス信号からランプ信号を生成して出
力するランプ信号出力手段と、このランプ信号出力手段
からのランプ信号が入力されるとともに、垂直偏向コイ
ルに垂直偏向電流を出力する垂直出力手段と、この垂直
出力手段の電源電圧として、垂直帰線期間には垂直走査
期間の約2倍の電圧を供給するポンプアップ電源と、こ
のポンプアップ電源からの電圧を垂直帰線期間において
スライスする手段であって、そのスライスレベルを可変
とすることで垂直画面位置を変化可能にしたスライス手
段と、前記ポンプアップ電源からの電圧を利用して垂直
帰線消去信号を発生し、この垂直帰線消去信号によって
帰線消去を行う帰線消去手段とを具備することで、前記
スライス手段で垂直画面位置が調整される。
【0055】
【作用】ポンプアップ電源より供給される電圧をスライ
ス手段によりスライスする。このときのスライスレベル
を変化させることで垂直帰線期間が変化すると同時に画
面の垂直位置が調整される。
【0056】
【実施例】以下、図面を参照して本発明の実施例を説明
する。図1は本発明の一実施例の構成を示す構成図であ
り、図2は図1の動作を説明する説明図である。
【0057】図1において、テレビジョン受像機の受像
部で受像された複合映像信号は同期分離回路12に入力
される。同期分離回路12は入力された複合映像信号か
ら同期信号だけを分離し、積分回路13に出力する。積
分回路13は入力された同期信号を積分し、垂直積分波
を遅延回路14に出力する。この垂直積分波は垂直同期
信号が積分された信号である。遅延回路14で遅延され
た垂直積分波は垂直カウンタ15に出力される。
【0058】一方、発振回路10の出力信号は分周回路
11で分周され、水平走査周波数の4倍の周波数のクロ
ックパルスに変換される。このクロックパルスは垂直カ
ウンタ15に入力される。
【0059】垂直カウンタ15は前述したように垂直積
分波とクロックパルスとが入力されている。このうち垂
直積分波のレベルがある一定レベル以上になるとクロッ
クパルスのカウントを始める。それと同時にトリガーパ
ルスを出力する。カウント開始から一定数だけカウント
するとトリガーパルスの供給を停止する。このトリガー
パルスはパルス回路17に入力される。
【0060】このパルス回路17からはパルス信号がラ
ンプ回路18に対して出力される。ここでパルス信号は
、トリガーパルスの立ち下がりと同時に立ち下がり、こ
の立ち下がり時からある一定時間経過後に立ち上がる。 このパルス信号を基にランプ回路18はランプ信号を生
成する。このランプ信号は差動増幅器19に入力される
【0061】この差動増幅器19の電源端子と電源回路
30との間にはポンプアップ回路20が挿入されている
。このポンプアップ回路20は消費電力を低減させるた
めのもので、ダイオード21とコンデンサ22とスイッ
チ23とから構成される。
【0062】電源回路30は電源電圧Vccが供給され
ており、ダイオード21のアノードとスイッチ23のY
端子とに接続されている。ダイオード21のカソードは
コンデンサ22の正側端子と差動増幅器19の電源端子
とに接続されている。コンデンサ22の負側端子はスイ
ッチ23のX端子と、抵抗31及びダイオード32を介
して帰線消去回路33に接続されている。またスイッチ
23のZ端子は基準電位点に接続されている。このスイ
ッチ23は垂直帰線期間はY端子、つまり電源側を選択
し、垂直走査期間はZ端子、つまり基準電位点側を選択
する。これにより垂直帰線期間は電源電圧Vccの約2
倍の電圧である2Vccがコンデンサ22の正側端子に
現れる。帰線消去回路33は垂直帰線期間は電源電圧が
入力されるが、垂直走査期間は無入力となる。この電位
差を利用して垂直帰線期間だけ走査線の消去を行う。
【0063】これとは別にディジタル・アナログ変換器
(以下D/Aと記述)16にはシリアルデータとクロッ
クとが入力されている。このシリアルデータはD/A1
6でアナログ電圧に変換される。この電圧は抵抗53を
介してPNP型トランジスタ52のベースに入力される
。またコレクタは基準電位点に接続されている。そして
エミッタは抵抗51を介してツェナーダイオード50の
カソードに接続されている。このツェナーダイオード5
0のアノードはダイオード21のカソードに接続されて
いる。ここで抵抗51,53、トランジスタ52、ツェ
ナーダイオード50はスライス回路54を構成している
【0064】このスライス回路54のスライス電圧Vs
 は、2Vcc>Vs >Vccの範囲内にある。よっ
て垂直帰線期間だけ動作し、ポンプアップされた電圧を
スライスする。従ってスライス回路54が動作すると差
動増幅器19に供給される電圧はスライス電圧Vs に
等しくなる。このスライス電圧Vs はD/A16に入
力されるシリアルデータにより変化する。
【0065】差動増幅器19の反転入力端子は抵抗24
,25,28とコンデンサ27とに接続されている。 このうち抵抗25,28の他端は共に基準電位点に接続
されている。また抵抗24の他端は差動増幅器19の出
力端子に接続されている。この差動増幅器19の出力端
子は垂直偏向ヨーク26にも接続されている。垂直偏向
ヨーク26の他端はコンデンサ27の他端に接続されて
いる。
【0066】次にスライス電圧Vs と垂直帰線期間T
r との関係を説明する。差動増幅器19の電源端子に
供給される電圧をVp とすると、電圧Vp と垂直帰
線期間Tr との関係は(13)式に示すようになる。
【0067】
【数8】
【0068】ここで Iyp−p  :偏向ヨーク電流Iy の正負のピーク
間の電流値 Rf     :抵抗28の抵抗値 Rdy    :偏向ヨーク26の抵抗分の抵抗値Ly
     :偏向ヨーク26のインダクタンス値V4A
    :差動増幅器19の出力電圧V4 の平均値を
それぞれ示す。
【0069】(13)式よりわかるように電圧Vp が
高くなると垂直帰線期間Tr は短くなり、逆に電圧V
p が低くなると垂直帰線期間Tr は長くなる。この
特性を利用したのが本発明であり、電圧Vp をスライ
ス電圧Vs で制御することで垂直帰線期間Tr を制
御するものである。つまり垂直帰線期間中は、電圧Vp
 とスライス電圧Vs とは同値である。よってシリア
ルデータによりスライス電圧Vs を制御することで垂
直帰線期間Tr を制御することができる。図2にスラ
イス電圧Vs と垂直帰線期間Tr との関係を示す。 この図に示すようにスライス電圧Vs と垂直帰線期間
Tr とは逆比例関係にある。次に、この実施例におけ
る動作を図3を参照して説明する。図3において(a)
は複合映像信号であり、(b)は垂直偏向ヨーク26を
流れるヨーク電流であり、(c)は電圧Vp である。
【0070】この図において(a)に示すような複合映
像信号が入力されると(b)に示すようなヨーク電流が
発生する。(b)において実線はスライス電圧Vs が
センターにある場合であり、破線はスライス電圧Vs 
を高くした場合であり、一点鎖線はスライス電圧Vs 
を低くした場合である。この時の電圧Vp は(c)に
示したようになる。ここで垂直帰線期間の開始時刻は常
に一定である。そして破線で示したようにスライス電圧
Vs を高くすると垂直帰線期間が終了する時間が△t
1だけ早くなる。これにより映像信号は等価的に△t1
 だけ遅れることになる。よってスクリーン上での画面
位置は下に下がることになる。
【0071】これとは反対に一点鎖線に示したようにス
ライス電圧Vs を低くすると垂直帰線期間が終了する
時間が△t2 だけ遅くなる。よって映像信号は等価的
に△t2だけ遅れることになる。従ってスクリーン上で
の画面位置は上に上がることになる。この画面位置とス
ライス電圧Vs との関係を図4に示す。
【0072】ところで図3(b)において一点鎖線に示
したようにスライス電圧Vs を低くした場合、(a)
に示す複合映像信号のブランキング期間が終了しても垂
直帰線期間が終了しないことがある。従来ならば映像信
号の折り返しが発生するが、本発明の回路では(a)に
示す△t3 だけ映像信号が遅れるので折り返しは発生
しない。
【0073】以上記述したように垂直帰線期間において
ポンプアップされた電圧をスライスするスライス電圧を
制御することで画面上の映像の位置を調整することがで
きる。また従来例では片側の可変量に対し、約3倍のア
イドリング電流を常に必要とした。しかし本発明の実施
例では垂直帰線期間のみスライス回路54を動作させ、
しかもスライス回路54より放電される電流はコンデン
サ22に充電されていた電流であるため消費電力は少な
くて済む。そして垂直帰線期間を変化させるため、常に
差動増幅器19の動作範囲内での調整が可能である。よ
ってヨーク電流の直線性の悪化及びつぶれ等は発生しな
い。更に垂直偏向ヨーク26の感度のばらつきにより消
費電力が増えることはない。
【0074】
【発明の効果】前述したように垂直帰線期間においてポ
ンプアップされた電圧をスライスするスライス電圧を制
御することで画面上の映像の上下位置を調整することが
できる。また従来例では片側の可変量に対し、約3倍の
アイドリング電流を常に必要とした。しかし本発明では
垂直帰線期間のみスライス回路54を動作させ、しかも
スライス回路54より放電される電流はコンデンサ22
に充電されていた電流であるため消費電力は少なくて済
む。そして垂直帰線期間を変化させるため、常に差動増
幅器19の動作範囲内で調整できる。よってヨーク電流
の直線性の悪化及びつぶれ等は発生しないほか、垂直偏
向ヨーク26の感度のばらつきにより消費電力が増える
ことはない。
【図面の簡単な説明】
【図1】本発明の一実施例の構成を示す構成図
【図2】
垂直帰線期間とスライス電圧との関係を説明する説明図
【図3】図1における回路動作を説明する説明図
【図4
】画面位置とスライス電圧との関係を説明する説明図
【図5】従来例の構成を示す構成図
【図6】図5の動作を説明する説明図
【図7】図5の偏向回路を簡略した簡略図
【図8】図7
の動作を説明する説明図
【符号の説明】
10…発振回路 11…分周回路 12…同期分離回路 13…積分回路 14…遅延回路 15…垂直カウンタ 16…D/A 17…パルス回路 18…ランプ回路 19…差動増幅器 20…ポンプアップ回路 21,32…ダイオード 22,27…コンデンサ 23…スイッチ 24,25,28,29,31,51,53…抵抗26
…垂直偏向ヨーク 30…電源回路 33…帰線消去回路 50…ツェナーダイオード 52…トランジスタ

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】  垂直周期のパルス信号を入力とし、こ
    のパルス信号からランプ信号を生成して出力するランプ
    信号出力手段と、このランプ信号出力手段からのランプ
    信号が入力されるとともに、垂直偏向コイルに垂直偏向
    電流を出力する垂直出力手段と、この垂直出力手段の電
    源電圧として、垂直帰線期間には垂直走査期間の約2倍
    の電圧を供給するポンプアップ電源と、このポンプアッ
    プ電源からの電圧を垂直帰線期間においてスライスする
    手段であって、そのスライスレベルを可変とすることで
    垂直画面位置を変化可能にしたスライス手段とを具備し
    たことを特徴とする垂直偏向回路。
  2. 【請求項2】  垂直周期のパルス信号を入力とし、こ
    のパルス信号からランプ信号を生成して出力するランプ
    信号出力手段と、このランプ信号出力手段からのランプ
    信号が入力されるとともに、垂直偏向コイルに垂直偏向
    電流を出力する垂直出力手段と、この垂直出力手段の電
    源電圧として、垂直帰線期間には垂直走査期間の約2倍
    の電圧を供給するポンプアップ電源と、このポンプアッ
    プ電源からの電圧を垂直帰線期間においてスライスする
    手段であって、そのスライスレベルを可変とすることで
    垂直画面位置を変化可能にしたスライス手段と、前記ポ
    ンプアップ電源からの電圧を利用して垂直帰線消去信号
    を発生し、この垂直帰線消去信号によって帰線消去を行
    う帰線消去手段とを具備したことを特徴とする垂直偏向
    回路。
JP10602491A 1991-05-10 1991-05-10 垂直偏向回路 Pending JPH04334271A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10602491A JPH04334271A (ja) 1991-05-10 1991-05-10 垂直偏向回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10602491A JPH04334271A (ja) 1991-05-10 1991-05-10 垂直偏向回路

Publications (1)

Publication Number Publication Date
JPH04334271A true JPH04334271A (ja) 1992-11-20

Family

ID=14423076

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10602491A Pending JPH04334271A (ja) 1991-05-10 1991-05-10 垂直偏向回路

Country Status (1)

Country Link
JP (1) JPH04334271A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0789485A3 (en) * 1996-02-09 1998-12-30 Sanyo Electric Co. Ltd Vertical deflecting circuit
EP0792064A3 (en) * 1996-02-20 1999-02-03 Kabushiki Kaisha Toshiba Multimedia television receiver

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0789485A3 (en) * 1996-02-09 1998-12-30 Sanyo Electric Co. Ltd Vertical deflecting circuit
EP0792064A3 (en) * 1996-02-20 1999-02-03 Kabushiki Kaisha Toshiba Multimedia television receiver
US5936680A (en) * 1996-02-20 1999-08-10 Kabushiki Kaisha Toshiba Multimedia television receiver
CN1113500C (zh) * 1996-02-20 2003-07-02 株式会社东芝 多媒体电视接收机

Similar Documents

Publication Publication Date Title
US4047052A (en) Circuit arrangement for regulating the amplitude of a sawtooth generator
US4198581A (en) Temperature compensating comparator
US3781470A (en) Phase control system for signal conditioning circuits
JP2583219B2 (ja) 表示偏向装置
US4052645A (en) Vertical deflection circuit
JPH04334271A (ja) 垂直偏向回路
KR100688133B1 (ko) 동적 초점 전압 진폭 제어기
KR100267002B1 (ko) 비디오영상표시제어장치
US4871951A (en) Picture display device including a line synchronizing circuit and a line deflection circuit
KR100307571B1 (ko) 자동키네스코프바이어스시스템용샘플펄스발생기
US4612574A (en) Oscillator-frequency control interface circuit
US5510854A (en) Device for adjusting the black level of a video signal
US4331978A (en) Voltage regulator/active filter for television receiver
US5703445A (en) Sawtooth generator with disturbance signal rejection for a deflection apparatus
US4814880A (en) Blanking circuit for use in a display apparatus which has a cathode-ray tube
KR890000284B1 (ko) 수평 발진기
EP0201110A1 (en) Picture display device including a line synchronizing circuit and a line deflection circuit
US5010280A (en) Vertical deflection circuit for CRT display device
JPH06197231A (ja) 垂直偏向回路
US4298892A (en) Switching regulator with independent feedback path filter
US4806883A (en) Multifrequency oscillator circuit
US5770930A (en) Vertical deflecting circuit using a raised source voltage
US4843285A (en) Vertical tracking circuit
KR100270972B1 (ko) 모니터의 수직 사이즈 제어 회로
US6262898B1 (en) Circuit for driving a switching transistor