KR100307571B1 - 자동키네스코프바이어스시스템용샘플펄스발생기 - Google Patents

자동키네스코프바이어스시스템용샘플펄스발생기 Download PDF

Info

Publication number
KR100307571B1
KR100307571B1 KR1019940021143A KR19940021143A KR100307571B1 KR 100307571 B1 KR100307571 B1 KR 100307571B1 KR 1019940021143 A KR1019940021143 A KR 1019940021143A KR 19940021143 A KR19940021143 A KR 19940021143A KR 100307571 B1 KR100307571 B1 KR 100307571B1
Authority
KR
South Korea
Prior art keywords
pulse
output
source
capacitor
input connected
Prior art date
Application number
KR1019940021143A
Other languages
English (en)
Other versions
KR950007456A (ko
Inventor
앤드류캔트플릭크너
Original Assignee
크리트먼 어윈 엠
톰슨 콘슈머 일렉트로닉스, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 크리트먼 어윈 엠, 톰슨 콘슈머 일렉트로닉스, 인코포레이티드 filed Critical 크리트먼 어윈 엠
Publication of KR950007456A publication Critical patent/KR950007456A/ko
Application granted granted Critical
Publication of KR100307571B1 publication Critical patent/KR100307571B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/64—Circuits for processing colour signals
    • H04N9/72—Circuits for processing colour signals for reinsertion of DC and slowly varying components of colour signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/57—Control of contrast or brightness
    • H04N5/59—Control of contrast or brightness in dependence upon beam current of cathode ray tube

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Details Of Television Scanning (AREA)
  • Video Image Reproduction Devices For Color Tv Systems (AREA)
  • Synchronizing For Television (AREA)
  • Transforming Electric Information Into Light Information (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

소정의 펄스 길이를 갖는 수직 리트레이스 펄스를 제공하는 소스를 구비하는 자동 키네스코프 바이어스 샘플 펄스 발생기에 관한 것인데, 상기 리트레이스 펄스의 소정 길이(L)보다 작도록 선택되는 시정수(Tc)를 갖는 RC 타이밍 네트워크와 상기 소스와 RC 타이밍 회로에 결합되며, 상기 리트레이스 펄스의 개시에 비례하고 상기 RC 타이밍 네트워크의 상기 시상수에 좌우되지 않는 고정 지연 시간(Td)과 상기 RC 시정수로 제어된 폭(W)을 갖는 AKB 샘플 펄스(SP)를 공급하는 펄스 형성 회로(60)로 구성된다.

Description

자동 키네스코프 바이어스 시스템용 샘플 펄스 발생기
제1도는 텔레비전 수상기에서 사용되는 자동 키네스코프 바이어스(AKB) 시스템용 샘플 펄스 발생기를 개략적으로 도시하는 블럭도.
제2도 및 제3도는 샘플 펄스 발생기와 관련되어 선택된 RC 시정수의 2개의 값에 대해 제1도의 샘플 펄스 발생기의 동작을 예시하는 타이밍도.
<도면의 주요 부분에 대한 부호의 설명>
10 : TV 수상기
22 : 키네스코프
24 : 키네스코프 구동 증폭기
40 : AKB 집적 회로
60 : 샘플 펄스 발생기
62 : 플립플롭
66, 68 : 제1 및 제2 임계치 검출기
64 : 2 입력 게이트
70, 72 : 방전 소스
82 : 커패시터
84 : 충전 소스
본 발명은 텔레비전 시스템에 관한 것으로, 특히, 자동 키네스코프 바이어스(이하, "AKB" 라함) 제어 시스템에서 사용하기 위한 타이밍 펄스들을 발생시키는 타이밍 신호 발생기에 관한 것이다.
TV 수상기 및 모니터는 키네스코프의 각각의 전자총에 대해 전류 레벨을 나타내는 고유 블랙 이미지를 자동적으로 설정하는 자동 키네스코프 바이어스 제어 시스템을 이용한다. 이러한 동작을 통해, 키네스코프에 의해 재생된 화상은 예를 들어 구성 소자의 노화나 또는 온도 변화에 대한 민감성에 의해 야기될 수도 있는 키네스코프 동작 파라미터의 변화로 인한 악영향을 방지할 수 있게 된다.
종래의 AKB 제어 시스템은 키네스코프 블랙 레벨을 자동적으로 조절하기 위해 AKB 피드백 제어 루프에서 제어 증폭기에 결합되는 키네스코프 캐소드 구동 증폭기 내의 전류 샘플링 저항을 포함한다. 일반적으로, 이것은 리트레이스 주기동안 키네스코프 구동 레벨을 샘플링하고, 이 샘플을 기준 레벨과 비교하여, 정정 전류를 구동 증폭기에 공급하여 블랙 레벨을 소정의 기준값으로 조절함으로써 행해진다. 하나의 시정수에 의해 결정된 소정폭 및 다른 RC 시정수에 의해 결정된 리트레이스 펄스와 관련된 지연을 갖는 샘플 펄스들을 발생시키기 위해 RC 타이밍 소자들 중 하나를 이용하는 경우, 복수의 시정수들을 사용함으로써 펄스 에러들이 축적되는 바람직하지 못한 결과를 초래할 수 있다. 이러한 에러는 예를 들면, 온도, 노화, 습도 등에 따른 성분 변화에 의해 발생될 수 있으며, 고유 펄스 타이밍을 유지하기 위해 수시로 재조정할 필요가 있다.
본 발명은 구성 소자의 변화에 대한 민감도를 감소시킨 자동 키네스코프 바이어스(AKB) 시스템용 샘플 펄스 발생기를 제공하는 것을 목적으로 한다.
본 발명의 개요에 따른 AKB 시스템용 샘플 펄스 발생기는 수직 리트레이스 펄스를 수신하는 입력단과; 리트레이스 펄스의 개시에 따라 커패시터의 충전을 인에이블하고, 리트레이스 펄스의 종료에 따라 커패시터의 방전을 개시하고, RC 시정수에 의해 결정된 폭(W)과 리트레이스 펄스의 개시에 관련되며 리트레이스 펄스의 길이(L)와 동일하고 RC 시정수 값과 무관한 지연 시간(Td)을 갖는 AKB 출력 펄스를 동시적으로 생성하는 논리 회로와; 수직 펄스의 폭보다 작은 시정수를 갖는 RC 타이밍 회로에 결합된 추가적인 입력단을 포함하고 있다.
장점으로는, 수직 리트레이스 펄스의 길이에만 의존하는 AKB 시스템용 샘플 펄스 지연 시간은 리트레이스 펄스에서의 변화를 효과적으로 "트랙킹"하거나 따름으로써 RC 성분의 파라미터 변화에 영향을 받지 않는다는 것이다. 또다른 장점으로는, 샘플 펄스 폭은 "아날로그 단순화"로 제어될 수 있고, 펄스 폭이 (펄스 지연과 폭이 모두 성분 감지 지연 시간을 나타내는 시스템과 비교하여 동일한 양의 오버스캔에 대하여) 증가됨으로써, 이러한 증가된 "구경" 또는 샘플링 시간에 의해 향상된 AKB 제어 정확도를 제공할 수 있다는 것이다.
본 발명의 전술된 특징 및 다른 특징들을 도면을 참조로 설명한다.
제1도의 텔레비전 수상기(10)는 보조 입력단(14)에서 제공된 베이스밴드 비디오 신호(S1) 또는 안테나 입력단(18)을 가진 RF 처리 유닛(16)에서 제공된 베이스밴드 비디오 신호(S2)를 선택하기 위한 스위치(12)를 포함하고 있다. RF 처리 유닛(16)은 예를 들면, 튜너, IF 증폭기 및, 입력단(18)에 인가된 RF 입력 신호(S3)를 베이스밴드 형태로 변환시키는 비디오 검출기를 포함하는 종래 설계의 구성을 가질 수도 있다. 스위치(12)에 의해 선택된 비디오 신호(S1 또는 S2)는 성분 비디오 신호(RGB) 및 수직 리트레이스 타이밍 신호(S6)를 생성하는 비디오 처리 매트릭스 유닛(20)에 인가된다. RF 처리 유닛(20)은 종래의 설계를 가질 수 있으며, 색조, 색배합, 명도 뿐만 아니라 성분 색 신호 R(적색), B(청색) 및 G(녹색)를 발생시키는 매트릭스에 대한 색 복조 회로 및 제어 회로를 포함할 수도 있다.
RGB 색 신호들은 각각의 키네스코프 구동 증폭기에 의해 디스플레이하기 위해 키네스코프(22)의 각각의 캐소드에 공급된다. 도면을 간략히 하기 위해, 하나의 키네스코프 구동 증폭기(24)만을 도시한다. 키네스코프(22)는 일 튜브(도시됨)내에 3개의 캐소드를 갖는 직시형(direct view type)이나, 3개의 독립된 키네스코프 및 디스플레이를 위해 각 이미지를 결합하는 광학 시스템을 이용하는 돌출형(projection type) 중의 하나이다.
키네스코프 구동 증폭기(24)는 종래의 설계로 구성되거나, 서로 직렬 접속된 공통 에미터 접속 입력 트랜지스터(25) 및 공통 베이스 접속 출력 트랜지스터(26)를 포함하고 있다. 트랜지스터(25)의 에미터는 에미터 저항(27)을 거쳐 접지에 접속되며, 트랜지스터(26)의 부하저항(28)과 결합하여 증폭기 이득을 결정한다. 상보형 PNP/NPN 버퍼 증폭기는 트랜지스터(26)의 출력 신호를 키네스코프(22)의 캐소드에 전달한다. 특히, PNP 트랜지스터(29) 및 NPN 트랜지스터(30)의 도전 경로는 접지(34)와 B+ 공급단(35)사이에 직렬로 결합된다. 트랜지스터(29 및 30)의 콜렉터 회로내의 저항(31 및 32)은 각각 전류를 제한한다. 또한, 저항(31)은 AKB를 위해 이후에 설명될 전류 감지 저항으로 사용된다. 교차 왜곡을 감소시키기 위해, 다이오드(36)는 부하 저항(28)과 출력 트랜지스터(26)의 콜렉터 사이에 접속되어 상보형 출력 트랜지스터(29 및 30)의 베이스들 사이에 1V의 오프셋 전압을 발생시킨다. 이것은 출력 구동기가 도시된 바와 같은 "푸시-풀(push-pull)" 또는 상보형 에미터 폴로워형이라기 보다 "단일 단부형(single-ended)"이 필요한 것은 아니다. 트랜지스터(29 및 30)의 에미터와 키네스코프(22)의 청색(B) 캐소드 사이에 접속된 저항(33)에 의해 아크-오버(Arc- over) 보호가 제공된다. 추가적인 보호 수단은 필요한 경우 스파크 갭에 의해 제공된다.
키네스코프(22)의 캐소드에 제공되는 성분 신호(B')의 블랙 레벨을 조절하기 위해 키네스코프 구동 증폭기(24)의 출력 트랜지스터(26)의 에미터에 정정 전류(S5)를 공급하기 위해 결합된 출력핀(1)을 갖는 AKB 집적 회로(40)의 출력 핀(2)에 전류 샘플(S4)을 제공하도록 전류 감지 저항(31)이 결합된다.
AKB 집적 회로(40)는 3개의 AKB 제어 루프(점선 부분으로 표시된 42)와 샘플 펄스 발생기(60)를 포함하고 있다. 집적 회로(40)상에 형성된 발생기(60)의 부분에는 가상적인 외곽선을 표시했다. 도면을 간략히 하기 위해, 제어 루프들 중 하나(42)만을 도시한다. 다른 제어 루프들은 루프(42)와 동일하며, 루프(42)가 구동 증폭기(24)에 결합된 방식과 동일한 방식으로 각각의 적색(R) 및 청색(B) 키네스코프 구동 증폭기에 결합된다. AKB 제어 루프(42)는 정정 전류(S5)를 구동 증폭기(24)에 공급하기 위해 핀(1)에 결합된 전류 원(56)을 제어하도록 기준 전압(Vr)과 전류 샘플 신호(S4)를 비교하기 위해 결합된 선발 비교 증폭기(50)를 구비하고 있다. 추후 상세히 설명되겠지만 전류 조절은 샘플 펄스 발생기(60)에서 제공된 샘플 펄스들(SP)을 동기화시켜 비디오 신호(S1)(또는 S2)의 수직 블랭킹 주기동안 행해진다. 특히, 핀(4)에 공급된 리트레이스 신호 펄스(S6)에 응답하여, 샘플 펄스 발생기(60)는 스위치(54)를 닫는 수직 리트레이스 주기의 끝에서 샘플 펄스(SP)를 발생시킴으로써, 전류원(52)에서 생성된 샘플 기준 전류를 구동 증폭기(24)에 공급한다. 이 샘플 펄스는 기준 구동 전류를 나타내며 키네스코프에 제공되는 실제 구동 전류를 결정하기 위해 사용된다. 샘플링은 실제(화상 표시) 비디오 신호로부터의 간섭을 피하기 위해 수직 리트레이스 주기의 끝에서 수직 간격 동안 행해진다.
샘플 펄스(SP)에 의해 선발되는 증폭기(50)는 키네스코프 캐소드 전류(S4)가 기준 전압(Vr)에 대응하는 값의 이상인지 또는 이하인지를 결정하여 키네스코프 블랙 레벨을 소정 레벨로 조절하기 위해 제어 신호(S7)를 전류원(56)에 제공한다. 제어 신호(전압)(S7)는 집적 회로 핀(3)을 지나 증폭기(50)의 출력단에 결합된 집적 커패시터(S7)에 의해 완만하게 된다.
이러한 동작 설명을 간략히 요약하면, 집적 회로(40)내의 제어 루프(42)는 구동 증폭기(24)에 공급된 정정 전류(S5)가 증폭기(50)에 인가된 기준 전압(Vr)에 의해 결정된 레벨로 키네스코프(22)에 대한 블랙 레벨 구동을 유지하기에 충분한 평형 상태 또는 "정상 상태" 조건에 도달하게 된다. 이 제어 루프에서 피드백이 네가티브로 됨으로서 구성 소자의 노화나 온도 변화에 따라 발생할 수도 있는 블랙레벨의 불필요한 변화를 방지한다.
스위치(54) 및 선발 비교 증폭기(50)용 타이밍 또는 샘플링 펄스(SP)는 샘플 펄스 발생기(60)에서 생성된다. 이 회로는 소정 펄스 길이 L을 갖는 수직 리트레이스 펄스를 수신하기 위해 집적 회로(42)의 핀(4)에 결합된다. 제2도 및 제3도는 비디오 처리 매트릭스 유닛(20)에서 제공된 수직 블랭킹 신호(제2도의 200 또는 제3도의 300)에 대한 수직 리트레이스 펄스(제2도의 202 또는 제3도의 302)의 타이밍을 도시한다. RC(저항 커패시턴스) 타이밍 네트워크(80)는 집적 회로(40)의 핀(5)에 결합된다. 네트워크(80)는 핀(5)과 공급 전압원(+Vcc) 사이에 결합된 저항(84)과, 핀(5)과 기준 전원(즉, 그라운드) 사이에 결합된 커패시터(82)를 구비하고 있다. 이들 소자는 각각 6.8㏀과 0.033 micro-Farads의 값을 가지고 있다. 이들 값들은 이하에 설명될 이유로 수직 리트레이스 펄스의 펄스 길이 L 보다 작은 RC 네트워크의 시정수(Tc)를 제공하도록 선택된 것이다.
샘플 펄스 발생기(60)의 나머지 부분은 RC 시정수에 의해 제어되는 폭(W)을 가지며 RC 타이밍 네트워크의 시정수와 무관하에 리트레이스 펄스의 개시와 관련된 고정 지연 시간(Td)을 가진 AKB 시스템용 샘플 펄스(SP)를 제공하기 위해 핀(4 및 5)에 결합된 펄스 형성 네트워크(62,64,66,68,60 및 72)를 포함하고 있다.
특히, 샘플 펄스 발생기(60)는 리트레이스 펄스의 개시에 따라 커패시터(82)를 충전시키고, 리트레이스 펄스의 종료에 응답하여 커패시터의 방전을 시작하며, RC 시정수에 의해 결정된 폭(W)과, 리트레이스 펄스의 길이 L과 같으며 RC 시정수의 값과 무관한 리트레이스 펄스의 초기화와 관련된 지연 시간 Td을 가진 AKB 출력 샘플링 펄스(SP)를 동시에 생성하는 기능을 제공한다.
샘플 펄스 발생기(60)는 커패시터(20)(핀 5를 지나는 커패시터)와, 충전 소스(저항 84) 및, 스위치를 지나 그라운드에 접속된 전류원(70)을 포함하는 방전 소스에 결합된 제1(+) 입력단을 각각 가진 제1 및 제2 임계치 검출기(68, 66)를 포함한다. 소스(70)에서 제공된 전류의 크기는 저항(84)에 의해 안정되게 커패시터(82)로 제공될 수 있는 최대 전류 보다 크게 선택되며, 스위치(72)가 닫히는 경우 커패시터는 그 내부에 충전 누적되는 것보다 빨리 방전되므로 커패시터 전압이 감소할 것이다.
각각의 검출기(66 및 68)는 각각의 기준 전압 VL 및 VH를 받아들이기 위해 각 기준 전압 소스에 결합된 제2 입력단(-)을 포함하는데, 검출기(66)에 인가되는 전압 VL은 검출기(68)에 인가되는 전압 VH 보다 낮다. 또한, 샘플 펄스 발생기(60)는 수직 리셋 펄스들을 수신하는 핀(4)에 결합된 리셋 입력단(R)과, 제1 검출기(68)의 출력에 결합된 세트 입력단(S) 및 스위치(72)의 제어 입력단에 결합된 Q(참) 출력단을 가지는 플립플롭(62)을 포함하고 있다. 2개의 입력 게이트(AND)(64)는 제2 검출기(66)의 출력단에 결합된 제1 입력단과 플립플롭(62)의 Q 출력단에 결합된 제2 입력단, 및 샘플 펄스(SP)를 집적 회로(40)의 3개의 AKB 제어 루프(42)에 제공하기 위해 결합된 출력단을 가지고 있다.
더우기, 커패시터(82)용 충전 소스는 커패시터 값에 대해 수직 리트레이스 펄스의 펄스 길이(L)보다 짧은 RC 시정수를 제공하기 위해 선택된 값을 갖는 저항(84)을 구비하고 있다. 이러한 선택의 이유는 제2도 및 제3도를 비교하여 도식적으로 예시하였다. 제2도는 RC 시정수가 수직 리트레이스 펄스(202)의 펄스 길이(L)보다 길다는 가정하에서의 샘플 펄스 발생기의 동작을 도시한다. 제3도는 RC 시정수가 수직 리트레이스 펄스의 펄스 길이(L)보다 짧다는 조건하에서의 동작을 도시한다. 설명되는 바와 같이, 전자의 경우(제2도)에 있어서 샘플 펄스의 시간 지연(Td) 및 펄스폭(W)은 바람직하지 않게도 RC 타이밍 소자에 의존한다. 그러나 후자의 경우(제3도)에 있어서, 시간 지연(Td)은 RC 타이밍 소자들에 전혀 의존하지 않는다. 바람직하게는, 전체 타이밍 정확도는 지연 시간이 항상 수직 리트레이스 신호의 끝과 정확히 일치하기 때문에 향상된다. 따라서 소정 오버스캔에 대해, 시간지연(Td)과 펄스폭(W)이 RC 타이밍 소자에 의존하는 시스템과 비교함으로써 샘플 펄스의 폭(W)를 증가시킬 수도 있다. 이것은 더 큰 펄스 적분 시간으로 인하여 정전 전류에 대한 더 큰 정확도를 제공하며 펄스폭 에러가 블랭킹 주기에서 벗어나서 나타나지 않도록 한다. 이러한 장점은 지연 시간(Td)이 펄스폭 보다 훨씬 크기 때문에 나타나며, Td가 RC 곱과 무관하기 때문에, RC 곱의 변화는 펄스(SP)의 일부분이 블랭킹되지 않은 시간 주기로 이동하는 최악의 조건에서도 생길 수 없다.
전술한 것을 회로 동작의 2가지 예로서 설명하겠는데, 그 하나는 RC 시정수가 리트레이스 펄스 길이(L)(예를 들면, 제2도에서처럼)에 비해 길다고 가정하는 경우이고 다른 하나는 시정수가 리트레이스 펄스 길이(L)(예를 들면, 제3도에서처럼)보다 짧다고 가정하는 경우이다.
전자의 경우는 제2도를 참조하면 된다. 파형(200)은 처리되는 비디오 신호의 수직 블랭킹 주기를 도시하고 있다. 파형(202)은 프로세서(20)에서 생성되는 길이 L를 갖는 수직 리트레이스 펄스(R)를 도시하고 있다. 도시된 바와 같이, 파형(202)의 포지티브 전이는 그 Q(참)출력을 로우 상태로 가게 하는 플립플롭(62)에 리셋을 공급한다. 동시에 플립플롭(62)을 리셋팅함으로써 커패시터 방전 스위치(72)가 개방되고, 이에 의해 커패시터(82)를 충전한다. 파형(208)은 커패시터 충전 사이클을 도시한다. 커패시터의 전압이 하이 상태의 임계값 VH와 동일한 경우, 검출기(68)는 파형(208)으로 나타낸 바와 같이 플립플롭(62)의 세트 입력단(S)에 세트 펄스를 인가한다. 동시에, 플립플롭(62)의 세트 조건 및 비교기(66)에 의해 생성된 하이 상태의 출력은 게이트(64)를 인에이블 하여 파형(210)으로 도시된 바와 같이 샘플 펄스(SP)를 생성한다. 이때, 스위치(72)가 닫힘으로써 커패시터(82)가 방전한다. 커패시터의 전압이 로우 임계값(VL)에 도달한 경우, 검출기(66)가 게이트(64)를 디스에이블시켜 펄스(SP)가 종료된다. 따라서, RC > L 이라는 가정하에서 샘플 펄스(SP)의 시간 지연(Td) 및 펄스폭(W)이 RC 시정수에 의해 결정된다.
제3도는 RC 시정수가 리트레이스 펄스(RC < L)의 길이 L 보다 작게 선택되는 경우에 발생하는 극단적인 차이를 도시하고 있다. 도시된 바와 같이, 시정수 값이외에는 전혀 변화되지 않더라도 회로 동작은 RC 시정수에 의존하지 않는 지연을 갖는 펄스(SP)에 따라 크게 차이가 있다.
특히, 제3도에 있어서 커패시터(82)에 대한 전압 경사부(308)의 시작점은 전술한 예와 동일한 시간에서 시작한다. 그러나, 시정수는 이전에 가정된 것보다 훨씬 짧기 때문에, 하이 상태 임계치 검출기(68)는 훨씬 먼저 활성화되고 전압은 하이 임계값(VH)을 초과하여 임계 조건으로 간다. 그러나, 플립플롭(62)에 SET 입력을 인가하는 것은 효과가 없는데, 왜냐하면 리트레이스 신호가 검출기(68)의 출력이 하이 상태로 가는 시간에서 계속 하이 상태로 있으며 리셋 입력은 세트 입력을 오버라이드(over ride)하기 때문이다. 따라서, 수직 리트레이스 신호의 종료에 의해 리셋 입력이 플립플롭(62)으로부터 제거될 때까지 아무것도 발생하지 않는다. 세트 단자는 리트레이스(리셋) 신호(R)가 제거되는 시간에서 하이 상태이기 때문에 플립플롭은 리트레이스 신호의 종료시 즉시 세트된다. 이것은 AND 게이트(64)를 인에이블시켜 연속적으로 스위치(72)를 닫음으로써 커패시터(82)의 방전 사이클을 개시한다. 핀(5)의 전압이 로우 전압 기준 레벨(VL)에 도달하는 경우, 검출기(66)는 게이트(64)를 디스에이블시킴으로써 샘플 펄스(SP)를 종료한다. 커패시터(82)는 다음 수직 리트레이스 신호가 수신될때까지 방전을 계속한다. 따라서 이러한 조건(RC < L)에서, 펄스 지연 타이밍이 RC 곱과 무관하므로, 예를 들면, 온도, 노화 또는 습도 영향에 의한 성분값들의 변화에 아무런 영향을 받지 않는 것을 알 수 있다. 더우기 수직 리트레이스 펄스 그 자체가 변화하더라도 샘플 펄스의 중요한 상대적인 타이밍인 펄스 위치는 수직 리트레이스 펄스에서의 변화를 따른다. 따라서 RC < L의 선택은 샘플 펄스로 수직 리트레이스 펄스와 관련한 트랙킹을 나타내는 또다른 장점을 제공한다.

Claims (4)

  1. 자동 키네스코프 바이어스(AKB) 시스템용 샘플 펄스 발생기에 있어서, 커패시터, 충전 소스 및 방전 소스에 접속된 제1 입력단과, 각각의 기준 전압원에 접속된 제2 입력단을 각각 갖는 제1 및 제2 임계치 검출기와; 수직 리트레이스 펄스의 소스에 접속된 제1 제어 입력단과, 상기 제1 임계치 검출기의 출력단에 접속된 제2 제어 입력단 및 상기 방전 소스의 제어 입력단에 접속된 출력단을 갖는 제1 논리 소자와;
    상기 제2 임계치 검출기의 출력단에 접속된 제1 제어 입력단과, 상기 제1 논리 소자의 출력단에 접속된 제2 제어 입력단 및 AKB 시스템용 샘플 펄스를 제공하기 위한 출력단을 갖는 제2 논리 소자를 포함하고, 상기 충전 소스는 상기 수직 리트레이스 펄스의 펄스 길이(L)보다 짧은 RC시정수(TC)를 제공하기 위해 상기 커패시터와 함께 선택된 저항을 포함하는 것을 특징으로 하는 AKB 시스템용 샘플 펄스 발생기.
  2. 제1항에 있어서, 상기 제1 및 제2 임계치 검출기와, 상기 제1 및 제2 논리 소자 및 상기 방전 소스는 집적 회로내에 형성되며, 상기 충전 소스 및 상기 커패시터는 외부로부터 상기 집적 회로에 접속되는 독립된 소자를 포함하는 것인 AKB 시스템용 샘플 펄스 발생기.
  3. 자동 키네스코프 바이어스(AKB) 시스템용 샘플 펄스 발생기에 있어서, 커패시터와, 충전 소스 및 방전 소스에 접속된 제1 입력단과, 각각의 기준 전압원에 접속된 제2 입력단을 각각 갖는 제1 및 제2 임계치 검출기와; 수직 리트레이스 펄스의 소스에 접속된 제1 제어 입력단과, 상기 제1 임계치 검출기의 출력단에 접속된 제2 제어 입력단 및 상기 방전 소스의 제어 입력단에 접속된 출력단을 갖는 플립플롭과; 상기 제2 임계치 검출기의 출력단에 접속된 제1 입력단과, 상기 플립플롭의 출력단에 접속된 제2 입력단 및 AKB 시스템용 샘플 출력 펄스를 제공하기 위한 출력단을 각각 갖는 2개의 입력 게이트를 포함하고, 상기 충전 소스는 상기 수직 리트레이스 펄스의 펄스 길이(L)보다 짧은 RC 시정수(Tc)를 제공하기 위해 상기 커패시터와 함께 선택된 저항을 포함하는 것을 특징으로 하는 AKB 시스템용 샘플 펄스 발생기.
  4. 제3항에 있어서, 상기 제1 및 제2 임계치 검출기(66, 68)와, 상기 플립플롭(62)과, 상기 2 입력 게이트(64) 및 상기 방전 소스(70, 72)는 집적 회로(40)내에 형성되며, 상기 충전 소스(84) 및 상기 커패시터(82)는 외부로부터 상기 집적 회로에 접속되는 독립된 소자를 포함하는 것인 AKB 시스템용 샘플 펄스 발생기.
KR1019940021143A 1993-08-31 1994-08-26 자동키네스코프바이어스시스템용샘플펄스발생기 KR100307571B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US08/114,866 1993-08-31
US08/114,866 US5410222A (en) 1993-08-31 1993-08-31 Sample pulse generator for automatic kinescope bias system
US8/114,866 1993-08-31

Publications (2)

Publication Number Publication Date
KR950007456A KR950007456A (ko) 1995-03-21
KR100307571B1 true KR100307571B1 (ko) 2001-12-01

Family

ID=22357879

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940021143A KR100307571B1 (ko) 1993-08-31 1994-08-26 자동키네스코프바이어스시스템용샘플펄스발생기

Country Status (7)

Country Link
US (1) US5410222A (ko)
JP (1) JP3403250B2 (ko)
KR (1) KR100307571B1 (ko)
CN (1) CN1066883C (ko)
DE (1) DE4430001C2 (ko)
GB (1) GB2281486B (ko)
SG (1) SG55011A1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2145901C (en) * 1994-04-28 2000-02-22 Anton Werner Keller Kinescope driver apparatus with gamma correction
JP3683969B2 (ja) * 1996-02-20 2005-08-17 株式会社東芝 マルチメディアテレビ受像装置
JP4063889B2 (ja) * 1997-03-03 2008-03-19 松下電器産業株式会社 映像信号の黒レベル検出回路
US6226037B1 (en) * 1998-07-28 2001-05-01 Thomson Licensing S.A. AKB interface circuit for kine driver IC
US6256074B1 (en) 1998-08-07 2001-07-03 Thomson Licensing S.A. Control signal generator for dynamic focus disabling
JP2001027885A (ja) * 1999-07-14 2001-01-30 Sony Corp カットオフ調整装置
US8576204B2 (en) * 2006-08-10 2013-11-05 Intel Corporation Method and apparatus for synchronizing display streams

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4263622A (en) * 1979-01-30 1981-04-21 Rca Corporation Automatic kinescope biasing system
US4277798A (en) * 1979-04-18 1981-07-07 Rca Corporation Automatic kinescope biasing system with increased interference immunity
US4587566A (en) * 1984-05-09 1986-05-06 Rca Corporation Automatic kinescope bias control system with modified initial operation
GB8524197D0 (en) * 1985-10-01 1985-11-06 Rca Corp Triggering system

Also Published As

Publication number Publication date
JP3403250B2 (ja) 2003-05-06
US5410222A (en) 1995-04-25
DE4430001C2 (de) 2001-01-04
KR950007456A (ko) 1995-03-21
CN1110853A (zh) 1995-10-25
JPH07177373A (ja) 1995-07-14
SG55011A1 (en) 1998-12-21
GB2281486B (en) 1997-05-21
GB2281486A (en) 1995-03-01
DE4430001A1 (de) 1995-03-02
GB9417343D0 (en) 1994-10-19
CN1066883C (zh) 2001-06-06

Similar Documents

Publication Publication Date Title
GB1601304A (en) Brightness control circuit employing a closed control loop
US4387405A (en) Automatic kinescope bias control system with digital signal processing
US4516152A (en) Video signal processor with automatic kinescope white balance and beam current limiter control systems
EP0154527B1 (en) Video signal processor with bias error compensation
EP0245866B1 (en) Color temperature automatic adjusting system
KR100307571B1 (ko) 자동키네스코프바이어스시스템용샘플펄스발생기
US4484229A (en) Automatic kinescope bias control system with selectively disabled signal processor
FI59901B (fi) Utjaemningskrets foer svartnivaon i en behandlingsanordning foer videosignaler
US4209808A (en) Stabilized automatic brightness control network in a video signal processing system including an automatic kinescope beam current limiter
US4484228A (en) Signal processing network for an automatic kinescope bias control system
US4698557A (en) Circuit arrangement for the control of a picture tube
US4342048A (en) Automatic CRT tracking circuit
US4067048A (en) Automatic beam current limiter
KR100254242B1 (ko) 귀선소거 및 밝기 (휘도) 조절 트래킹 기능을 합체하는 음극선(crt) 표시 드라이버
US4295161A (en) Keyed noise filter in a television receiver
US4554578A (en) Error compensated control system in a video signal processor
US5339011A (en) Display device
KR920003724B1 (ko) 자동 영상관 바이어스 제어장치
KR100307572B1 (ko) 핫스타트플레쉬현상을방지하기위한자동키네스코프바이어스장치
EP0074081A2 (en) Signal processing unit
US4814880A (en) Blanking circuit for use in a display apparatus which has a cathode-ray tube
CA1175562A (en) Automatic kinescope bias control system with digital signal processing
US5057922A (en) Black level clamping circuit including video output stage
JP3254719B2 (ja) 映像表示装置
US6888575B1 (en) Digital cut-off control loop for TV using speeding and blanking circuits

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090807

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee