JPH04332208A - Current mirror circuit - Google Patents

Current mirror circuit

Info

Publication number
JPH04332208A
JPH04332208A JP3132044A JP13204491A JPH04332208A JP H04332208 A JPH04332208 A JP H04332208A JP 3132044 A JP3132044 A JP 3132044A JP 13204491 A JP13204491 A JP 13204491A JP H04332208 A JPH04332208 A JP H04332208A
Authority
JP
Japan
Prior art keywords
transistor
terminal
collector
resistor
current source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3132044A
Other languages
Japanese (ja)
Inventor
Hiromi Sasaki
佐々木 浩美
Toshihide Miyake
敏英 三宅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP3132044A priority Critical patent/JPH04332208A/en
Publication of JPH04332208A publication Critical patent/JPH04332208A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To obtain a current mirror with less error and low operating voltage. CONSTITUTION:The emitters of the first and second transistors Q1 and Q2 and one terminal of the first resistor R1 are together connected to the first power terminal P, and the other terminal of the first resistor R1 is connected to one terminal of the second resistor of the second resistor R2 and to the emitter of the third transistor Q3. Further, the other terminal of the second resistor R2 is connected to the bases of the first and second transistors Q1 and Q2 and to the output of a constant current source CC2. Furthermore, to the collector of the first transistor Q1, the base of the third transistor Q3 and the output of a current source C1 are connected together. Moreover, the collector of the third transistor Q3 is connected to the second power terminal G.

Description

【発明の詳細な説明】[Detailed description of the invention]

【0001】0001

【産業上の利用分野】本発明は、それぞれのエミッタが
互いに接続されると共にそれぞれのベースが互いに接続
された少なくとも2つのトランジスタにより構成される
カレントミラー回路に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a current mirror circuit comprising at least two transistors whose emitters are connected to each other and whose bases are connected to each other.

【0002】0002

【従来の技術】定電流源を構成するために使用されるカ
レントミラー回路は、図2に示すように、それぞれのエ
ミッタが共に電源P91 に接続された2つトランジス
タQ91 、Q92 のそれぞれのベースを互いに接続
すると共に、一方のトランジスタQ91 のコレクタに
定電流源91を接続した構成が採用されていて、トラン
ジスタQ92 のコレクタから、定電流源91に等しい
電流を出力させている。しかしこの回路は、IC化され
た場合、トランジスタQ91 、Q92 のhfe を
高く設定することができないことから、入力電流と出力
電流との関係を示す下式Iout= hfe/(hfe
+2)  ×Iinに、hfe の値として20を代入
すると、トランジスタQ92 のコレクタ電流は、定電
流源91の約91パーセント程度の電流値となり、カレ
ントミラー回路としては、誤差の多い回路となる。
2. Description of the Related Art A current mirror circuit used to configure a constant current source consists of two transistors Q91 and Q92 whose emitters are both connected to a power supply P91, and their respective bases. They are connected to each other, and a constant current source 91 is connected to the collector of one transistor Q91, so that a current equal to the constant current source 91 is output from the collector of the transistor Q92. However, when this circuit is integrated into an IC, it is not possible to set the hfe of transistors Q91 and Q92 to a high value.
+2) When 20 is substituted into ×Iin as the value of hfe, the collector current of the transistor Q92 becomes about 91% of the current value of the constant current source 91, resulting in a circuit with many errors as a current mirror circuit.

【0003】そのため、図3に示すように、2つのトラ
ンジスタQ91 、Q92 のベースを、新たに設けら
れたトランジスタQ93 のエミッタに接続し、このト
ランジスタQ93 のベースをトランジスタQ91 の
コレクタに接続すると共に、トランジスタQ93 のコ
レクタを接地することによって、トランジスタQ91 
、Q92 のベース電流をトランジスタQ93 のエミ
ッタからコレクタに流させることにより、トランジスタ
Q91 、Q92 のベース電流の影響を少なくする構
成が用いられていた。
Therefore, as shown in FIG. 3, the bases of the two transistors Q91 and Q92 are connected to the emitter of a newly provided transistor Q93, and the base of this transistor Q93 is connected to the collector of the transistor Q91. By grounding the collector of transistor Q93, transistor Q91
, Q92 is caused to flow from the emitter to the collector of transistor Q93, thereby reducing the influence of the base currents of transistors Q91 and Q92.

【0004】なおこの回路における入力電流と出力電流
との関係は、トランジスタQ91   Q92 のhf
e をhfe1、トランジスタQ93 のhfe をh
fe2とすると、下式Iin = Iout +(2×
Iout)/ (hfe1×hfe2)により示され、
hfe1の値には20、hfe2の値には、トランジス
タQ93 がサブストレートトランジスタであるため、
その値を100 とすると、出力電流は入力電流の約9
9.9パーセントの値となる。
Note that the relationship between the input current and the output current in this circuit is hf of the transistors Q91 and Q92.
e is hfe1, hfe of transistor Q93 is h
Assuming fe2, the following formula Iin = Iout + (2×
Iout)/(hfe1×hfe2),
The value of hfe1 is 20, and the value of hfe2 is because transistor Q93 is a substrate transistor.
If the value is 100, the output current is approximately 9 of the input current.
The value is 9.9%.

【0005】[0005]

【発明が解決しようとする課題】上記構成を用いた場合
、トランジスタQ91のコレクタエミッタ間電圧Vce
は、トランジスタQ91 のベースエミッタ間電圧Vb
e1 とトランジスタQ93 のベースエミッタ間電圧
Vbe3 の和 (約1.4V) より低くすることが
できないことから、この回路をAFカメラ等の低電圧の
電池を電源とする装置に適用しようとした場合、その電
源電圧が限られているため、適用不能となる場合がある
という問題が生じていた。
[Problem to be Solved by the Invention] When the above configuration is used, the collector-emitter voltage Vce of transistor Q91
is the base-emitter voltage Vb of transistor Q91
e1 and the base-emitter voltage Vbe3 of transistor Q93 (approximately 1.4V) cannot be lower than the sum, so if you try to apply this circuit to a device powered by a low-voltage battery such as an AF camera, Since the power supply voltage is limited, a problem has arisen in that it may not be applicable.

【0006】本発明は上記課題を解決するため創案され
たものであり、その目的は、電流源の出力がそのコレク
タに接続されるトランジスタのエミッタコレクタ間電圧
を低くすることのできるカレントミラー回路を提供する
ことにある。
The present invention has been devised to solve the above problems, and its purpose is to provide a current mirror circuit that can lower the emitter-collector voltage of a transistor whose collector is connected to the output of a current source. It is about providing.

【0007】[0007]

【課題を解決するための手段】上記課題を解決するため
本発明のカレントミラー回路は、一対の電源端子の一方
を第1の電源端子とし、他方を第2の電源端子とすると
き、それぞれのエミッタは共に第1の電源端子に接続さ
れ、それぞれのベースが互いに接続された少なくとも2
つのトランジスタと、これらのトランジスタの一方を第
1のトランジスタとし、他方を第2のトランジスタとす
るとき、第1の電源端子に一方の端子が接続された第1
の抵抗と、第1の抵抗の他方の端子に一方の端子が接続
され、他方の端子が第1および第2のトランジスタのベ
ースに接続された第2の抵抗と、第1の抵抗と第2の抵
抗との接続点にそのエミッタが接続され、第1のトラン
ジスタのコレクタにそのベースが接続され、第2の電源
端子にそのコレクタが接続された第3のトランジスタと
、第1および第2のトランジスタの双方のベースにその
出力が接続された定電流源とを備えた構成とし、第1の
トランジスタのコレクタには、電流源の出力を接続する
。また第1のトランジスタのコレクタにその出力が接続
される電流源を定電流源とする。
[Means for Solving the Problems] In order to solve the above problems, the current mirror circuit of the present invention provides a current mirror circuit in which one of a pair of power supply terminals is used as a first power supply terminal and the other one is used as a second power supply terminal. The emitters are connected together to the first power supply terminal, and the bases of each are connected to each other.
When one of these transistors is a first transistor and the other is a second transistor, a first transistor whose one terminal is connected to the first power supply terminal
a second resistor whose one terminal is connected to the other terminal of the first resistor and whose other terminal is connected to the bases of the first and second transistors; a third transistor whose emitter is connected to the connection point with the resistor of the first transistor, whose base is connected to the collector of the first transistor and whose collector is connected to the second power supply terminal; The configuration includes a constant current source whose output is connected to both bases of the transistor, and the output of the current source is connected to the collector of the first transistor. Further, the current source whose output is connected to the collector of the first transistor is a constant current source.

【0008】[0008]

【実施例】図1は、本発明の一実施例の電気的構成を示
す回路図である。
DESCRIPTION OF THE PREFERRED EMBODIMENTS FIG. 1 is a circuit diagram showing the electrical configuration of an embodiment of the present invention.

【0009】図において、第1の電源端子であるプラス
電源P は、第1のトランジスタQ1のエミッタ、第2
のトランジスタQ2のエミッタ、および第1の抵抗R1
の一方の端子に接続されており、第1の抵抗R1の他方
の端子は、第2の抵抗R2の一方の端子と第3のトラン
ジスタQ3のエミッタとに導かれている。また第2の抵
抗R2の他方の端子は、第1のトランジスタQ1のベー
スと第2のトランジスタQ2のベース、および定電流源
CC2 の一方の出力端子に導かれている。
In the figure, a positive power supply P, which is a first power supply terminal, connects the emitter of the first transistor Q1 and the second
the emitter of transistor Q2, and the first resistor R1
The other terminal of the first resistor R1 is led to one terminal of the second resistor R2 and the emitter of the third transistor Q3. The other terminal of the second resistor R2 is led to the base of the first transistor Q1, the base of the second transistor Q2, and one output terminal of the constant current source CC2.

【0010】第1のトランジスタQ1のコレクタには、
第3のトランジスタQ3のベースと電流源である定電流
源C1の一方の出力端子が接続されていて、第3のトラ
ンジスタQ3のコレクタは、第2の電源端子である接地
端子G に導かれている。また電流源C1の他方の端子
、および定電流源CC2 の他方の端子は接地端子G 
に接続されている。 そして第2のトランジスタQ2のコレクタは、定電流出
力として、図示されていない外部の回路に送出されてい
る。
At the collector of the first transistor Q1,
The base of the third transistor Q3 is connected to one output terminal of a constant current source C1, which is a current source, and the collector of the third transistor Q3 is led to a ground terminal G, which is a second power supply terminal. There is. The other terminal of the current source C1 and the other terminal of the constant current source CC2 are connected to the ground terminal G.
It is connected to the. The collector of the second transistor Q2 is sent to an external circuit (not shown) as a constant current output.

【0011】以上の構成において、本実施例では、第1
の抵抗R1の値をr1で示すと、 r1=5KΩ となっており、第2の抵抗R2の値をr2とすると、r
2= 10KΩ である。また定電流源C1の出力である電流値をIin
 を用いて示すと、 Iin =50μA に設定されている。そして定電流源CC2 の電流値を
I2で示すと、 I2=30μA となっている。
In the above configuration, in this embodiment, the first
If the value of the second resistor R1 is denoted by r1, then r1=5KΩ, and if the value of the second resistor R2 is r2, then r
2=10KΩ. Also, the current value that is the output of the constant current source C1 is Iin
When expressed using Iin = 50 μA. When the current value of the constant current source CC2 is indicated by I2, I2=30 μA.

【0012】また第1および第2のトランジスタQ1、
Q2の増幅率をhfe1により示すと、これらのトラン
ジスタQ1、Q2は、ラテラルトランジスタであるため
、hfe1=20 となっており、第3のトランジスタQ3の増幅率をhf
e2とすると、第3のトランジスタQ3は、サブストレ
ートトランジスタであるため、 hfe2=100 となっている。
[0012] Also, the first and second transistors Q1,
When the amplification factor of Q2 is expressed by hfe1, since these transistors Q1 and Q2 are lateral transistors, hfe1=20, and the amplification factor of the third transistor Q3 is expressed as hf.
When e2 is assumed, hfe2=100 because the third transistor Q3 is a substrate transistor.

【0013】以下に本発明の一実施例の動作について説
明する。
The operation of one embodiment of the present invention will be explained below.

【0014】第2のトランジスタQ2のコレクタ電流で
ある出力電流Ioutと定電流源C1の電流Iin と
がIout≒Iin なる状態で釣り合ったときには、第1および第2のトラ
ンジスタQ1、Q2のベースエミッタ間電圧をVbe1
とすると、出力電流Ioutが Iout≒50μA となることから、絶対温度が300 度のときには、V
be1 ≒0.7V である。
When the output current Iout, which is the collector current of the second transistor Q2, and the current Iin of the constant current source C1 are balanced such that Iout≈Iin, the voltage between the base emitters of the first and second transistors Q1 and Q2 is The voltage is Vbe1
Then, since the output current Iout is Iout≒50μA, when the absolute temperature is 300 degrees, V
be1≈0.7V.

【0015】また第1のトランジスタQ1のコレクタ電
流I4の値は、第2のトランジスタQ2のコレクタ電流
に等しいことから、 I4=Iout である。また第1および第2のトランジスタQ1、Q2
の各ベース電流は等しいことから、その電流値をI1と
し、第3のトランジスタQ3のエミッタ電流をI3とす
ると、第1および第2のトランジスタQ1、Q2のベー
スエミッタ間電圧Vbe1は、 Vbe1=r1X(I3+I2−2XI1)+r2X(
I2−2XI1)として示される (この式を2式とす
る)。
Furthermore, since the value of the collector current I4 of the first transistor Q1 is equal to the collector current of the second transistor Q2, I4=Iout. Also, the first and second transistors Q1, Q2
Since the base currents of are equal, if the current value is I1 and the emitter current of the third transistor Q3 is I3, then the base-emitter voltage Vbe1 of the first and second transistors Q1 and Q2 is Vbe1=r1X (I3+I2-2XI1)+r2X(
I2-2XI1) (This formula is referred to as Formula 2).

【0016】また電流I1については I1=Iout/hfe1 であるので、この式を2式に代入すると共に、その代入
式に値の定まっている数値を代入し、抵抗値については
その単位を KΩで示し、電流値についてはその単位を
μA で示す (電流の単位はmVとなる)と、2式は
、700=5X(I3+30−2XIout/20)+
10X(30−2XIout/20)として示される 
(この式を6式とする)。
[0016] Regarding the current I1, I1=Iout/hfe1, so substitute this equation into the second equation, and substitute a numerical value with a fixed value into the substitution equation, and set the unit of the resistance value in KΩ. and the current value is expressed in μA (the unit of current is mV), then the second equation is 700=5X(I3+30-2XIout/20)+
Shown as 10X (30-2XIout/20)
(This formula is referred to as formula 6).

【0017】また電流値Iin は Iin=Iout+I3/hfe2 として示され、電流値I3は I3=(Iin−Iout)X100 となるので、これらの式を6式に代入すると700=5
X((Iin−Iout)X100+30−2XIou
t/20)+10X(30−2XIout/20) として示される。
Further, the current value Iin is expressed as Iin=Iout+I3/hfe2, and the current value I3 is I3=(Iin-Iout)X100, so when these equations are substituted into equation 6, 700=5
X((Iin-Iout)X100+30-2XIou
t/20)+10X(30-2XIout/20).

【0018】この式をIoutについて解くとIout
≒0.997XIin−0.5となり、 Iin=50 を代入すると Iout≒49.35 となって Iout/Iin≒0.987 となり、誤差の少ないカレントミラー回路として動作す
ることとなる。
When this equation is solved for Iout, Iout
≈0.997XIin-0.5, and when Iin=50 is substituted, Iout≈49.35 becomes Iout/Iin≈0.987, and it operates as a current mirror circuit with little error.

【0019】また第1の抵抗R1の端子間電圧Vr1 
はVr1=r1X(I3+I2−2XI1)として示さ
れ (この式を12式とする)、I3=(Iout−I
in)X100 =(50−49.35)X100=6
5であり、 I2=30 I1=Iout/hfe1=49.35/20 ≒2.
5であることから、これらの値を12式に代入するとV
r1=5X(65+30−5) となって、各単位に基づいて計算するとVr1=450
mV となり、第1のトランジスタQ1のコレクタエミッタ間
電圧Vce1は、 Vce1=1.15V となって、低い電圧で動作する。
Furthermore, the voltage Vr1 between the terminals of the first resistor R1
is shown as Vr1=r1X(I3+I2-2XI1) (this equation is taken as equation 12), I3=(Iout-I
in)X100 = (50-49.35)X100=6
5, I2=30 I1=Iout/hfe1=49.35/20 ≒2.
5, so by substituting these values into equation 12, we get V
r1=5X(65+30-5), and when calculated based on each unit, Vr1=450
mV, and the collector-emitter voltage Vce1 of the first transistor Q1 is Vce1=1.15V, so it operates at a low voltage.

【0020】なお本発明は上記実施例に限定されず、第
1の抵抗R1と第2の抵抗R2との各値、および定電流
源CC2 の電流値については、 Vr1 < 0.7 を満足させる範囲で、任意の値に設定することが可能で
ある。
It should be noted that the present invention is not limited to the above embodiments, and the values of the first resistor R1 and the second resistor R2 and the current value of the constant current source CC2 satisfy Vr1 < 0.7. It can be set to any value within the range.

【0021】またカレントミラーの出力回路を構成する
トランジスタについては、第2のトランジスタQ2のみ
を設けた場合について説明したが、第1のトランジスタ
Q1のベースとエミッタとにそれぞれのベースとエミッ
タとが接続されたトランジスタを増設した構成とするこ
とが可能である。
Regarding the transistors constituting the output circuit of the current mirror, the case where only the second transistor Q2 is provided has been described, but the base and emitter of each transistor are connected to the base and emitter of the first transistor Q1. It is possible to have a configuration in which additional transistors are added.

【0022】また電流源C1については、定電流源とし
た場合について説明したが、その電流値が変化する電流
源を用いた場合にも同様に適用することが可能である。
Further, although the current source C1 has been described as a constant current source, it can be similarly applied to a case where a current source whose current value changes is used.

【0023】また第1〜第3のトランジスタについては
、PNPトランジスタを用いた場合について説明したが
、NPNトランジスタを用いた場合にも同様に適用する
ことが可能である(このときには電源端子の極性が反転
する)。
Regarding the first to third transistors, although the case where PNP transistors are used has been described, the same can be applied to the case where NPN transistors are used (in this case, the polarity of the power supply terminal is (invert).

【0024】[0024]

【発明の効果】本発明に係るカレントミラー回路は、そ
れぞれのベースおよびそれぞれのエミッタが互いに接続
された第1および第2のトランジスタのベースとエミッ
タとの間を、第1および第2の抵抗からなる直列回路で
もって接続すると共に、第1および第2のトランジスタ
のベースにその出力が接続された定電流源を設け、且つ
第1の抵抗と第2の抵抗との接続点にエミッタが接続さ
れると共に、ベースは第1のトランジスタのコレクタに
接続され、コレクタが電源端子の一方に接続された第3
のトランジスタを設けた構成としているため、電流源が
そのコレクタに接続されたトランジスタである第1のト
ランジスタのエミッタコレクタ間電圧を低くすることが
可能となっている。
Effects of the Invention The current mirror circuit according to the present invention connects the bases and emitters of the first and second transistors, whose respective bases and respective emitters are connected to each other, from the first and second resistors. A constant current source is provided, the output of which is connected to the bases of the first and second transistors, and the emitter is connected to the connection point between the first and second resistors. and a third transistor whose base is connected to the collector of the first transistor and whose collector is connected to one of the power supply terminals.
Since the configuration includes transistors, it is possible to lower the emitter-collector voltage of the first transistor, which is a transistor whose collector is connected to a current source.

【図面の簡単な説明】[Brief explanation of drawings]

【図1】本発明の一実施例の電気的構成を示す回路図で
ある。
FIG. 1 is a circuit diagram showing the electrical configuration of an embodiment of the present invention.

【図2】従来技術の電気的構成を示す回路図である。FIG. 2 is a circuit diagram showing the electrical configuration of the prior art.

【図3】従来技術の電気的構成を示す回路図である。FIG. 3 is a circuit diagram showing the electrical configuration of the prior art.

【符号の説明】[Explanation of symbols]

Q1  第1のトランジスタ Q2  第2のトランジスタ Q3  第3のトランジスタ R1  第1の抵抗 R2  第2の抵抗 C1  電流源 CC2   定電流原 P   第1の電源端子 G   第2の電源端子 Q1 First transistor Q2 Second transistor Q3 Third transistor R1 First resistance R2 Second resistance C1 Current source CC2 Constant current source P First power terminal G Second power supply terminal

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】  一対の電源端子の一方を第1の電源端
子とし、他方を第2の電源端子とするとき、それぞれの
エミッタは共に第1の電源端子に接続され、それぞれの
ベースが互いに接続された少なくとも2つのトランジス
タと、これらのトランジスタの一方を第1のトランジス
タとし、他方を第2のトランジスタとするとき、第1の
電源端子に一方の端子が接続された第1の抵抗と、第1
の抵抗の他方の端子に一方の端子が接続され、他方の端
子が第1および第2のトランジスタのベースに接続され
た第2の抵抗と、第1の抵抗と第2の抵抗との接続点に
そのエミッタが接続され、第1のトランジスタのコレク
タにそのベースが接続され、第2の電源端子にそのコレ
クタが接続された第3のトランジスタと、第1および第
2のトランジスタの双方のベースにその出力が接続され
た定電流源とを備え、第1のトランジスタのコレクタに
は、電流源の出力を接続したことを特徴とするカレント
ミラー回路。
Claim 1: When one of a pair of power supply terminals is used as a first power supply terminal and the other is used as a second power supply terminal, the respective emitters are both connected to the first power supply terminal, and the respective bases are connected to each other. at least two transistors, one of which is a first transistor and the other is a second transistor, a first resistor with one terminal connected to the first power supply terminal; 1
a second resistor, one terminal of which is connected to the other terminal of the resistor, and the other terminal of which is connected to the bases of the first and second transistors, and a connection point between the first resistor and the second resistor; a third transistor having its emitter connected to the terminal, its base connected to the collector of the first transistor, and its collector connected to the second power supply terminal; 1. A current mirror circuit comprising: a constant current source to which the output thereof is connected; and the output of the current source is connected to the collector of the first transistor.
【請求項2】  第1のトランジスタのコレクタにその
出力が接続される電流源を定電流源としたことを特徴と
する請求項1記載のカレントミラー回路。
2. The current mirror circuit according to claim 1, wherein the current source whose output is connected to the collector of the first transistor is a constant current source.
JP3132044A 1991-05-07 1991-05-07 Current mirror circuit Pending JPH04332208A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3132044A JPH04332208A (en) 1991-05-07 1991-05-07 Current mirror circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3132044A JPH04332208A (en) 1991-05-07 1991-05-07 Current mirror circuit

Publications (1)

Publication Number Publication Date
JPH04332208A true JPH04332208A (en) 1992-11-19

Family

ID=15072205

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3132044A Pending JPH04332208A (en) 1991-05-07 1991-05-07 Current mirror circuit

Country Status (1)

Country Link
JP (1) JPH04332208A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002043912A (en) * 2000-07-31 2002-02-08 Fujitsu Ltd Current output circuit, analog switch circuit, operational amplifier circuit and semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002043912A (en) * 2000-07-31 2002-02-08 Fujitsu Ltd Current output circuit, analog switch circuit, operational amplifier circuit and semiconductor device

Similar Documents

Publication Publication Date Title
JPH05206755A (en) Reference voltage generating circuit
KR100239619B1 (en) Voltage-current conversion circuit
JPH0666600B2 (en) Current detection circuit
JPH0770935B2 (en) Differential current amplifier circuit
JP2542623B2 (en) Current mirror circuit
JPH04334105A (en) Current source circuit
JPH04332208A (en) Current mirror circuit
JP2870323B2 (en) Window comparator
JPH04127703A (en) Operational amplifier
KR100486352B1 (en) Over Current Protection Circuit
JPH05324108A (en) Constant current output circuit
JP2597314Y2 (en) Constant current circuit
JPH0642250Y2 (en) Negative output voltage stabilized power supply circuit
JP2647725B2 (en) Voltage comparator
JPH0262106A (en) Operational amplifier
JP2592990B2 (en) Voltage control circuit
JPS6328130A (en) Ternary logic circuit
JPH11177353A (en) Voltage current conversion circuit
JPH0347775B2 (en)
JPH04346109A (en) Current source circuit
JPH05297966A (en) Constant-current source circuit
JPS6297363A (en) Reference-voltage generating circuit
JPS6235708A (en) Schmitt circuit
JPH0771005B2 (en) D / A converter
JPS6214517A (en) Hysteresis comparator circuit