JPH04332053A - Cpu simulator - Google Patents

Cpu simulator

Info

Publication number
JPH04332053A
JPH04332053A JP3101280A JP10128091A JPH04332053A JP H04332053 A JPH04332053 A JP H04332053A JP 3101280 A JP3101280 A JP 3101280A JP 10128091 A JP10128091 A JP 10128091A JP H04332053 A JPH04332053 A JP H04332053A
Authority
JP
Japan
Prior art keywords
simulation
memory
environment
file
cpu
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3101280A
Other languages
Japanese (ja)
Inventor
Mariko Kuwabara
桑原 麻里子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP3101280A priority Critical patent/JPH04332053A/en
Publication of JPH04332053A publication Critical patent/JPH04332053A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To improve operability by continuing simulation in quite the same environment as that of CPU simulation end without recording or resetting a new environment by a user. CONSTITUTION:The contents of a simulation memory 11 and a register flag buffer 12 which are changed by executing a simulation part 21 are written and stored in a file 3 by executing a memory/environment storing part 22. The contents of the file 3 are read out and the states of the memory 11 and the buffer 12 are restored by executing a memory/environment restoring part 23.

Description

【発明の詳細な説明】[Detailed description of the invention]

【0001】0001

【産業上の利用分野】本発明は、CPUのシミュレーシ
ョンを行うCPUシミュレータに関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a CPU simulator for simulating a CPU.

【0002】0002

【従来の技術】従来、この種のCPUシミュレータは、
シミュレーションを行った結果のメモリの内容をファイ
ルに保存する手段と、上記ファイルに保存したメモリの
内容を読み出して復元する手段を備え、あるメモリの状
態をファイルに保存することによって、以降のシミュレ
ーション動作時に保存されているメモリ状態を復元する
ことができるように構成されている。
[Prior Art] Conventionally, this type of CPU simulator is
It is equipped with a means for saving the contents of the memory resulting from the simulation in a file, and a means for reading and restoring the contents of the memory saved in the file, and by saving the state of a certain memory in a file, subsequent simulation operations can be performed. It is configured such that the saved memory state can be restored at any time.

【0003】0003

【発明が解決しようとする課題】しかしながら、上記従
来のCPUシミュレータでは、メモリの状態を復元する
ことはできても、シミュレーションに従って状態の遷移
するレジスタやフラグ等の環境を復元することができな
いため、ユーザが環境を記録したり、再設定しなければ
ならず、操作性に劣るという問題があった。
[Problems to be Solved by the Invention] However, although the conventional CPU simulator described above can restore the memory state, it is not possible to restore the environment such as registers and flags whose states change according to the simulation. There was a problem in that the user had to record and reconfigure the environment, resulting in poor operability.

【0004】本発明は、このような従来の問題を解決す
るものであり、ユーザが環境を記録したり、再設定する
ことなく、CPUシミュレーション終了時と全く同様の
環境でシミュレーションを続行することができるように
して操作性を向上させることができるようにしたCPU
シミュレータを提供することを目的とするものである。
[0004] The present invention solves these conventional problems, and allows the user to continue the simulation in exactly the same environment as the one at the end of the CPU simulation, without the user having to record or reconfigure the environment. A CPU that enables improved operability
The purpose is to provide a simulator.

【0005】[0005]

【課題を解決するための手段】本発明は、上記目的を達
成するために、シミュレーションを行った結果のメモリ
の状態や、シミュレーションに従って状態の遷移する環
境をファイルに保存する手段と、上記ファイルに保存し
た内容を読み出してメモリの状態やシミュレーションに
従って状態の遷移する環境を復元する手段とを備えたも
のである。
[Means for Solving the Problems] In order to achieve the above object, the present invention provides means for saving in a file the state of memory as a result of simulation and the environment in which the state changes according to the simulation, and It is equipped with means for reading the saved contents and restoring the environment in which the state changes according to the memory state and simulation.

【0006】[0006]

【作用】したがって、本発明によれば、シミュレーショ
ンの途中でメモリの状態や、シミュレーションに従って
状態の遷移する環境をファイルに保存し、CPUシミュ
レータの実行終了後、再度、CPUシミュレータを起動
した際に、ファイルに保存されているメモリの状態や環
境を読み出して復元することができるので、ユーザが環
境を記録したり、再設定することなく、CPUシミュレ
ータ終了時と全く同様の環境でシミュレーションを続行
することができる。
[Operation] Therefore, according to the present invention, the memory state and the environment in which the state changes according to the simulation are saved in a file during the simulation, and when the CPU simulator is started again after the execution of the CPU simulator is finished, Since the memory state and environment saved in a file can be read and restored, the user can continue the simulation in exactly the same environment as when the CPU simulator ended, without having to record or reconfigure the environment. Can be done.

【0007】[0007]

【実施例】以下、本発明の一実施例について図面を参照
しながら説明する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to the drawings.

【0008】図1は本発明の一実施例におけるCPUシ
ミュレータの構成を示す概略ブロック図である。
FIG. 1 is a schematic block diagram showing the configuration of a CPU simulator in one embodiment of the present invention.

【0009】図1において、1はCPUシミュレータの
データ領域、2はCPUシミュレータのプログラム領域
、3はファイルである。データ領域1はシミュレーショ
ンを行うCPUのメモリの状態を書き込むシミュレーシ
ョンメモリ11と、レジスタやフラグの内容を書き込む
レジスタ・フラグ用バッファ12とを備えている。プロ
グラム領域2はシミュレーションを行うシミュレーショ
ン部21と、メモリの状態やレジスタとフラグの状態を
ファイル3に保存するメモリ・環境保存部22と、ファ
イル3に保存した内容を読み出してメモリの状態やレジ
スタとフラグの状態を復元するメモリ・環境復元部23
とを備えている。
In FIG. 1, 1 is a data area of the CPU simulator, 2 is a program area of the CPU simulator, and 3 is a file. The data area 1 includes a simulation memory 11 in which the memory state of the CPU performing the simulation is written, and a register/flag buffer 12 in which the contents of registers and flags are written. The program area 2 includes a simulation section 21 that performs simulation, a memory/environment storage section 22 that saves the memory state, register and flag states in a file 3, and a memory/environment storage section 22 that reads out the contents saved in the file 3 and saves the memory state and registers. Memory/environment restoration unit 23 that restores the flag state
It is equipped with

【0010】以上の構成において、以下、その動作につ
いて説明する。データ領域1のシミュレーションメモリ
11とレジスタ・フラグ用バッファ12は、プログラム
領域2のシミュレーション部21を実行するときには、
シミュレーションを行うことにより、リード・ライトさ
れて状態が遷移する。プログラム領域2のメモリ・環境
保存部22を実行するときには、データ領域1のシミュ
レーションメモリ11とレジスタ・フラグ用バッファ1
2の内容を指定のフォーマットに変換してファイル3に
書き込む。プログラム領域2のメモリ・環境復元部23
を実行するときには、ファイル3の内容を読み出し、デ
ータ領域1のシミュレーションメモリ11とレジスタ・
フラグ用バッファ12に読み出した内容を書き込む。
The operation of the above configuration will be explained below. The simulation memory 11 and register/flag buffer 12 in the data area 1 are used when the simulation section 21 in the program area 2 is executed.
By performing a simulation, the state is changed by reading and writing. When executing the memory/environment storage unit 22 in the program area 2, the simulation memory 11 in the data area 1 and the register/flag buffer 1
Convert the contents of 2 into the specified format and write it to file 3. Memory/environment restoration unit 23 of program area 2
When executing, the contents of file 3 are read and the simulation memory 11 and registers in data area 1 are
The read contents are written into the flag buffer 12.

【0011】このように、上記実施例によれば、シミュ
レーション部21を実行することにより変化したシミュ
レーションメモリ11とレジスタ・フラグ用バッファ1
2の内容についてメモリ・環境保存部22を実行するこ
とにより、ファイル3に書き込んで保存したり、メモリ
・環境復元部23を実行することにより、ファイル3を
読み出してシミュレーションメモリ11とレジスタ・フ
ラグ用バッファ12の状態を復元することができる。
As described above, according to the above embodiment, the simulation memory 11 and the register/flag buffer 1 are changed by executing the simulation section 21.
By executing the memory/environment storage unit 22, the contents of 2 are written to file 3 and saved, and by executing the memory/environment restoration unit 23, file 3 is read and saved for the simulation memory 11 and registers/flags. The state of buffer 12 can be restored.

【0012】0012

【発明の効果】以上説明したように本発明によれば、C
PUのシミュレーションを行った結果のメモリの状態や
、シミュレーションに従って状態の遷移する環境をファ
イルに保存する手段と、上記ファイルに保存した内容を
読み出してメモリの状態やシミュレーションに従って状
態の遷移する環境を復元する手段とを備え、シミュレー
ションの途中でメモリの状態や、遷移する環境をファイ
ルに保存し、CPUシミュレータの実行終了後、再度、
CPUシミュレータを起動した際に、ファイルに保存さ
れているメモリの状態や環境を読み出して復元すること
ができるので、ユーザが環境を記録したり、再設定する
ことなく、CPUシミュレーション終了時と全く同様の
環境でシミュレーションを続行することができる。 したがって、操作性を向上させることができる。
[Effects of the Invention] As explained above, according to the present invention, C
A means to save the memory state as a result of PU simulation and the environment where the state changes according to the simulation in a file, and read the contents saved in the file to restore the memory state and the environment where the state changes according to the simulation. The memory state and transition environment are saved in a file during the simulation, and after the execution of the CPU simulator is finished, the memory status and transition environment are saved in a file.
When the CPU simulator is started, the memory state and environment saved in the file can be read and restored, so the user does not have to record or reconfigure the environment, and the CPU simulation is exactly the same as when the CPU simulation ended. The simulation can continue in this environment. Therefore, operability can be improved.

【図面の簡単な説明】[Brief explanation of the drawing]

【図1】本発明の一実施例におけるCPUシミュレータ
の概略ブロック図
FIG. 1: Schematic block diagram of a CPU simulator in an embodiment of the present invention

【符号の説明】[Explanation of symbols]

1  CPUシミュレータのデータ領域2  CPUシ
ミュレータのプログラム領域3  ファイル 11  シミュレーションメモリ 12  レジスタ・フラグ用バッファ 21  シミュレーション部 22  メモリ・環境保存部 23  メモリ・環境復元部
1 CPU simulator data area 2 CPU simulator program area 3 File 11 Simulation memory 12 Register/flag buffer 21 Simulation section 22 Memory/environment storage section 23 Memory/environment restoration section

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】  CPUのシミュレーションを行った結
果のメモリの状態や、シミュレーションに従って状態の
遷移する環境をファイルに保存する手段と、上記ファイ
ルに保存した内容を読み出してメモリの状態やシミュレ
ーションに従って状態の遷移する環境を復元する手段と
を備えたCPUシミュレータ。
1. A means for saving in a file a memory state as a result of a CPU simulation and an environment in which the state changes according to the simulation, and a means for reading out the contents saved in the file and changing the state according to the memory state and the simulation. A CPU simulator comprising means for restoring a transitional environment.
JP3101280A 1991-05-07 1991-05-07 Cpu simulator Pending JPH04332053A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3101280A JPH04332053A (en) 1991-05-07 1991-05-07 Cpu simulator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3101280A JPH04332053A (en) 1991-05-07 1991-05-07 Cpu simulator

Publications (1)

Publication Number Publication Date
JPH04332053A true JPH04332053A (en) 1992-11-19

Family

ID=14296459

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3101280A Pending JPH04332053A (en) 1991-05-07 1991-05-07 Cpu simulator

Country Status (1)

Country Link
JP (1) JPH04332053A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8725485B2 (en) 2007-02-26 2014-05-13 Spansion Llc Simulation method and simulation apparatus

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8725485B2 (en) 2007-02-26 2014-05-13 Spansion Llc Simulation method and simulation apparatus

Similar Documents

Publication Publication Date Title
JPH04332053A (en) Cpu simulator
JPH08306192A (en) Non-volatile memory writing device
JPH11259335A (en) Tracer device, trace data compressing method and compressed trace data reading method
JP2715988B2 (en) Program simulator device and program debugging method
JPH0793101A (en) Data backup device
JPS63115251A (en) Disk cache controller
JPH05197596A (en) Tracer
JPS5942332B2 (en) Program loading method
JPH05108404A (en) Debugger system
KR940011042B1 (en) Memory unit using banking program
JPH0644116A (en) Disk file saving control system
JP2961781B2 (en) Data processing device
JPH0561717A (en) Program debugging device
JPH07248945A (en) Terminal equipment with execution result holding function
JPS62119642A (en) Trace system
JPH0393948U (en)
JPH01130237A (en) Information processor
EP0382529A3 (en) Microprocessor having store buffer
JPH01125617A (en) Printer device
JPH01188966A (en) Magnetic disk controller containing cache
JPH1144731A (en) Ic testing device
JPH06175883A (en) Program debugger
JPS62196745A (en) Register writing system
JPH0477820A (en) Memory control circuit for terminal equipment
JPH0310326A (en) Program overlay method and computer system provided with overlay method