JPH04331980A - ビデオアンプのピーキング回路 - Google Patents
ビデオアンプのピーキング回路Info
- Publication number
- JPH04331980A JPH04331980A JP10161891A JP10161891A JPH04331980A JP H04331980 A JPH04331980 A JP H04331980A JP 10161891 A JP10161891 A JP 10161891A JP 10161891 A JP10161891 A JP 10161891A JP H04331980 A JPH04331980 A JP H04331980A
- Authority
- JP
- Japan
- Prior art keywords
- peaking
- frequency
- synchronizing signal
- video amplifier
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000003321 amplification Effects 0.000 claims description 2
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 2
- 239000003990 capacitor Substances 0.000 description 6
- 239000002131 composite material Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Landscapes
- Synchronizing For Television (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】この発明は、特にマルチスキャン
型ディスプレイ装置に同期信号を供給しているホストコ
ンピュータや関連機器と共に使用しているマルチスキャ
ン型ディスプレイ装置に関し、ディスプレイ装置に入力
される同期信号の周波数に基づき、マルチスキャン型デ
ィスプレイ装置におけるビデオアンプのピーキングイン
ピーダンスを可変させる事でピーキングの量を調整する
ビデオアンプのピーキング回路に関する。
型ディスプレイ装置に同期信号を供給しているホストコ
ンピュータや関連機器と共に使用しているマルチスキャ
ン型ディスプレイ装置に関し、ディスプレイ装置に入力
される同期信号の周波数に基づき、マルチスキャン型デ
ィスプレイ装置におけるビデオアンプのピーキングイン
ピーダンスを可変させる事でピーキングの量を調整する
ビデオアンプのピーキング回路に関する。
【０００２】
【従来の技術】従来、図２に示すようにディスプレイ装
置におけるビデオアンプでは高域での利得の低下を抑え
るためコンデンサ６、抵抗７をつけることでトランジス
タ２のエミッタ側に周波数特性を持たせて高域の補償を
するエミッタピーキングと呼ばれる方法を用いている。
置におけるビデオアンプでは高域での利得の低下を抑え
るためコンデンサ６、抵抗７をつけることでトランジス
タ２のエミッタ側に周波数特性を持たせて高域の補償を
するエミッタピーキングと呼ばれる方法を用いている。
【０００３】
【発明が解決しようとする課題】しかし、従来のピーキ
ング回路ではマルチスキャン型ディスプレイ装置では、
それほどピーキングの量を必要としない水平同期信号の
周波数が低い場合にも、周波数が高い場合と同じ量のピ
ーキングとなり無駄に電力を消費している。つまり、マ
ルチスキャン型ディスプレイ装置に入力される入力信号
の同期周波数にかかわらずピーキングの量が同じである
ため、同期信号の周波数が低い場合に無駄な電力を消費
してしまうなどの問題点があった。そこで、この発明の
目的は、従来のこのような課題を解決するため、ディス
プレイ装置に入力される同期信号の同期周波数に応じて
ビデオアンプのピーキングの量を適正にすることである
。
ング回路ではマルチスキャン型ディスプレイ装置では、
それほどピーキングの量を必要としない水平同期信号の
周波数が低い場合にも、周波数が高い場合と同じ量のピ
ーキングとなり無駄に電力を消費している。つまり、マ
ルチスキャン型ディスプレイ装置に入力される入力信号
の同期周波数にかかわらずピーキングの量が同じである
ため、同期信号の周波数が低い場合に無駄な電力を消費
してしまうなどの問題点があった。そこで、この発明の
目的は、従来のこのような課題を解決するため、ディス
プレイ装置に入力される同期信号の同期周波数に応じて
ビデオアンプのピーキングの量を適正にすることである
。
【０００４】
【課題を解決するための手段】上記課題を解決するため
に、この発明は同期周波数を電圧信号に変換するＦ／Ｖ
コンバータと、その出力電圧信号によって可変出力させ
る１個または複数個のコンパレータからなるピーキング
インピーダンス可変切り換え回路と、ビデオ信号増幅回
路とを有する構成とし、ディスプレイ装置に入力される
同期信号の周波数に応じてそれぞれのコンパレータをＯ
Ｎ・ＯＦＦさせる事によってピーキングインピーダンス
を可変させてビデオアンプのピーキングの量の適正化が
図れるようにした。
に、この発明は同期周波数を電圧信号に変換するＦ／Ｖ
コンバータと、その出力電圧信号によって可変出力させ
る１個または複数個のコンパレータからなるピーキング
インピーダンス可変切り換え回路と、ビデオ信号増幅回
路とを有する構成とし、ディスプレイ装置に入力される
同期信号の周波数に応じてそれぞれのコンパレータをＯ
Ｎ・ＯＦＦさせる事によってピーキングインピーダンス
を可変させてビデオアンプのピーキングの量の適正化が
図れるようにした。
【０００５】
【作用】上記のように構成されたビデオアンプのピーキ
ング回路においては、ディスプレイ装置に入力される同
期信号の周波数が高い場合にはピーキングの量を大きく
し、また周波数が低い場合にはピーキングの量が少なく
なるようにピーキングインピーダンス可変切り換え回路
が動作するので同期信号の周波数が低い場合の過剰なピ
ーキングによる無駄な電力消費を防ぐ事ができる。
ング回路においては、ディスプレイ装置に入力される同
期信号の周波数が高い場合にはピーキングの量を大きく
し、また周波数が低い場合にはピーキングの量が少なく
なるようにピーキングインピーダンス可変切り換え回路
が動作するので同期信号の周波数が低い場合の過剰なピ
ーキングによる無駄な電力消費を防ぐ事ができる。
【０００６】
【実施例】以下に、この発明の実施例を図に基づいて説
明する。図１において、水平同期信号が供給される入力
端子１０がＦ／Ｖコンバータ１１を通じてコンパレータ
１２の非反転入力と、コンパレータ１３の非反転入力に
接続される。また、コンパレータ１２の反転入力端子は
Ｖａ［Ｖ］の定電圧源１４に接続され、コンパレータ１
３の反転入力端子はＶｂ〔Ｖ〕（但しＶａ＞Ｖｂ＞０）
の定電圧源１５に接続される。さらにコンパレータ１２
の出力が抵抗器１６を通じてトランジスタ１８のベース
端子に接続され、コンパレータ１３の出力が抵抗器１７
を通じてトランジスタ１９のベース端子に接続され、ま
たトランジスタ１８、１９のエミッタ端子は接地される
。トランジスタ１８のコレクタ端子は抵抗器２０を通じ
てＤ点に接続され、同じくトランジスタ１９のコレクタ
端子は抵抗器２１を通じてＤ点に接続される。またＤ点
は抵抗器２２を通じて接地される。さらにＤ点はコンデ
ンサ２３を通じてトランジスタ２４のエミッタ端子に接
続され、トランジスタ２４のベース端子には映像信号が
入力される。トランジスタ２４のコレクタ端子は抵抗器
２５を通じてＶｃ〔Ｖ〕の定電圧源２６に接続され、さ
らにトランジスタ２４のコレクタ端子はトランジスタ２
７のベース端子に接続される。トランジスタ２７のコレ
クタ端子は定電圧源２６に接続され、トランジスタ２７
のエミッタ端子は抵抗器２８を通じて接地される。なお
トランジスタ２７のエミッタ端子からは出力映像信号が
取り出される。
明する。図１において、水平同期信号が供給される入力
端子１０がＦ／Ｖコンバータ１１を通じてコンパレータ
１２の非反転入力と、コンパレータ１３の非反転入力に
接続される。また、コンパレータ１２の反転入力端子は
Ｖａ［Ｖ］の定電圧源１４に接続され、コンパレータ１
３の反転入力端子はＶｂ〔Ｖ〕（但しＶａ＞Ｖｂ＞０）
の定電圧源１５に接続される。さらにコンパレータ１２
の出力が抵抗器１６を通じてトランジスタ１８のベース
端子に接続され、コンパレータ１３の出力が抵抗器１７
を通じてトランジスタ１９のベース端子に接続され、ま
たトランジスタ１８、１９のエミッタ端子は接地される
。トランジスタ１８のコレクタ端子は抵抗器２０を通じ
てＤ点に接続され、同じくトランジスタ１９のコレクタ
端子は抵抗器２１を通じてＤ点に接続される。またＤ点
は抵抗器２２を通じて接地される。さらにＤ点はコンデ
ンサ２３を通じてトランジスタ２４のエミッタ端子に接
続され、トランジスタ２４のベース端子には映像信号が
入力される。トランジスタ２４のコレクタ端子は抵抗器
２５を通じてＶｃ〔Ｖ〕の定電圧源２６に接続され、さ
らにトランジスタ２４のコレクタ端子はトランジスタ２
７のベース端子に接続される。トランジスタ２７のコレ
クタ端子は定電圧源２６に接続され、トランジスタ２７
のエミッタ端子は抵抗器２８を通じて接地される。なお
トランジスタ２７のエミッタ端子からは出力映像信号が
取り出される。
【０００７】従って、この回路においてＦ／Ｖコンバー
タ１１に周波数がｆ１〔ｋＨｚ〕（ｆ１＞０）の同期信
号が供給された場合のＦ／Ｖコンバータの出力電圧がＶ
１〔Ｖ〕（Ｖ１＞Ｖａ）だとコンパレータ１２、１３は
共に正出力でトランジスタ１８、１９はともにＯＮの状
態になり、トランジスタ２４のエミッタに接続されてい
るインピーダンスは抵抗器２０、２１、２２とコンデン
サ２３の合成インピーダンスとなりピーキングを大きく
して高域の補償をする。
タ１１に周波数がｆ１〔ｋＨｚ〕（ｆ１＞０）の同期信
号が供給された場合のＦ／Ｖコンバータの出力電圧がＶ
１〔Ｖ〕（Ｖ１＞Ｖａ）だとコンパレータ１２、１３は
共に正出力でトランジスタ１８、１９はともにＯＮの状
態になり、トランジスタ２４のエミッタに接続されてい
るインピーダンスは抵抗器２０、２１、２２とコンデン
サ２３の合成インピーダンスとなりピーキングを大きく
して高域の補償をする。
【０００８】次にＦ／Ｖコンバーター１１に入力される
同期信号の周波数がｆ２〔ｋＨｚ〕（ｆ１＞ｆ２＞０）
の場合のＦ／Ｖコンバータの出力電圧がＶ２〔Ｖ〕（Ｖ
ａ＞Ｖ２＞Ｖｂ）だとコンパレータ１２は正出力で、コ
ンパレータ１３は動作しないので、トランジスタ１８は
ＯＮ、トランジスタ１９はＯＦＦとなりトランジスタ２
３のエミッタに接続されているインピーダンスは抵抗器
２０、２２とコンデンサ２３の合成インピーダンスとな
りピーキングの量を周波数がｆ１〔ｋＨｚ〕の場合より
も小さくして高域の補償をする。
同期信号の周波数がｆ２〔ｋＨｚ〕（ｆ１＞ｆ２＞０）
の場合のＦ／Ｖコンバータの出力電圧がＶ２〔Ｖ〕（Ｖ
ａ＞Ｖ２＞Ｖｂ）だとコンパレータ１２は正出力で、コ
ンパレータ１３は動作しないので、トランジスタ１８は
ＯＮ、トランジスタ１９はＯＦＦとなりトランジスタ２
３のエミッタに接続されているインピーダンスは抵抗器
２０、２２とコンデンサ２３の合成インピーダンスとな
りピーキングの量を周波数がｆ１〔ｋＨｚ〕の場合より
も小さくして高域の補償をする。
【０００９】さらにＦ／Ｖコンバータ１１に入力される
同期信号の周波数がｆ３〔ｋＨｚ〕（ｆ２＞ｆ３＞０）
の場合のＦ／Ｖコンバーターの出力電圧がＶ３〔Ｖ〕（
Ｖｂ＞Ｖ３＞０）だとコンパレータ１２、コンパレータ
１３は共に動作しないので、トランジスタ１８、１９は
ともにＯＦＦとなりトランジスタ２４のエミッタに接続
されているインピーダンスは抵抗器２２とコンデンサ２
３の合成インピーダンスとなり、ピーキングの量を周波
数がｆ１ｋＨｚやｆ２ｋＨｚの場合よりも小さくして高
域の補償をする。
同期信号の周波数がｆ３〔ｋＨｚ〕（ｆ２＞ｆ３＞０）
の場合のＦ／Ｖコンバーターの出力電圧がＶ３〔Ｖ〕（
Ｖｂ＞Ｖ３＞０）だとコンパレータ１２、コンパレータ
１３は共に動作しないので、トランジスタ１８、１９は
ともにＯＦＦとなりトランジスタ２４のエミッタに接続
されているインピーダンスは抵抗器２２とコンデンサ２
３の合成インピーダンスとなり、ピーキングの量を周波
数がｆ１ｋＨｚやｆ２ｋＨｚの場合よりも小さくして高
域の補償をする。
【００１０】このようにしてマルチスキャン型ディスプ
レイ装置に入力される同期信号の周波数に応じてピーキ
ングインピーダンスを可変させる事で同期信号の周波数
が低い場合における過剰なピーキングを防ぎ、無駄な電
力消費が防止されるわけである。
レイ装置に入力される同期信号の周波数に応じてピーキ
ングインピーダンスを可変させる事で同期信号の周波数
が低い場合における過剰なピーキングを防ぎ、無駄な電
力消費が防止されるわけである。
【００１１】
【発明の効果】以上説明したように、この発明はディス
プレイ装置に入力される同期信号の周波数に応じてビデ
オアンプのピーキングの量を可変させるという構成とし
たので、同期周波数が低い場合の過剰なピーキングによ
る無駄な電力の消費を防ぐ効果がある。
プレイ装置に入力される同期信号の周波数に応じてビデ
オアンプのピーキングの量を可変させるという構成とし
たので、同期周波数が低い場合の過剰なピーキングによ
る無駄な電力の消費を防ぐ効果がある。
【図１】従来のピーキング回路の回路図である。
【図２】本発明のピーキング回路の回路図である。
１１ Ｆ／Ｖコンバータ
１２、１３ コンパレータ
Claims (1)
- 【請求項１】 同期信号を入力して同期周波数を電圧
信号に変換するＦ／Ｖコンバータと、該Ｆ／Ｖコンバー
タの出力を同期信号の周波数に合わせて可変出力させる
１つ又は複数個のコンパレータからなるピーキングイン
ピーダンス可変切り換え回路と、ビデオ信号増幅回路と
からなり、同期信号の周波数に応じて前記ピーキングイ
ンピーダンス可変切り換え回路を介してビデオアンプの
ピーキングインピーダンスを可変させることを特徴とす
るビデオアンプのピーキング回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10161891A JPH04331980A (ja) | 1991-05-07 | 1991-05-07 | ビデオアンプのピーキング回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10161891A JPH04331980A (ja) | 1991-05-07 | 1991-05-07 | ビデオアンプのピーキング回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04331980A true JPH04331980A (ja) | 1992-11-19 |
Family
ID=14305395
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10161891A Pending JPH04331980A (ja) | 1991-05-07 | 1991-05-07 | ビデオアンプのピーキング回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04331980A (ja) |
-
1991
- 1991-05-07 JP JP10161891A patent/JPH04331980A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5481225A (en) | Variable gain differential amplifier circuit | |
| JPH06510655A (ja) | Ｒｆ増幅器バイアス制御方法および装置 | |
| US2761916A (en) | Self-biasing semi-conductor amplifier circuits and the like | |
| US4472687A (en) | Audio power amplifier for supplying electric power to a load by switching of power supply voltage | |
| US3959733A (en) | Differential amplifier | |
| US5196807A (en) | Amplifying circuit | |
| US4255716A (en) | Automatic gain control circuit | |
| US4082996A (en) | Video amplifier including an a-c coupled voltage follower output stage | |
| JP3323998B2 (ja) | 電源装置 | |
| JPH04331980A (ja) | ビデオアンプのピーキング回路 | |
| US5365195A (en) | Volume control apparatus producing reduced noise and distortion | |
| US4518928A (en) | Power supply circuit for amplifier | |
| US5166983A (en) | Mute circuit for audio amplifiers | |
| KR840006585A (ko) | 신호 샘플링 회로 | |
| US4393354A (en) | Crossover circuit for use in automatic gain control systems | |
| SU1506512A1 (ru) | Усилитель мощности | |
| SU1138921A1 (ru) | Усилитель тока | |
| JP3253512B2 (ja) | 電子ボリューム回路 | |
| JPH0442846B2 (ja) | ||
| EP0564033A1 (en) | Electric circuit comprising a local oscillator circuit and local oscillator for such a circuit | |
| JP3263544B2 (ja) | Ａｌｃ回路 | |
| JPS55114023A (en) | Tuning amplifier | |
| JPH08123349A (ja) | ディスプレイ装置 | |
| US2761918A (en) | Amplifier with gain control and power control | |
| JPH0787302B2 (ja) | 増幅回路 |