JPH04330769A - Method of connecting wiring - Google Patents

Method of connecting wiring

Info

Publication number
JPH04330769A
JPH04330769A JP2635691A JP2635691A JPH04330769A JP H04330769 A JPH04330769 A JP H04330769A JP 2635691 A JP2635691 A JP 2635691A JP 2635691 A JP2635691 A JP 2635691A JP H04330769 A JPH04330769 A JP H04330769A
Authority
JP
Japan
Prior art keywords
film
contact hole
insulating film
etching
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2635691A
Other languages
Japanese (ja)
Inventor
Keiji Shinohara
啓二 篠原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2635691A priority Critical patent/JPH04330769A/en
Publication of JPH04330769A publication Critical patent/JPH04330769A/en
Pending legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

PURPOSE:To make possible a good connection of a wiring by a method wherein a contact hole is formed in an insulating film on a base metal film by dry etching, a metal crown generated due to the formation of this contact hole is removed by wet etching and the overhang part of the insulating film is selectively etched away. CONSTITUTION:An insulating film 2, an Al film 3, which is a base conductive film, and an insulating film 4 are formed in order on a semiconductor substrate 1. A contact hole 6 is formed in the film 4 by performing an RIE of a strong ionicity on the film 4 via a resist mask 5. As this hole 6 is shallow, the base Al film 3 is sputtered and the so-called Al crown 7 is generated. Then, the film 3 is etched away by performing a wet etching. At this time, the film 4 is formed into the form of an overhang and an overhang part 4a is formed. Owing to this, the film 4 is etched into a thickness of 500Angstrom or thereabouts by performing a plasma etching having not an ionicity and the overhang part 4a is removed.

Description

【発明の詳細な説明】[Detailed description of the invention]

【0001】0001

【産業上の利用分野】本発明は、超LSI等の半導体集
積回路における配線接続方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a wiring connection method in semiconductor integrated circuits such as VLSIs.

【0002】0002

【従来の技術】半導体集積回路の製造プロセス、特に超
LSI製造プロセスではパターン寸法が益々細くなり、
ドライエッチングによる加工精度も以前より厳しくなっ
てきている。リソグラフィー技術においても下地の段差
が大きいとコンタクトホールを形成する際のパターニン
グが困難になる等の問題があり、平坦化、平滑化処理が
必須となってきている。通常、平坦化、平滑化は、段差
を有する表面上にレジスト膜を塗布し、エッチバックし
て行われる。そして、配線の接続は、このように平坦化
、平滑化した表面にレジストマスクを形成し、ドライエ
ッチング例えばRIE(反応性イオンエッチング)によ
ってコンタクトホールを形成し、次いで、コンタクトホ
ールを含んで全面に配線材料を蒸着等により形成し(例
えばAlを形成するか、或いはブランケットタングステ
ン(W)を形成しエッチバックしてコンタクトホール内
にW埋込み層を形成してからAlを全面に形成し)、そ
の後パターニングして下地Al(又はAl合金)膜に接
続して配線を形成している。
[Prior Art] In the manufacturing process of semiconductor integrated circuits, especially in the VLSI manufacturing process, pattern dimensions are becoming smaller and smaller.
The processing accuracy of dry etching is also becoming more stringent than before. Even in lithography technology, there are problems such as difficulty in patterning when forming contact holes when there is a large step difference in the base, and flattening and smoothing treatments have become essential. Normally, planarization and smoothing are performed by applying a resist film on a surface having steps and etching back the resist film. Then, to connect the wiring, a resist mask is formed on the surface that has been flattened and smoothed in this way, contact holes are formed by dry etching such as RIE (reactive ion etching), and then the entire surface including the contact holes is formed. A wiring material is formed by vapor deposition or the like (for example, Al is formed, or blanket tungsten (W) is formed and etched back to form a W buried layer in the contact hole, and then Al is formed on the entire surface), and then It is patterned and connected to the underlying Al (or Al alloy) film to form wiring.

【0003】0003

【発明が解決しようとする課題】しかし乍ら、上述の平
坦化により、ドライエッチングで新たな問題点が発生し
つつある。即ち、図5Aに示すように、素子が形成され
た半導体基板1上に絶縁膜2、下地Al(又はAl合金
)膜3、絶縁膜4が順次形成され、平坦化後、レジスト
マスク5を介してドライエッチングによって絶縁膜4に
コンタクトホール6を形成した時、加工する絶縁膜4の
膜厚が異なり、図示の浅いコンタクトホール6ではオー
バエッチングが多くなる。このオーバエッチングにより
下地Al(又はAl合金)膜3がスパッタされ、蒸発、
発散してホール内壁面にAlクラウンと呼ばれるAl被
着物7が形成される。このAlクラウン7はひどい場合
には図5Bに示すようにレジストマスク5を除去しても
残り、爾後の配線プロセスに支障を来すものである。R
IEによるコンタクトホール6の形成では、イオン性が
強いほど精度の高いコンタクトホール6が得られるが、
イオン性が強いために上記のAlクラウン7が発生する
。このようなAlクラウン7の問題は、平坦化等で加工
する絶縁膜4の膜厚が場所によって異なる場合、本質的
に発生するもので、解決法が望まれていた。
[Problems to be Solved by the Invention] However, due to the above-mentioned planarization, new problems are occurring in dry etching. That is, as shown in FIG. 5A, an insulating film 2, a base Al (or Al alloy) film 3, and an insulating film 4 are sequentially formed on a semiconductor substrate 1 on which an element is formed, and after planarization, a resist mask 5 is formed. When the contact hole 6 is formed in the insulating film 4 by dry etching, the film thickness of the insulating film 4 to be processed differs, and the shallow contact hole 6 shown in the figure is often over-etched. By this over-etching, the underlying Al (or Al alloy) film 3 is sputtered, evaporated,
As a result, an Al deposit 7 called an Al crown is formed on the inner wall surface of the hole. In severe cases, this Al crown 7 remains even after the resist mask 5 is removed, as shown in FIG. 5B, and causes trouble in the subsequent wiring process. R
In forming the contact hole 6 by IE, the stronger the ionicity, the more precise the contact hole 6 can be obtained.
The above-mentioned Al crown 7 is generated due to the strong ionicity. Such a problem with the Al crown 7 essentially occurs when the thickness of the insulating film 4 to be processed by planarization or the like varies depending on the location, and a solution has been desired.

【0004】本発明は、上述の点に鑑み、ドライエッチ
ングで生じた所謂金属クラウンを除去して良好な配線接
続を可能にした配線接続方法を提供するものである。
SUMMARY OF THE INVENTION In view of the above-mentioned problems, the present invention provides a wiring connection method that enables good wiring connections by removing the so-called metal crown produced by dry etching.

【0005】[0005]

【課題を解決するための手段】本発明は、下地金属膜3
上の絶縁膜4にドライエッチングによりコンタクトホー
ル6を形成する工程と、ドライエッチングで生じた金属
クラウン7をウエットエッチングで除去する工程と、コ
ンタクトホール6における絶縁膜4のひさし部4aを選
択的にエッチング除去する工程と、コンタクトホール6
を介して下地金属膜3に配線11Aを接続する工程とを
有することを特徴とする。
[Means for Solving the Problems] The present invention provides a base metal film 3
A step of forming a contact hole 6 in the upper insulating film 4 by dry etching, a step of removing the metal crown 7 generated by the dry etching by wet etching, and selectively removing the eaves portion 4a of the insulating film 4 in the contact hole 6. Etching removal process and contact hole 6
The method is characterized in that it includes a step of connecting the wiring 11A to the base metal film 3 via the base metal film 3.

【0006】[0006]

【作用】本発明においては、ドライエッチングで絶縁膜
4にコンタクトホール6を形成した後、ウエットエッチ
ングを行うことにより、ドライエッチングで生じた金属
クラウン7が完全に除去される。このウエットエッチン
グ時、下地金属膜3も等方性エッチングされるため、絶
縁膜4にオーバーハング、つまり、ひさし部4aが形成
される。しかし、その後、このひさし部4aを選択的に
エッチング除去することにより、コンタクトホール6に
対する配線接続が良好に行なえる。又ウエットエッチン
グで下地金属膜3がエッチングされ、凹状となるため、
配線11Aと下地金属膜3との接触面積が大きくなり、
コンタクト抵抗も低減される。
In the present invention, after the contact hole 6 is formed in the insulating film 4 by dry etching, the metal crown 7 produced by the dry etching is completely removed by performing wet etching. During this wet etching, the base metal film 3 is also isotropically etched, so that an overhang, that is, an eaves portion 4a is formed in the insulating film 4. However, by selectively etching away this eaves portion 4a after that, a good wiring connection to the contact hole 6 can be made. In addition, the base metal film 3 is etched by wet etching and becomes concave.
The contact area between the wiring 11A and the base metal film 3 increases,
Contact resistance is also reduced.

【0007】[0007]

【実施例】以下、図1〜図4を参照して本発明の実施例
を説明する。
Embodiments Hereinafter, embodiments of the present invention will be described with reference to FIGS. 1 to 4.

【0008】本例においては、図1Aに示すように、素
子が形成された半導体基板1上に絶縁膜2、下地導電膜
のAl(又はAl合金)膜3及び絶縁膜4が順次形成さ
れる。ここでは、図示せざるも表面の段差を平坦化する
ために、レジスト膜を形成したのちエッチバックが行わ
れ、絶縁膜4が平坦化されている。そして、絶縁膜4上
にレジストマスク5を介してイオン性の強いRIEによ
り絶縁膜4に高精度のコンタクトホール6を形成する。 このコンタクトホール6は浅いために、他の深いコンタ
クトホールと同時の形成に際してオーバエッチングが多
くなり、この結果、下地のAl(又はAl合金)膜3が
スパッタされて所謂Alクラウン7が発生する。
In this example, as shown in FIG. 1A, an insulating film 2, an Al (or Al alloy) film 3 serving as a base conductive film, and an insulating film 4 are sequentially formed on a semiconductor substrate 1 on which elements are formed. . Here, in order to flatten the level difference on the surface (not shown), a resist film is formed and then etched back to flatten the insulating film 4. Then, highly precise contact holes 6 are formed in the insulating film 4 through the resist mask 5 by RIE with strong ionicity. Since this contact hole 6 is shallow, over-etching occurs frequently when forming other deep contact holes at the same time, and as a result, the underlying Al (or Al alloy) film 3 is sputtered and a so-called Al crown 7 is generated.

【0009】次いで、図1Bに示すように、レジストマ
スク5を除去してもAlクラウン7は残る。
Next, as shown in FIG. 1B, even if the resist mask 5 is removed, the Al crown 7 remains.

【0010】次に、図2Cに示すように、酸又はアルカ
リによるウエットエッチングによりAl(又はAl合金
)膜3を500Å程度エッチング除去する。このウエッ
トエッチング処理でAlクラウン7は完全に除去される
。しかし、このウエットエッチングは等方性エッチング
であるため、Al(又はAl合金)膜3のエッチング時
に、絶縁膜4下にもサイドエッチングが進み絶縁膜4が
オーバーハング状態となり、所謂ひさし部4aが形成さ
れる。
Next, as shown in FIG. 2C, about 500 Å of the Al (or Al alloy) film 3 is removed by wet etching using acid or alkali. The Al crown 7 is completely removed by this wet etching process. However, since this wet etching is isotropic etching, when etching the Al (or Al alloy) film 3, side etching also progresses under the insulating film 4, causing the insulating film 4 to overhang, resulting in a so-called eaves portion 4a. It is formed.

【0011】なお、図6に示すようにひさし部4aが形
成されたままでコンタクトホール6内に例えば配線材料
であるAl膜8を蒸着等によって埋め込むと、ひさし部
4a下にAl膜8のない空洞部10が形成され好ましく
ない。尚、選択タングステンCVD法を用いてコンタク
トホール6内にタングステン埋込み層を形成するときは
、ひさし部4aが有ってもタングステンは良好に埋め込
まれる。
As shown in FIG. 6, if an Al film 8, which is a wiring material, is buried in the contact hole 6 by vapor deposition or the like while the eaves part 4a is still formed, a cavity without the Al film 8 is created under the eaves part 4a. 10 is formed, which is not preferable. Note that when forming a tungsten buried layer in the contact hole 6 using the selective tungsten CVD method, tungsten is well buried even if the eaves portion 4a exists.

【0012】これが為に、本例ではAl(又はAl合金
)のウエットエッチング後に、更に図2Dに示すように
、例えばイオン性のないプラズマエッチング(又はイオ
ン性の少ないRIEでも可能)により、絶縁膜4を50
0Å程度エッチングして、ひさし部4aを除去する。 このプラズマエッチングでは、例えばガスとしてCF4
 :O2 を100SCCM:20SCCMの流量比で
供給し、圧力を100mtorr、電力300Wに設定
する。
For this reason, in this example, after the wet etching of Al (or Al alloy), as shown in FIG. 4 to 50
Etching is performed to approximately 0 Å to remove the eaves portion 4a. In this plasma etching, for example, CF4 is used as the gas.
:O2 is supplied at a flow rate of 100SCCM:20SCCM, the pressure is set to 100 mtorr, and the power is set to 300W.

【0013】次に、図3Eに示すようにコンタクトホー
ル6内を含む全面に配線材料例えばAl膜11を蒸着等
により被着形成し、次いでパターニングして図3Fに示
す下地のAl(又はAl合金)膜3と接続された上層配
線11Aを形成する。
Next, as shown in FIG. 3E, a wiring material such as an Al film 11 is deposited on the entire surface including the inside of the contact hole 6 by vapor deposition, and then patterned to form an underlying Al (or Al alloy) layer as shown in FIG. 3F. ) An upper layer wiring 11A connected to the film 3 is formed.

【0014】或は、図2Dの工程の後、図4A及び図4
Bに示すように例えばブランケットタングステン(W)
12を形成し、エッチバックしてコンタクトホール6内
にタングステン埋込み層12Aを形成する。しかる後、
タングステン埋込み層12Aに接するようにAl膜を形
成し、パターニングしてタングステン埋込み層12Aを
介して下地Al膜3と接続するAlの上層配線13を形
成する。
Alternatively, after the step of FIG. 2D, the steps of FIG. 4A and FIG.
For example, blanket tungsten (W) as shown in B
12 is formed and etched back to form a tungsten buried layer 12A in the contact hole 6. After that,
An Al film is formed so as to be in contact with the tungsten buried layer 12A, and is patterned to form an Al upper layer wiring 13 connected to the base Al film 3 via the tungsten buried layer 12A.

【0015】上述の方法によれば、Al(又はAl合金
)膜3上の絶縁膜4に対してRIEによりコンタクトホ
ール6を形成したのち、ウエットエッチングによってA
lクラウン7を除去することにより、Alクラウン7の
無いコンタクトホール6が形成される。しかも、Al(
又はAl合金)のウエットエッチング時に、下地Al(
又はAl合金)膜3も等方性エッチングされることによ
って、絶縁膜4にひさし部4aが形成されるも、その後
、プラズマエッチングによって選択的に除去されるので
、コンタクトホール6は所謂オーバーハング形状のない
コンタクトホールとなる。従って、その後の配線材料例
えばAl膜11、或はブランケットタングステン膜12
の埋込みも空洞の生じない完全な状態で行われ、コンタ
クトホール6を通じてAl上層配線11A或はタングス
テン埋込み層12Aを介してAl上層配線13と下地A
l(又はAl合金)膜3との接続が良好に行われる。 またウエットエッチングで下地のAl(又はAl合金)
膜3が一部エッチング除去されて凹状となるため、配線
材料との接触面積が増し、コンタクト抵抗も低減する。
According to the above method, after forming the contact hole 6 in the insulating film 4 on the Al (or Al alloy) film 3 by RIE, the contact hole 6 is formed by wet etching.
By removing the Al crown 7, a contact hole 6 without the Al crown 7 is formed. Moreover, Al(
or Al alloy) during wet etching, the underlying Al (
(or Al alloy) film 3 is also isotropically etched to form an eaves portion 4a on the insulating film 4, but is then selectively removed by plasma etching, so the contact hole 6 has a so-called overhang shape. This results in a contact hole with no Therefore, the subsequent wiring material, for example, the Al film 11 or the blanket tungsten film 12
The filling is also carried out in a complete state with no cavities, and the Al upper layer wiring 13 and the base layer A are connected through the contact hole 6 to the Al upper layer wiring 11A or the tungsten buried layer 12A.
Good connection with the Al (or Al alloy) film 3 is achieved. In addition, the underlying Al (or Al alloy) can be etched by wet etching.
Since the film 3 is partially etched away and becomes concave, the contact area with the wiring material increases and contact resistance is also reduced.

【0016】[0016]

【発明の効果】本発明によれば、金属クラウンの無いコ
ンタクトホールの形成が可能となり、コンタクトホール
を介して上層配線と下地金属膜とを良好に接続すること
ができる。また、下地金属膜のコンタクト部分が凹状と
なり表面積が大きくなる為、上層配線とのコンタクト抵
抗も低減する。従って、例えば微細コンタクトホールを
必要とする超LSI等の製造に適用して好適ならしめる
ものである。
According to the present invention, it is possible to form a contact hole without a metal crown, and the upper layer wiring and the underlying metal film can be well connected through the contact hole. Furthermore, since the contact portion of the base metal film becomes concave and has a large surface area, contact resistance with the upper layer wiring is also reduced. Therefore, it is suitable for application to, for example, the manufacture of ultra-LSIs that require fine contact holes.

【図面の簡単な説明】[Brief explanation of drawings]

【図1】本発明の配線接続方法の実施例を示す製造工程
図(その1)である。
FIG. 1 is a manufacturing process diagram (Part 1) showing an embodiment of the wiring connection method of the present invention.

【図2】本発明の配線接続方法の実施例を示す製造工程
図(その2)である。
FIG. 2 is a manufacturing process diagram (part 2) showing an embodiment of the wiring connection method of the present invention.

【図3】本発明の配線接続方法の実施例を示す製造工程
図(その3)である。
FIG. 3 is a manufacturing process diagram (Part 3) showing an embodiment of the wiring connection method of the present invention.

【図4】本発明の配線接続方法の他の実施例を示す製造
工程図である。
FIG. 4 is a manufacturing process diagram showing another embodiment of the wiring connection method of the present invention.

【図5】従来の説明に供する製造工程図である。FIG. 5 is a manufacturing process diagram for explaining the conventional method.

【図6】比較例を示す断面図である。FIG. 6 is a sectional view showing a comparative example.

【符号の説明】[Explanation of symbols]

1  半導体基板 2  絶縁膜 3  Al(又はAl合金)膜 4  絶縁膜 5  レジストマスク 6  コンタクトホール 7  Alクラウン 8  上層配線 11  Al膜 11A  上層Al配線 12  ブランケットタングステン 12A  タングステン埋込み層 13  上層Al配線 1 Semiconductor substrate 2 Insulating film 3 Al (or Al alloy) film 4 Insulating film 5 Resist mask 6 Contact hole 7 Al crown 8 Upper layer wiring 11 Al film 11A Upper layer Al wiring 12 Blanket tungsten 12A Tungsten buried layer 13 Upper layer Al wiring

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】  下地金属膜上の絶縁膜にドライエッチ
ングによりコンタクトホールを形成する工程と、上記ド
ライエッチングで生じた金属クラウンをウエットエッチ
ングで除去する工程と、上記コンタクトホールにおける
上記絶縁膜のひさし部を選択的にエッチング除去する工
程と、上記コンタクトホールを介して上記下地金属膜に
配線を接続する工程とを有することを特徴とする配線接
続方法。
1. A step of forming a contact hole in an insulating film on a base metal film by dry etching, a step of removing a metal crown produced by the dry etching by wet etching, and a step of forming an eaves of the insulating film in the contact hole. 1. A wiring connection method comprising the steps of: selectively etching away a portion of the contact hole; and connecting a wiring to the base metal film through the contact hole.
JP2635691A 1991-02-20 1991-02-20 Method of connecting wiring Pending JPH04330769A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2635691A JPH04330769A (en) 1991-02-20 1991-02-20 Method of connecting wiring

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2635691A JPH04330769A (en) 1991-02-20 1991-02-20 Method of connecting wiring

Publications (1)

Publication Number Publication Date
JPH04330769A true JPH04330769A (en) 1992-11-18

Family

ID=12191203

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2635691A Pending JPH04330769A (en) 1991-02-20 1991-02-20 Method of connecting wiring

Country Status (1)

Country Link
JP (1) JPH04330769A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100764451B1 (en) * 2006-08-31 2007-10-05 동부일렉트로닉스 주식회사 Semiconductor device and method for manufacturing thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100764451B1 (en) * 2006-08-31 2007-10-05 동부일렉트로닉스 주식회사 Semiconductor device and method for manufacturing thereof

Similar Documents

Publication Publication Date Title
US5786272A (en) Metallization over tungsten plugs
US5294296A (en) Method for manufacturing a contact hole of a semiconductor device
US5407862A (en) Method for manufacturing fine-structured stacked connection layer
US4696098A (en) Metallization technique for integrated circuit structures
JPH02219227A (en) Residnal remdual method making use of plasma scattering phenomenon
JPH04330769A (en) Method of connecting wiring
US5633207A (en) Method of forming a wiring layer for a semiconductor device
JP3941629B2 (en) Etching method of metal wiring
JPH0653334A (en) Manufacturing for semiconductor device
JP2000114259A (en) Forming method of wiring in semiconductor device
JPH05299397A (en) Forming method for metal plug
JP3160972B2 (en) Method for manufacturing semiconductor device
JP2778127B2 (en) Method for manufacturing semiconductor device
JPH03248429A (en) Manufacture of semiconductor device
JP3068223B2 (en) Semiconductor device manufacturing method
JP2746077B2 (en) Method for manufacturing semiconductor device
JP2659980B2 (en) Method for manufacturing semiconductor device
JPS63296353A (en) Formation of contact hole
JPS5877246A (en) Formation of multilayer wiring structure
JP3833603B2 (en) Manufacturing method of semiconductor device
JPH0745551A (en) Forming method of contact hole
JPH05259132A (en) Manufacture of semiconductor device
JPS6052043A (en) Manufacture of wiring structure
JPH10116814A (en) Manufacture of semiconductor device
JP2001127156A (en) Manufacturing method for semiconductor device