JPH0432363A - 画像処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 「産業上の利用分野コ 本発明は中間画像を含む画像信号を処理する画像処理装
置に関する。

［従来の技術］ 従来から、中間調画像を含む画像を２値化する方法とし
て閾値マトリクスを用いたデイザ法、濃度パターン法等
がよく知られている。しかし、これらの手法で特に網点
画像を２値化した場合、網点と閾値マトリクスとの周期
的構造のビートによりモアレ縞が著しく生じ、画質が劣
化するという欠点があった。又、網点画に限らず文字筆
の線画に対しても、そのエツジ部が階段上のギザギザに
なる等の欠点があった。

［発明が解決しようとしている課題］ 本発明はかかる課題に鑑みなされたものであり、高品位
の画像を再生させることを可能にする画像処理装置を提
供することになる。

［課題を解決するための手段］ この問題を解決する一手段として本発明は以下に示す構
成を備える。すなわち、 デジタル多値画素データを入力する入力手段と、入力し
た多値画像データをアナログ信号に変換する変換手段と
、前記デジタル多値画素データを入力するのに同期した
アナログのパターン信号を発生するパターン信号発生手
段と、前記変換手段で変換されたアナログ信号と前記パ
ターン信号発生手段で発生したパターン信号とを比較す
る・：とで、前記デジタル多値画素データの値に応じた
幅を持った２値パルス信号を生成する２値化手段とを備
える。

［作用コ かかる本発明の構成において、入力した多値画像を変換
手段手段でもってアナログ信号に変換する。そして、そ
のアナログ信号をパターン信号発生手段で発生したパタ
ーン信号と比較することで、入力した多値画素データの
値に応じた幅を持った２値パルス信号を生成する。

［実施例］ 以下、添イ」図面に従って本発明に係る実施例を詳細に
説明する。

第１図は実施例の画像処理装置のブロック図である。

図中、１０は多値画像データ（１画素につき８ビツト）
を入力する画像データ入力部、１１は各種構成要素のタ
イミング制御用信号（φ２１．２２．２３．３１等）を
出力するタイミング制御部である。１２はタイミング制
御回路よりのクロックφ２２を計数するカウンタ、１３
は所謂ルックアップテーブルとして作用するメモリ、１
４及び１５はデジタルデータをアナログ信号に変換する
Ｄ／Ａコンバータ、１８はサンプルホールド回路、１５
は信号φ３０が信号φ２６のレベルより大きいか否かを
論理判断するためのコンパレータ、１７はコンパレータ
１６より出力された信号φ２９に従って画像を形成する
画像出力部である。尚、実施例における画像出力部１７
はレーザビームプリンタを採用し、信号φ２９は感光ド
ラム等に照射するレーザ駆動信号に用いられる。

第２図は実施例の各構成要素の動作を説明するためのタ
イミングチャートである。以下、この図を基に上述した
構成にお（プる実施例の動作を説明する。

画像出力部１７からは、感光ドラムへのレーザ光の走査
開始の度にビームデイテクト（ＢＤ）（８号が送られて
くる（図示せず）。この信号を受け、タイミング制御部
１１は、このＢＤ信号を受けるとタイミング制御部１１
は信号φ２１を出力してカウンタ１２を一旦リセットし
、計数値を°゛０°′にする。次に、スクリーンクロッ
ク２３（画像入力部１０及びＤ／Ａ変換気１５の動作タ
イミング信号）の２５６倍の周波数を持つクロックφ２
２をカウンタ１２に計数させる。カウンタ１２はクロッ
クφ２２の計数値を８ビツトのアドレスデータとして順
次メモリ１３に出力する。ここで、計数値は“０→２５
５″にクロックφ２２に従って１ステツプずつカウント
アツプしていくものであるから、その計数値を縦軸、時
間を横軸に取るとその波形は鋸波状となる。

ここで、実施例におけるメモリ１３のアドレス入力とそ
の出力データと特性を第３図に示す。従って、このメモ
リから出力されるデジタルデータの値を縦軸、時間を横
軸に取ると、その波形形状は第２図に示す信号φ２５の
如くになる。この信号２５は次のＤ／Ａ変換器２６によ
って、同図の様なアナログ信号φ２６となり、コンパレ
ータ１６の一方の入力端子に供給される。

一方、画像データ入力部１０より入力された画像データ
（８ビツト）φ２７は、先に説明したようにスクリーン
クロックφ２３に同期しながらＤ／Ａ変換器１５に入力
される。換言すれば、前述したカウンタ１２がクロック
φ２２を“０→２５５”までカウントアツプするのに同
期して１個の画素データを取り込むことになる。そして
、Ｄ／Ａ変換器１５はその大力した画像データに従って
、対応する濃度を表すアナログ信号φ２８へと変換され
る。このアナログ画像信号φ２８は次にサンプルボール
ド回路３０に入力され、タイミング制御部１１からのサ
ンプルホールド信号φ３１が“Ｈ（＝１）”のときアナ
ログ画像信号φ２８をサンプルし、そしてＬ　（＝Ｏ）
“のときサンプルしたアナログ画像信号φ２８をホール
ドする。

サンプル・ホールド回路３０からのアナログ画像信号φ
３０はコンパレータ１６のもう一方の入力端子に大力さ
れ、先に説明したアナログ信号φ２６と比較される。こ
こで、コンパレータ１６は、アナログ信号３０≧アナロ
グ信号２６のとき、その出力を“Ｈ（＝１）“にし、そ
の逆のとぎ“Ｌ　（＝Ｏ）”を比較結果の信号φ２９と
して出力する。ここで注目する点は、多値画像データ（
２５６階調）はその濃度に依存した幅を持つ２値パルス
信号に変換されることである。画像出力部１７はこの信
号φ２９を受け、その“Ｈ″１１ノベルだけレーザ光を
発生し、感光ドラムに照射露光する。つまり、レーザ光
は感光ドラム面を走査するようになっているので、形成
される１画素の大きさは濃度に依存した時間に対応して
変化することになる。これによって階調性を有する画像
が形成されることになる。

尚、メモリ１３はＲＯＭであってもＲＡＭであってもよ
いが、ＲＡＭである場合、その内容を書き換えることに
より様々な波形特性を有するアナログ信号φ２６を発生
させることが可能となる。

第５図にこれを実現する構成を示す。

ココで、ＣＰＵ５０はＲＯＭ５１内に格納されたプログ
ラム（第６図のフローチャート）に従って動作するもの
であり、キーボード等の入力装置５２よりの指示に従い
メモリ１３の内容を変更する。

以下、第６図のフローチャートに従ってＣＰＵ５０の動
作を説明する。

先ず、ステップ５６１でメモリ１３をクリアすると共に
、メモリ１３に書込むためのアドレスをＯＴ′にする。

次に、ステップＳ６２で入力装置５２より現在のアドレ
ス位置に対するデータ入力を待つ。データ入力有りと判
断すると、処理はステップ３６３に進んで、メモリ１３
のそのときのアドレス位置に入力したデータを書込み、
ステップＳ６４で次データに備えてアドレスを１つイン
クリメントする。そして、ステップＳ６５でメモリ１３
に全てデータをセット終了したかをチエツクし、終了し
てなければステップＳ６２に戻り、ステップ３６２〜Ｓ
６５を繰り返す。全てデータをセット終了した場合は、
ステップＳ６６でメモリ１３のレディーフラグをセット
して格納は終了する。

以上の処理でもって、例えば第３図に示したメそり１３
の特性を、第４図に示すような特性に変更することも可
能になる。従って、画像出力部１７て生成される階調画
像をオペレータの恩恵に従い自由に変更することが可能
となる。

尚、ＣＰＵ５０がメモリ１３よりの読み出し、あるいは
カウンタ１２やＤ／Ａ変換器１４をも制御するようにす
れば、画像処理装置の主制御部の負担を軽減できる。ま
た、メモリ１３のアドレスはカウンタ１２の出力値φ２
４を使用したが、他の自在に値をセット可能なものを使
用してアドレスを自在に変化させると、同じメモリ内容
であっても種々の波型が得られる。

以上のように中間調画像を含む画像信号を対応する幅を
有する２値パルス信号に変換することにより、閾値マト
リクスを用いたデイザ法や濃度パターン法などによる２
値化に比べ、高品位な再生画像を得ることができる。ま
た、メモリ１３にいくつかのスクリーン関数を予め記憶
しておくことにより、適宜切り換えを行うようにするこ
とも可能である。この場合、γ補正なども同時に行なう
ことが可能である。

また、デジタル画像信号をアマログ信号に変換するＤ／
Ａ変換器の出力に、実施例の様に、サンプルホールド回
路を設けることにより、デジタル画像信号の伝送スピー
ドと同様の変換速度を有するＤ／Ａ変換器でよく、安価
に装置を構成することが可能となる。

〈第２の実施例の説明〉 第７図は他の実施例の画像処理装置のブロック図であり
、第８図はその動作を説明するためのタイミングチャー
トである。以下、これらの図を用いて第２の実施例を説
明する。

図示において、４０は画像データ入力部、４１はタイミ
ング制御部、４２はアンプ、４３は抵抗、４４はコンデ
ンサ、４５はアンプ、４６はＤ／Ａコンバータ、４９は
画像出力部である。

タイミング制御部４１からのスクリーンロックφ６１は
ＡＭＰ４２によって増幅され抵抗４３の片端に入力され
る。対抗４３とコンデンサ４４は積分回路を構成してい
て、アンプ４２から出力されてきた矩形波信号を積分し
三角波信号としている。この三角波信号はＡＭＰ４５に
よって増幅され、アナログスクリーン信号φ６７となり
コンパレータ４８の一方の端子に入力される。

一方、画像データ入力部４０により入力された、あるい
は伝送手段により伝送されたデジタル情報である画像デ
ータφ６３はタイミング制御部４１からのスクリーンク
ロックφ６１に同期してＤ／Ａ変換器４６によりアナロ
グ画像信号φ６４に変換される。このアナログ画像信号
φ６４はサングルホールド信号φ６２が“Ｈ”のときア
ナログ画像信号φ６４をサンプルし、“Ｌ”のときサン
プルしたアナログ画像信号φ６４をホールトする。サン
プルホールド回路３０からのアナログ画像信号φ６５は
コンパレータ４８の他方の端子に入力さね、アナログス
クリーン信号φ６７と比較されて、パルス幅変調が行な
われ２値化された画像情報φ６６が得られる。

尚、２値化された画像信号φ６６は、画像出力部４９で
図示しないレーザードライバ等を通し、ドラム上に画像
を結ぶが詳細は省く。

以上のように中間調画調を含む画像信号の２値化をパル
ス幅変調することにより、閾値マトリクスを用いたデイ
ザ法や濃度パターン法などによる２値化に比へ、高品位
な画像を得ることが出来る。

また、デジタル画像信号をアナログ画像信号に変換する
Ｄ／Ａ変換器の出力にサンプルホールド回路を設けるこ
とにより、デジタル画像信号の伝送スピードと同等の変
換速度を有するＤ／Ａ変換器でよく、安価に装置を構成
することが可能である。

［発明の効果］ 以上説明した様に本発明によれば、多値画素データを受
信しても高品位の画像を再生出力されることが可能とな
る。

また、アナログ信号に変換された多値データをサンプル
・ホールドする手段を設けることにより、そのアナログ
信号に変換する構成を安価なものとすることが可能とな
る。

更には、パターン信号の形状は任意に変更することか可
能とすることにより所望の再生画像を得ることが可能と
なる。

【図面の簡単な説明】

第１図は実施例の画像処理装置を示すブロック図、 第２図は動作を説明するためのタイミングチャート、 第３図及び第４図は第１図におけるメモリ１３の変換特
性を示す図、 第５図はメモリ１３へのデータのデータセットを実現す
るためのブロック構成図、 第６図は第５図のデータセットに係る処理手順を示すフ
ローチャート、 第７図は他の実施例の画像処理製蓋を示すブロック図、 第８図は第７図の動作を説明するためのタイミングチャ
ートである。 図中、１１・・・タイミング制御部、１２・・・カウン
タ、１３・・・メモリ、１４．１５及び４６・・・Ｄ／
Ａ変換器、１６及び４８・・・コンパレータ、１８及び
４７・・・サンプルホールド回路、４２及び４５・・・
アンプ、４３・・・抵抗器、４４・・・コンデンサであ
る。 第 図 第 図

Claims (4)

【特許請求の範囲】
1. （１）デジタル多値画素データを入力する入力手段と、 入力した多値画像データをアナログ信号に変換する変換
   手段と、 前記デジタル多値画素データを入力するのに同期したア
   ナログのパターン信号を発生するパターン信号発生手段
   と、 前記変換手段で変換されたアナログ信号と前記パターン
   信号発生手段で発生したパターン信号とを比較すること
   で、前記デジタル多値画素データの値に応じた幅を持つ
   た２値パルス信号を生成する２値化手段とを備えること
   を特徴とする画像処理装置。
2. （２）前記変換手段で変換されたアナログ信号を、デジ
   タル多値画素データの入力に同期してサンプリングし、
   且つ保持するサンプル・ホールド手段を設け、前記２値
   化手段は当該サンプル・ホールド手段でホールドされた
   アナログ信号を基に２値化処理することを特徴とする請
   求項第１項に記載の画像処理装置。
3. （３）前記パターン信号発生手段は、 デジタル多値画素データの入力の基準になるクロックに
   対し、そのＮ倍の周波数のクロックを発生するクロック
   発生手段と、 該クロック発生手段で発生したクロック数を計数する計
   数手段と、 アドレスに対応した値のデータを保持しているメモリと
   、 前記計数手段による計数値をアドレス信号を前記メモリ
   に供給したときに発生したデータをアナログ信号に変換
   する第２の変換手段とから構成されることを特徴とする
   請求項第１項に記載の画像処理装置。
4. （４）メモリ内のデータは外部より変更可能であること
   を特徴とする請求項第３項に記載の画像処理装置。