JPH04322438A - Tabテープ - Google Patents
TabテープInfo
- Publication number
- JPH04322438A JPH04322438A JP9188891A JP9188891A JPH04322438A JP H04322438 A JPH04322438 A JP H04322438A JP 9188891 A JP9188891 A JP 9188891A JP 9188891 A JP9188891 A JP 9188891A JP H04322438 A JPH04322438 A JP H04322438A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- power supply
- test
- circuit chip
- ground
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000032683 aging Effects 0.000 abstract description 27
- 239000000463 material Substances 0.000 description 13
- 238000000034 method Methods 0.000 description 3
- 239000004642 Polyimide Substances 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 230000006378 damage Effects 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 1
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【0001】
【産業上の利用分野】多数の集積回路チップを連続的に
実装するために使用されるTAB(Tape Auto
mated Bonding)テープに関する。
実装するために使用されるTAB(Tape Auto
mated Bonding)テープに関する。
【0002】
【従来の技術】多数の集積回路チップを連続的に実装す
る方法として、TAB方式が広く用いられている。図3
は、このようなTAB方式により実装された集積回路チ
ップの実装状態の一部を示す模式的平面図である。図に
おいて、1は実装に使用されるTABテープである。T
ABテープ1は、絶縁性を有する長尺のテープ基材2と
、テープ基材2上に形成された多数のリードからなる複
数のリード群3と、これらのリードと一体にテープ基材
2上形成された多数のテストパッドからなる複数のパッ
ド群4とから構成されている。テープ基材2は、例えば
ポリイミド等の絶縁性を有する材質からなり、幅35m
mの写真用フィルムと同様の外形を有する。また、テー
プ基材2の幅方向の両端部には、送り制御と位置決めと
を兼ねた多数のスプロケット穴5が長手方向に列状に設
けられている。TABテープ1(テープ基材2)には、
等間隔に列状に配置した態様にて、集積回路チップ6a
, 6b, 6c,…が連続して実装されている。1個
の集積回路チップは1つのリード群3及びパッド群4と
対応しており、各集積回路チップ6a, 6b, 6c
の各電極(図示せず)と対応する各リード群3のリード
3a, 3b, 3c, 3d, 3e, 3f, 3
g, 3h, 3i, 3jとが接続されている。各パ
ッド群4は、電気検査用のテストパッド4a, 4b,
4c, 4d, 4e, 4f, 4g, 4h,
4i, 4jから構成されており、各テストパッド4a
〜4jと各リード3a〜3jとは夫々一体の導体パター
ンにて形成されている。
る方法として、TAB方式が広く用いられている。図3
は、このようなTAB方式により実装された集積回路チ
ップの実装状態の一部を示す模式的平面図である。図に
おいて、1は実装に使用されるTABテープである。T
ABテープ1は、絶縁性を有する長尺のテープ基材2と
、テープ基材2上に形成された多数のリードからなる複
数のリード群3と、これらのリードと一体にテープ基材
2上形成された多数のテストパッドからなる複数のパッ
ド群4とから構成されている。テープ基材2は、例えば
ポリイミド等の絶縁性を有する材質からなり、幅35m
mの写真用フィルムと同様の外形を有する。また、テー
プ基材2の幅方向の両端部には、送り制御と位置決めと
を兼ねた多数のスプロケット穴5が長手方向に列状に設
けられている。TABテープ1(テープ基材2)には、
等間隔に列状に配置した態様にて、集積回路チップ6a
, 6b, 6c,…が連続して実装されている。1個
の集積回路チップは1つのリード群3及びパッド群4と
対応しており、各集積回路チップ6a, 6b, 6c
の各電極(図示せず)と対応する各リード群3のリード
3a, 3b, 3c, 3d, 3e, 3f, 3
g, 3h, 3i, 3jとが接続されている。各パ
ッド群4は、電気検査用のテストパッド4a, 4b,
4c, 4d, 4e, 4f, 4g, 4h,
4i, 4jから構成されており、各テストパッド4a
〜4jと各リード3a〜3jとは夫々一体の導体パター
ンにて形成されている。
【0003】このようにして実装されたものに対して、
通常の集積回路チップと同様の各種の電気的検査を実施
する。このような電気的検査の1つに、通電エージング
試験がある。通電エージング試験は、各集積回路チップ
の電源電極,接地電極間に規定の電圧を印加して初期故
障を早期に発見し、不良な集積回路チップを除去するた
めに行なわれる。以下、この通電エージング試験の動作
について、図3に基づいて説明する。
通常の集積回路チップと同様の各種の電気的検査を実施
する。このような電気的検査の1つに、通電エージング
試験がある。通電エージング試験は、各集積回路チップ
の電源電極,接地電極間に規定の電圧を印加して初期故
障を早期に発見し、不良な集積回路チップを除去するた
めに行なわれる。以下、この通電エージング試験の動作
について、図3に基づいて説明する。
【0004】各集積回路チップ6a, 6b, 6cに
対応するテストパッド4a〜4jのうち、電源側のテス
トパッド4jと接地側のテストパッド4eとの2箇所に
電源を供給するための電極(テストピン)を押しあてて
、各集積回路チップ6a, 6b, 6cの電源電極,
接地電極間に規定の電圧を印加し、故障があるかないか
を判定する。この際、テストピンは、各集積回路チップ
6a, 6b, 6c毎に設けた集積回路チップソケッ
トである場合が多く、集積回路チップの数と同数のテス
トピンが必要である。
対応するテストパッド4a〜4jのうち、電源側のテス
トパッド4jと接地側のテストパッド4eとの2箇所に
電源を供給するための電極(テストピン)を押しあてて
、各集積回路チップ6a, 6b, 6cの電源電極,
接地電極間に規定の電圧を印加し、故障があるかないか
を判定する。この際、テストピンは、各集積回路チップ
6a, 6b, 6c毎に設けた集積回路チップソケッ
トである場合が多く、集積回路チップの数と同数のテス
トピンが必要である。
【0005】
【発明が解決しようとする課題】従来のTABテープは
以上のように構成されており、各集積回路チップ毎に電
源側及び接地側のテストパッドが設けられている。そし
て、通電エージング試験を施す際には、各集積回路チッ
プ毎にテストパッドへの電極コンタクトが必要である。 特に、連続的に多数の集積回路チップが実装されている
ものに通電エージング試験を行なう場合、エージング装
置が大型となりしかもその構造が複雑になるという問題
点がある。
以上のように構成されており、各集積回路チップ毎に電
源側及び接地側のテストパッドが設けられている。そし
て、通電エージング試験を施す際には、各集積回路チッ
プ毎にテストパッドへの電極コンタクトが必要である。 特に、連続的に多数の集積回路チップが実装されている
ものに通電エージング試験を行なう場合、エージング装
置が大型となりしかもその構造が複雑になるという問題
点がある。
【0006】本発明はかかる事情に鑑みてなされたもの
であり、通電エージング試験に用いるエージング装置に
装備すべき電極の数を従来に比べて大幅に低減でき、エ
ージング装置の小型化,簡素化を図ることができるTA
Bテープを提供することを目的とする。
であり、通電エージング試験に用いるエージング装置に
装備すべき電極の数を従来に比べて大幅に低減でき、エ
ージング装置の小型化,簡素化を図ることができるTA
Bテープを提供することを目的とする。
【0007】
【課題を解決するための手段】本発明に係るTABテー
プは、テープ上で隣合う複数のリード群を電気的に接続
してあることを特徴とする。
プは、テープ上で隣合う複数のリード群を電気的に接続
してあることを特徴とする。
【0008】
【作用】本発明のTABテープに複数の集積回路チップ
を実装して通電エージング試験を施す場合、隣合う複数
のリード群が電気的に接続されているので、1箇所の電
極コンタクトにより複数の集積回路チップに同時に試験
用の電圧を印加できる。
を実装して通電エージング試験を施す場合、隣合う複数
のリード群が電気的に接続されているので、1箇所の電
極コンタクトにより複数の集積回路チップに同時に試験
用の電圧を印加できる。
【0009】
【実施例】以下、本発明をその実施例を示す図面に基づ
いて具体的に説明する。
いて具体的に説明する。
【0010】図1は、本発明に係るTABテープに複数
の集積回路チップを連続的に実装した状態を示す模式的
平面図である。図において、1は実装に使用されるTA
Bテープである。TABテープ1は、絶縁性を有する長
尺のテープ基材2と、テープ基材2上に形成された多数
のリードからなる複数のリード群3と、これらのリード
と一体にテープ基材2上形成された多数のテストパッド
からなる複数のパッド群4とから構成されている。テー
プ基材2は、例えばポリイミド等の絶縁性を有する材質
からなり、幅35mmの写真用フィルムと同様の外形を
有する。また、テープ基材2の幅方向の両端部には、送
り制御と位置決めとを兼ねた多数のスプロケット穴5が
長手方向に列状に設けられている。TABテープ1(テ
ープ基材2)には、等間隔に列状に配置した態様にて、
多数の集積回路チップ6a, 6b, 6c,…(図面
には3個のみ図示)が連続して実装されている。1個の
集積回路チップは1つのリード群3及びパッド群4と対
応しており、各集積回路チップ6a, 6b, 6cの
各電極(図示せず)と対応する各リード群3のリード3
a, 3b, 3c, 3d, 3e, 3f, 3g
, 3h, 3i, 3jとが接続されている。各パッ
ド群4は、電気検査用のテストパッド4a, 4b,
4c, 4d, 4e, 4f, 4g, 4h, 4
i, 4jから構成されており、各テストパッド4a〜
4jと各リード3a〜3jとは夫々一体の導体パターン
にて形成されている。集積回路チップ6aにおける電源
側のテストパッド4jと、集積回路チップ6aに隣合う
集積回路チップ6bにおける電源側のテストパッド4j
とは、電源パターン7aにて電気的に接続されている。 また、集積回路チップ6aにおける接地側のテストパッ
ド4eと、集積回路チップ6bにおける接地側のテスト
パッド4eとは、接地パターン8aにて電気的に接続さ
れている。集積回路チップ6cにおける電源側のテスト
パッド4jは、集積回路チップ6c, …共通の電源パ
ターン7bに接続され、集積回路チップ6cにおける接
地側のテストパッド4eは、集積回路チップ6c, …
共通の接地パターン8bに接続されている。
の集積回路チップを連続的に実装した状態を示す模式的
平面図である。図において、1は実装に使用されるTA
Bテープである。TABテープ1は、絶縁性を有する長
尺のテープ基材2と、テープ基材2上に形成された多数
のリードからなる複数のリード群3と、これらのリード
と一体にテープ基材2上形成された多数のテストパッド
からなる複数のパッド群4とから構成されている。テー
プ基材2は、例えばポリイミド等の絶縁性を有する材質
からなり、幅35mmの写真用フィルムと同様の外形を
有する。また、テープ基材2の幅方向の両端部には、送
り制御と位置決めとを兼ねた多数のスプロケット穴5が
長手方向に列状に設けられている。TABテープ1(テ
ープ基材2)には、等間隔に列状に配置した態様にて、
多数の集積回路チップ6a, 6b, 6c,…(図面
には3個のみ図示)が連続して実装されている。1個の
集積回路チップは1つのリード群3及びパッド群4と対
応しており、各集積回路チップ6a, 6b, 6cの
各電極(図示せず)と対応する各リード群3のリード3
a, 3b, 3c, 3d, 3e, 3f, 3g
, 3h, 3i, 3jとが接続されている。各パッ
ド群4は、電気検査用のテストパッド4a, 4b,
4c, 4d, 4e, 4f, 4g, 4h, 4
i, 4jから構成されており、各テストパッド4a〜
4jと各リード3a〜3jとは夫々一体の導体パターン
にて形成されている。集積回路チップ6aにおける電源
側のテストパッド4jと、集積回路チップ6aに隣合う
集積回路チップ6bにおける電源側のテストパッド4j
とは、電源パターン7aにて電気的に接続されている。 また、集積回路チップ6aにおける接地側のテストパッ
ド4eと、集積回路チップ6bにおける接地側のテスト
パッド4eとは、接地パターン8aにて電気的に接続さ
れている。集積回路チップ6cにおける電源側のテスト
パッド4jは、集積回路チップ6c, …共通の電源パ
ターン7bに接続され、集積回路チップ6cにおける接
地側のテストパッド4eは、集積回路チップ6c, …
共通の接地パターン8bに接続されている。
【0011】図2は、このように集積回路チップをTA
Bテープに実装したものを、通電エージング試験を行な
うべく、エージング装置に取付けた状態を示す模式的平
面図である。図において、図1と同番号を付した部分は
同一部分を示す。集積回路チップ6cにおける電源側の
テストパッド4jと、集積回路チップ6cに隣合って連
続する集積回路チップ6d, 6e, 6fにおける電
源側の各テストパッド4j, 4j, 4jとは電源パ
ターン7bにて電気的に接続されている。また、集積回
路チップ6cにおける接地側のテストパッド4eと、集
積回路チップ6d, 6e, 6fにおける接地側の各
テストパッド4e, 4e, 4eとは接地パターン8
bにて電気的に接続されている。集積回路チップ6gに
おける電源側のテストパッド4jは、集積回路チップ6
g, …共通の電源パターン7cに接続され、集積回路
チップ6gにおける接地側のテストパッド4eは、集積
回路チップ6g, …共通の接地パターン8cに接続さ
れている。
Bテープに実装したものを、通電エージング試験を行な
うべく、エージング装置に取付けた状態を示す模式的平
面図である。図において、図1と同番号を付した部分は
同一部分を示す。集積回路チップ6cにおける電源側の
テストパッド4jと、集積回路チップ6cに隣合って連
続する集積回路チップ6d, 6e, 6fにおける電
源側の各テストパッド4j, 4j, 4jとは電源パ
ターン7bにて電気的に接続されている。また、集積回
路チップ6cにおける接地側のテストパッド4eと、集
積回路チップ6d, 6e, 6fにおける接地側の各
テストパッド4e, 4e, 4eとは接地パターン8
bにて電気的に接続されている。集積回路チップ6gに
おける電源側のテストパッド4jは、集積回路チップ6
g, …共通の電源パターン7cに接続され、集積回路
チップ6gにおける接地側のテストパッド4eは、集積
回路チップ6g, …共通の接地パターン8cに接続さ
れている。
【0012】電源パターン7a, 7bにはエージング
装置の電源電極9a, 9bが接触しており、接地パタ
ーン8a, 8bには集積回路チップ列を挟んで電源電
極9a, 9bと対向する位置にエージング装置の接地
電極10a, 10bが接触している。電源電極9aは
電源線11aを介して電源12a に接続しており、接
地電極10a は接地線13a を介して電源12aに
接続している。また、電源電極9bは電源線11b を
介して電源12b に接続しており、接地電極10b
は接地線13b を介して電源12b に接続している
。
装置の電源電極9a, 9bが接触しており、接地パタ
ーン8a, 8bには集積回路チップ列を挟んで電源電
極9a, 9bと対向する位置にエージング装置の接地
電極10a, 10bが接触している。電源電極9aは
電源線11aを介して電源12a に接続しており、接
地電極10a は接地線13a を介して電源12aに
接続している。また、電源電極9bは電源線11b を
介して電源12b に接続しており、接地電極10b
は接地線13b を介して電源12b に接続している
。
【0013】次に、通電エージング試験の動作について
説明する。
説明する。
【0014】集積回路チップ6a, 6bの電源電極及
び接地電極との間に、共通の電源12a により電源電
極9a, 接地電極10a を介して電圧が印加され、
初期故障の有無が検出される。また、集積回路チップ6
c, 6d, 6e, 6fの電源電極及び接地電極と
の間に、共通の電源12b により電源電極9b, 接
地電極10b を介して電圧が印加され、初期故障の有
無が検出される。なお、電源電極9a, 9b(接地電
極10a, 10b)間の距離Lを、所定長さ以下に制
限しておくことにより、電源12a と電源12b と
の短絡及び相互干渉を防止できる。
び接地電極との間に、共通の電源12a により電源電
極9a, 接地電極10a を介して電圧が印加され、
初期故障の有無が検出される。また、集積回路チップ6
c, 6d, 6e, 6fの電源電極及び接地電極と
の間に、共通の電源12b により電源電極9b, 接
地電極10b を介して電圧が印加され、初期故障の有
無が検出される。なお、電源電極9a, 9b(接地電
極10a, 10b)間の距離Lを、所定長さ以下に制
限しておくことにより、電源12a と電源12b と
の短絡及び相互干渉を防止できる。
【0015】このように、本発明のTABテープを用い
た実装において通電エージング試験を施す場合、複数の
集積回路チップを一単位として各集積回路チップの電源
電極,接地電極間に所定電圧を印加し、初期故障を発見
する。従って、各集積回路チップに応じて各1個の電源
電極及び接地電極を必要とした従来例のエージング装置
に比べて、本発明のTABテープを用いる場合には、そ
の電源電極,接地電極の装備点数を大幅に削減したエー
ジング装置を用いて通電エージング試験が可能である。 なお、すべての集積回路チップにおける電源を共通とす
るのではなく、複数のブロックに分割してブロック単位
にて通電エージング試験を行なうようにしているので、
不良な集積回路チップの存在により同一ブロック内で発
生する電源短絡等の不具合が他のブロックに波及するこ
とはなく、集積回路の破壊等の被害を最小限に抑えるこ
とができる。
た実装において通電エージング試験を施す場合、複数の
集積回路チップを一単位として各集積回路チップの電源
電極,接地電極間に所定電圧を印加し、初期故障を発見
する。従って、各集積回路チップに応じて各1個の電源
電極及び接地電極を必要とした従来例のエージング装置
に比べて、本発明のTABテープを用いる場合には、そ
の電源電極,接地電極の装備点数を大幅に削減したエー
ジング装置を用いて通電エージング試験が可能である。 なお、すべての集積回路チップにおける電源を共通とす
るのではなく、複数のブロックに分割してブロック単位
にて通電エージング試験を行なうようにしているので、
不良な集積回路チップの存在により同一ブロック内で発
生する電源短絡等の不具合が他のブロックに波及するこ
とはなく、集積回路の破壊等の被害を最小限に抑えるこ
とができる。
【0016】
【発明の効果】以上のように、本発明のTABテープを
使用する場合には、TABテープ上での電源パターン及
び接地パターンを複数の集積回路チップにおいて共通化
したので、通電エージング試験において使用するエージ
ング装置の電源電極,接地電極の数を従来に比べて大幅
に低減することができ、エージング装置の小型化,簡素
化を図ることができる等、本発明は優れた効果を奏する
。
使用する場合には、TABテープ上での電源パターン及
び接地パターンを複数の集積回路チップにおいて共通化
したので、通電エージング試験において使用するエージ
ング装置の電源電極,接地電極の数を従来に比べて大幅
に低減することができ、エージング装置の小型化,簡素
化を図ることができる等、本発明は優れた効果を奏する
。
【図1】本発明に係るTABテープに複数の集積回路チ
ップを連続的に実装した状態を示す模式的平面図である
。
ップを連続的に実装した状態を示す模式的平面図である
。
【図2】図1に示すものを、通電エージング試験用のエ
ージング装置に取付けた状態を示す模式的平面図である
。
ージング装置に取付けた状態を示す模式的平面図である
。
【図3】従来のTABテープに複数の集積回路チップを
連続的に実装した状態を示す模式的平面図である。
連続的に実装した状態を示す模式的平面図である。
1 TABテープ
2 テープ基材
3 リード群
3a,3b,3c,3d,3e,3f,3g,3h,3
i,3j リード4 パッド群 4a,4b,4c,4d,4e,4f,4g,4h,4
i,4j テストパッド6a,6b,6c,6d,6e
,6f,6g 集積回路チップ7a,7b,7c
電源パターン 8a,8b,8c 接地パターン
i,3j リード4 パッド群 4a,4b,4c,4d,4e,4f,4g,4h,4
i,4j テストパッド6a,6b,6c,6d,6e
,6f,6g 集積回路チップ7a,7b,7c
電源パターン 8a,8b,8c 接地パターン
Claims (1)
- 【請求項1】 複数のリードから構成されるリード群
を列状に複数有し、各リード群に1個の集積回路チップ
を接続するように構成したTABテープにおいて、連続
した隣合う複数のリード群が接続してあることを特徴と
するTABテープ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9188891A JPH04322438A (ja) | 1991-04-23 | 1991-04-23 | Tabテープ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9188891A JPH04322438A (ja) | 1991-04-23 | 1991-04-23 | Tabテープ |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04322438A true JPH04322438A (ja) | 1992-11-12 |
Family
ID=14039100
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP9188891A Pending JPH04322438A (ja) | 1991-04-23 | 1991-04-23 | Tabテープ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH04322438A (ja) |
-
1991
- 1991-04-23 JP JP9188891A patent/JPH04322438A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7394266B2 (en) | Ultra-short low-force vertical probe test head | |
US5517036A (en) | Tape carrier, and test apparatus for the same | |
JPH0396246A (ja) | Tabテープ | |
US6249114B1 (en) | Electronic component continuity inspection method and apparatus | |
US4705329A (en) | Apparatus for electrical function checking of wiring matrices | |
US5982184A (en) | Test head for integrated circuits | |
JPS6256872A (ja) | 配線領域の電気的機能試験装置 | |
JP3670979B2 (ja) | テープキャリアパッケージ及びその製造方法 | |
JP3604233B2 (ja) | 検査用ヘッド | |
JPH04322438A (ja) | Tabテープ | |
KR102195561B1 (ko) | 전기적 접속 장치 | |
JPS612338A (ja) | 検査装置 | |
US6469494B1 (en) | Programmable connector | |
JP2967603B2 (ja) | テープオートメイテッドボンディング半導体装置 | |
JPH07211756A (ja) | 半導体チップにバーン・イン操作を実施するための方法 | |
JPH04302449A (ja) | Tabテープ | |
JPH09207366A (ja) | サーマルヘッドおよびその製造方法 | |
JPH05206383A (ja) | 半導体ウエハー及びその検査方法 | |
JPH0590333A (ja) | フイルム実装型半導体装置 | |
WO1989009493A1 (en) | Burn-in pads for tab interconnect structures | |
JP4192156B2 (ja) | 半導体装置の検査方法 | |
JP3408757B2 (ja) | バーンイン装置 | |
JPH09191169A (ja) | 印刷配線板 | |
WO1982001803A1 (en) | Multiple terminal two conductor layer burn-in tape | |
JPH05215814A (ja) | 半導体デバイスの検査装置 |