JPH04318956A - Automatic arranging/wiring device - Google Patents

Automatic arranging/wiring device

Info

Publication number
JPH04318956A
JPH04318956A JP3085166A JP8516691A JPH04318956A JP H04318956 A JPH04318956 A JP H04318956A JP 3085166 A JP3085166 A JP 3085166A JP 8516691 A JP8516691 A JP 8516691A JP H04318956 A JPH04318956 A JP H04318956A
Authority
JP
Japan
Prior art keywords
physical information
database
block
arrangement
automatic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3085166A
Other languages
Japanese (ja)
Inventor
Kazuyuki Sakaguchi
坂口 和志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP3085166A priority Critical patent/JPH04318956A/en
Publication of JPH04318956A publication Critical patent/JPH04318956A/en
Pending legal-status Critical Current

Links

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

PURPOSE:To be able to perform automatic arrangement of a block cell as to a special arrangement hitherto required a manual arrangement while shortening a working hour in a block cell arrangement and shortening a construction period in a layout design of a semiconductor integrated circuit. CONSTITUTION:The data, in which a physical information able to specify a special arrangement condition is added for each block cell, are inputted into a data base 7 by a new physical information adding means 8. An automatic arrangement means 4 reads out such a physical information from the data base 7 in order to perform automatic arrangement of each block cell according to the read-out data.

Description

【発明の詳細な説明】[Detailed description of the invention]

【0001】0001

【産業上の利用分野】本発明は、CADを用いた半導体
集積回路のレイアウト設計における自動配置配線装置に
関し、特にブロックセルの自動配置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an automatic placement and routing apparatus for designing the layout of semiconductor integrated circuits using CAD, and more particularly to automatic placement of block cells.

【0002】0002

【従来の技術】図8は、従来のこのような自動配置配線
装置の構成を示すブロック図である。図において、1は
各種データをデータベース7ヘ入力する入力部を示す。 また、データベース7からは各種のデータが出力部2へ
出力される。データベース7には、データベース7から
読出したデータに応じて自動配線を行う自動配線手段3
と、データベース7から読出したデータに応じてブロッ
クセルの自動配置を行う自動配置手段4と、データベー
ス7から読出したデータに応じてマニュアル配線及びブ
ロックセルのマニュアル配置を行うエディタ手段5と、
集積回路の面積を縮小するコンパクション手段6とが接
続されている。
2. Description of the Related Art FIG. 8 is a block diagram showing the structure of such a conventional automatic placement and wiring apparatus. In the figure, reference numeral 1 indicates an input section for inputting various data into the database 7. Further, various data are outputted from the database 7 to the output section 2. The database 7 includes automatic wiring means 3 that performs automatic wiring according to data read from the database 7.
automatic placement means 4 for automatically placing block cells in accordance with data read from database 7; editor means 5 for performing manual wiring and manual placement of block cells in accordance with data read from database 7;
A compaction means 6 for reducing the area of the integrated circuit is connected.

【0003】次に、このような構成の従来の装置におけ
る動作について、その手順を示す図9及び物理情報を示
す図10を参照して説明する。
Next, the operation of the conventional apparatus having such a configuration will be explained with reference to FIG. 9 showing its procedure and FIG. 10 showing physical information.

【0004】回路図よりブロックセル間の接続情報を抽
出する(S11)。次に、レイアウト図より自動配置配
線用のブロックセルを作成し(S12)、図10に示す
ような物理情報を抽出する(S13)。抽出した接続情
報及び物理情報を入力部1からデータベース7に入力す
る。次に、これらの情報をもとに、ブロックセルの配置
を考慮する必要がない場合は、ブロックセル間の配線が
最適に行えるような位置に、ブロックセルを自動配置手
段4により自動配置する(S15)。ブロックセルの配
置を完了した後、電源,グランド,クリティカルネット
の配線をエディタ手段5を使用してマニュアル配線し、
残りの配線を自動配線手段3により自動配線する(S1
6)。配線が完了した後、コンパクション手段6を用い
て集積回路の面積を縮小していく(S17)。一方、ブ
ロックセルの配置を考慮する場合には、エディタ手段5
を使用してブロックセルをマニュアル配置した(S14
)後、S16,S17の動作を行う。
Connection information between block cells is extracted from the circuit diagram (S11). Next, block cells for automatic placement and wiring are created from the layout diagram (S12), and physical information as shown in FIG. 10 is extracted (S13). The extracted connection information and physical information are input into the database 7 from the input unit 1. Next, based on this information, if there is no need to consider the placement of the block cells, the automatic placement means 4 automatically places the block cells at positions where wiring between the block cells can be optimally performed ( S15). After completing the block cell placement, manually route the power supply, ground, and critical net using the editor means 5.
The remaining wiring is automatically routed by the automatic wiring means 3 (S1
6). After the wiring is completed, the area of the integrated circuit is reduced using the compaction means 6 (S17). On the other hand, when considering the arrangement of block cells, the editor means 5
The block cells were manually placed using (S14
), the operations of S16 and S17 are performed.

【0005】[0005]

【発明が解決しようとする課題】従来の自動配置配線装
置は、ブロックセルの配置を考慮する必要がある場合、
例えば特定のブロックセルを近づけて配置する必要があ
る場合には、これらのブロックセルの自動配置を行えな
いのでマニュアル配置しなければならず、非常に作業時
間がかかるという問題点がある。
[Problems to be Solved by the Invention] Conventional automatic placement and routing devices, when it is necessary to consider the placement of block cells,
For example, if specific block cells need to be placed close to each other, these block cells cannot be placed automatically and must be placed manually, which poses a problem in that it takes a lot of time.

【0006】本発明はかかる事情に鑑みてなされたもの
であり、ブロックセルの配置を考慮する必要がある場合
においても、ブロックセルの自動配置が可能である自動
配置配線装置を提供することを目的とする。
The present invention has been made in view of the above circumstances, and it is an object of the present invention to provide an automatic placement and routing device that can automatically place block cells even when the placement of block cells needs to be considered. shall be.

【0007】[0007]

【課題を解決するための手段】本発明に係る自動配置配
線装置は、自動配置配線用のブロックセルを作成する際
に各ブロックセルの配置条件を特定する物理情報(グル
ープ名、グループ内でのセルの方向、グループ内でのセ
ル段、集積回路におけるグループの位置等の物理情報)
をデータベースに入力する手段と、これらの物理情報を
もとにブロックセルの自動配置を行う手段とを備えたこ
とを特徴とする。
[Means for Solving the Problems] The automatic placement and routing device according to the present invention provides physical information (group name, within group) that specifies placement conditions for each block cell when creating block cells for automatic placement and routing. physical information such as cell orientation, cell stage within a group, and group position in an integrated circuit)
The present invention is characterized by comprising means for inputting information into a database, and means for automatically arranging block cells based on this physical information.

【0008】[0008]

【作用】本発明の自動配置配線装置にあっては、このよ
うな物理情報を入力する手段とブロックセルを自動配置
する手段とを有しているので、ブロックセルが特別な配
置条件を満たす必要がある場合においても、これらの物
理情報に基づいてブロックセルはこの特別な位置に自動
配置される。。
[Operation] The automatic placement and routing device of the present invention has a means for inputting such physical information and a means for automatically arranging block cells, so there is no need for block cells to satisfy special placement conditions. Even if there is a block cell, the block cell is automatically placed in this special position based on this physical information. .

【0009】[0009]

【実施例】以下、本発明の実施例について具体的に説明
する。
[Examples] Examples of the present invention will be explained in detail below.

【0010】図1は、本発明に係る自動配置配線装置の
構成を示すブロック図である。図において、1は各種デ
ータをデータベース7ヘ入力する入力部を示す。また、
データベース7からは各種のデータが出力部2へ出力さ
れる。データベース7には、データベース7から読出し
たデータに応じて自動配線を行う自動配線手段3と、デ
ータベース7から読出したデータに応じてブロックセル
の自動配置を行う自動配置手段4と、データベース7か
ら読出したデータに応じてマニュアル配線及びブロック
セルのマニュアル配置を行うエディタ手段5と、集積回
路の面積を縮小するコンパクション手段6と、各ブロッ
クセルにおいて特別な配置条件が設定されている場合に
この配置条件を特定するための新規な物理情報をデータ
ベース7に追加する新規物理情報追加手段8とが接続さ
れている。
FIG. 1 is a block diagram showing the configuration of an automatic placement and routing apparatus according to the present invention. In the figure, reference numeral 1 indicates an input section for inputting various data into the database 7. Also,
Various data are output from the database 7 to the output section 2. The database 7 includes automatic wiring means 3 that performs automatic wiring according to the data read from the database 7, automatic placement means 4 that automatically places block cells according to the data read from the database 7, and automatic wiring means 4 that performs automatic wiring according to the data read from the database 7. an editor means 5 that performs manual wiring and manual placement of block cells according to the data; a compaction means 6 that reduces the area of the integrated circuit; and when special placement conditions are set for each block cell, this arrangement condition is New physical information adding means 8 for adding new physical information for specifying to the database 7 is connected.

【0011】次に、このような構成をなす本発明の自動
配置配線装置の動作について、その手順を示す図2を参
照して説明する。
Next, the operation of the automatic placement and wiring apparatus of the present invention having such a configuration will be explained with reference to FIG. 2 showing its procedure.

【0012】回路図よりブロックセル間の接続情報を抽
出する(S1)。次に、レイアウト図より自動配置配線
用のブロックセルを作成する(S2)。新規物理情報追
加手段8により、各ブロックセルについて、グループ名
、グループ内でのセルの方向、グループ内でのセル段、
集積回路上でのグループの位置を示す物理情報をデータ
ベース7に付加する。次に、従来と同様の物理情報を抽
出し(S3)、抽出した情報を入力部1からデータベー
ス7に入力する。データベース7に収納される各ブロッ
クセルにおける物理情報は、図3に示すようになる。
Connection information between block cells is extracted from the circuit diagram (S1). Next, block cells for automatic placement and wiring are created from the layout diagram (S2). The new physical information adding means 8 adds, for each block cell, the group name, the direction of the cell within the group, the cell stage within the group,
Physical information indicating the position of the group on the integrated circuit is added to the database 7. Next, physical information similar to the conventional one is extracted (S3), and the extracted information is input into the database 7 from the input section 1. The physical information in each block cell stored in the database 7 is as shown in FIG.

【0013】次に、自動配置手段4により、図4のよう
に、データベース7からブロックセル名,グループ名を
読み取って同一グループ名のブロックセルを集め、図5
のように、データベース7から各ブロックセル毎のグル
ープ内のセルの方向(図中×)を読み取って各ブロック
セルの方向を決め、図6のように、データベース7から
グループ内のセル段(図中(i,j))を読み取ってグ
ループ内でのセルの位置を決め、図7のように、データ
ベース7から集積回路におけるグループの相対位置(図
中(i,j))を読み取って集積回路上でのグループの
位置を決める。以上のように行うことにより、ブロック
セルの自動配置を完了する(S4)。
Next, as shown in FIG. 4, the automatic placement means 4 reads the block cell name and group name from the database 7 and collects block cells with the same group name.
As shown in FIG. The relative position of the group in the integrated circuit ((i, j) in the figure is read from the database 7 as shown in FIG. 7 to determine the position of the cell within the group. Determine the position of the group above. By performing as described above, automatic arrangement of block cells is completed (S4).

【0014】ブロックセルの配置完了後、電源,グラン
ド,クリティカルネット等の配線をエディタ手段5を使
用してマニュアル配線し、残りの配線を自動配線手段3
により自動配線する(S5)。配線が完了した後、コン
パクション手段6を用いて集積回路の面積を縮小してい
く(S6)。
After completing the arrangement of the block cells, the power, ground, critical net, etc. are manually routed using the editor means 5, and the remaining wires are routed using the automatic wiring means 3.
Automatic wiring is performed (S5). After the wiring is completed, the area of the integrated circuit is reduced using the compaction means 6 (S6).

【0015】[0015]

【発明の効果】以上のように、本発明の自動配置配線装
置では、従来マニュアル配置を必要としていた特別な配
置についてもブロックセルの自動配置が可能となり、ブ
ロックセル配置における作業時間を短縮でき、半導体集
積回路のレイアウト設計の工期短縮を図ることができる
As described above, with the automatic placement and routing device of the present invention, it is possible to automatically place block cells even in special placements that conventionally required manual placement, and the work time for block cell placement can be reduced. It is possible to shorten the construction period for designing the layout of a semiconductor integrated circuit.

【図面の簡単な説明】[Brief explanation of the drawing]

【図1】本発明の装置構成を示すブロック図である。FIG. 1 is a block diagram showing a device configuration of the present invention.

【図2】本発明における動作手順を示すフローチャート
である。
FIG. 2 is a flowchart showing the operating procedure in the present invention.

【図3】本発明における物理情報を示す模式図である。FIG. 3 is a schematic diagram showing physical information in the present invention.

【図4】本発明におけるブロックセルのグループ化を示
す模式図である。
FIG. 4 is a schematic diagram showing grouping of block cells in the present invention.

【図5】本発明におけるブロックセルの方向決めを示す
模式図である。
FIG. 5 is a schematic diagram showing orientation of block cells in the present invention.

【図6】本発明におけるブロックセルの位置決めを示す
模式図である。
FIG. 6 is a schematic diagram showing the positioning of block cells in the present invention.

【図7】本発明における集積回路上でのグループの位置
決めを示す模式図である。
FIG. 7 is a schematic diagram showing the positioning of groups on an integrated circuit according to the present invention.

【図8】従来例の装置構成を示すブロック図である。FIG. 8 is a block diagram showing the configuration of a conventional device.

【図9】従来例における動作手順を示すフローチャート
である。
FIG. 9 is a flowchart showing an operation procedure in a conventional example.

【図10】従来例における物理情報を示す模式図である
FIG. 10 is a schematic diagram showing physical information in a conventional example.

【符号の説明】[Explanation of symbols]

3  自動配線手段 4  自動配置手段 7  データベース 8  新規物理情報追加手段 3 Automatic wiring means 4 Automatic placement means 7 Database 8 New physical information addition means

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】  半導体集積回路をレイアウト設計する
際に、データベースに収納された物理情報に基づいて前
記半導体集積回路を構成する各ブロックセルを自動配置
する装置であって、前記各ブロックセルの配置条件を特
定する物理情報を前記データベースに入力する手段と、
前記データベースからのこの物理情報に基づいて前記各
ブロックセルを自動配置する手段とを備えることを特徴
とする自動配置配線装置。
1. An apparatus for automatically arranging each block cell constituting the semiconductor integrated circuit based on physical information stored in a database when designing the layout of a semiconductor integrated circuit, the apparatus comprising: means for inputting physical information specifying conditions into the database;
and means for automatically arranging each of the block cells based on the physical information from the database.
JP3085166A 1991-04-17 1991-04-17 Automatic arranging/wiring device Pending JPH04318956A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3085166A JPH04318956A (en) 1991-04-17 1991-04-17 Automatic arranging/wiring device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3085166A JPH04318956A (en) 1991-04-17 1991-04-17 Automatic arranging/wiring device

Publications (1)

Publication Number Publication Date
JPH04318956A true JPH04318956A (en) 1992-11-10

Family

ID=13851081

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3085166A Pending JPH04318956A (en) 1991-04-17 1991-04-17 Automatic arranging/wiring device

Country Status (1)

Country Link
JP (1) JPH04318956A (en)

Similar Documents

Publication Publication Date Title
JP3535804B2 (en) Method for designing flip-chip type semiconductor device
JPH04211154A (en) Layout method for integrated circuit
JP2002334933A (en) Integrated circuit having tap cell and method of arranging tap cell in integrated circuit
JPH05243382A (en) Floor plan device
US5391900A (en) Integrated circuit having power trunk line and method for layout of power trunk line
WO2023013707A1 (en) Design assistance device, design assistance program, and design assistance method
JPH04318956A (en) Automatic arranging/wiring device
JP3848685B2 (en) Method for supporting placement of semiconductor integrated circuit
JP3824203B2 (en) Electrical and electronic circuit diagram creation device
JP3147080B2 (en) Automatic placement and routing apparatus for semiconductor integrated circuit, method therefor, and recording medium recording the method
JP2910734B2 (en) Layout method
JP2766284B2 (en) Layout support device for semiconductor integrated circuit
JP2653584B2 (en) Place and Route Editor
JP2580982B2 (en) LSI power supply wiring layout system
JP2933584B2 (en) Semiconductor integrated circuit device and macro terminal clamp processing method
JP3849530B2 (en) Layout method of semiconductor integrated circuit
JPH0445559A (en) Automatic arranging and wiring systems
JPH02298048A (en) Automatic layout system
JPH1167917A (en) Automatic placing and wiring system
JP2703061B2 (en) Automatic design method of semiconductor integrated circuit
JP2946682B2 (en) Integrated circuit design equipment
JP3048046B2 (en) Semiconductor integrated circuit wiring method
JPH05235167A (en) Automatic wiring system
JPH06332970A (en) Mounting layout chart generator
JPH0520392A (en) Design supporting device for lsi system