JPH04312992A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH04312992A JPH04312992A JP3052629A JP5262991A JPH04312992A JP H04312992 A JPH04312992 A JP H04312992A JP 3052629 A JP3052629 A JP 3052629A JP 5262991 A JP5262991 A JP 5262991A JP H04312992 A JPH04312992 A JP H04312992A
- Authority
- JP
- Japan
- Prior art keywords
- devices
- board
- type device
- surface mount
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 13
- 239000000758 substrate Substances 0.000 claims description 4
- 238000004806 packaging method and process Methods 0.000 abstract description 6
- 230000009977 dual effect Effects 0.000 abstract description 2
- 238000000034 method Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【0001】
【産業上の利用分野】この発明は半導体装置に関し、特
に複数の半導体ディバイスの実装に関する。
に複数の半導体ディバイスの実装に関する。
【0002】
【従来の技術】図3はサーフェンスマウントディバイス
としての挿入形ディバイスの1種であるデュアルインラ
インパッケージ(以下DIPという)形ディバイス1の
斜視図、図4は図3に示したDIP形ディバス1の側面
図、図5はDIP形ディバイス1を印刷配線基板3に取
り付けた従来の半導体装置の側面図である。
としての挿入形ディバイスの1種であるデュアルインラ
インパッケージ(以下DIPという)形ディバイス1の
斜視図、図4は図3に示したDIP形ディバス1の側面
図、図5はDIP形ディバイス1を印刷配線基板3に取
り付けた従来の半導体装置の側面図である。
【0003】DIP形ディバイス1は、図5に示すよう
に外部接続リード2を印刷配線基板3に差し込んで印刷
配線基板3の片面に搭載されている。
に外部接続リード2を印刷配線基板3に差し込んで印刷
配線基板3の片面に搭載されている。
【0004】
【発明が解決しようとする課題】従来の半導体装置は、
DIP形ディバイス1の外部接続リード2を印刷配線基
板3に挿入して構成している。そのため、DIP形ディ
バイス1は印刷配線基板3の片面にしか実装できず、、
DIP形ディバイス1の搭載数は印刷配線基板3の外形
寸法(面積)に制限されてしまい、DIP形ディバイス
1の実装密度に限界があるという問題点があった。
DIP形ディバイス1の外部接続リード2を印刷配線基
板3に挿入して構成している。そのため、DIP形ディ
バイス1は印刷配線基板3の片面にしか実装できず、、
DIP形ディバイス1の搭載数は印刷配線基板3の外形
寸法(面積)に制限されてしまい、DIP形ディバイス
1の実装密度に限界があるという問題点があった。
【0005】この発明は上記のような問題点を解決する
ためになされたもので、ディバイスの実装密度が高い半
導体装置を得ることを目的とする。
ためになされたもので、ディバイスの実装密度が高い半
導体装置を得ることを目的とする。
【0006】
【課題を解決するための手段】この発明に係る半導体装
置は、面実装形ディバイスを基板両面に実装したことを
特徴とする。
置は、面実装形ディバイスを基板両面に実装したことを
特徴とする。
【0007】
【作用】この発明においては、面実装形ディバイスを用
いたので、ディバイスを基板の両面に搭載できる。
いたので、ディバイスを基板の両面に搭載できる。
【0008】
【実施例】図1はこの発明に係る半導体装置の一実施例
を示す図である。10はスモールアウトラインパッケー
ジ(SOP)形等の面実装形ディバイスである。面実装
形ディバアイス10は、DIP形ディバイス1の場合と
異なり、外部接続用リード2を印刷配線基板3に挿入す
ることなく印刷配線基板3に実装できる。そのため、面
実装形ディバイスは図1に示すように印刷配線基板3の
表面および裏面の両面に実装することができ、ディバイ
スの実装密度は従来より2倍になり、同一面積の印刷配
線基板3に搭載できるディバイスの数が多くなる。
を示す図である。10はスモールアウトラインパッケー
ジ(SOP)形等の面実装形ディバイスである。面実装
形ディバアイス10は、DIP形ディバイス1の場合と
異なり、外部接続用リード2を印刷配線基板3に挿入す
ることなく印刷配線基板3に実装できる。そのため、面
実装形ディバイスは図1に示すように印刷配線基板3の
表面および裏面の両面に実装することができ、ディバイ
スの実装密度は従来より2倍になり、同一面積の印刷配
線基板3に搭載できるディバイスの数が多くなる。
【0009】図2はこの発明の他の実施例を示す図であ
る。この実施例では面実装形ディバイス10が両面に実
装された印刷配線基板3をクリップリード20を用いて
基板30の表面および裏面の両面に取り付けている。こ
のような構成にすると、ディバイスの実装密度が図1に
示した半導体装置の2倍になり、同一面積の印刷配線基
板3に搭載できるディバイスの数が従来よりさらに多く
なる。さらに、何層にも上記のように両面に面実装形デ
ィバイスを実装した印刷配線基板3を重ねるとさらにデ
ィバイスの実装密度が高くなる。
る。この実施例では面実装形ディバイス10が両面に実
装された印刷配線基板3をクリップリード20を用いて
基板30の表面および裏面の両面に取り付けている。こ
のような構成にすると、ディバイスの実装密度が図1に
示した半導体装置の2倍になり、同一面積の印刷配線基
板3に搭載できるディバイスの数が従来よりさらに多く
なる。さらに、何層にも上記のように両面に面実装形デ
ィバイスを実装した印刷配線基板3を重ねるとさらにデ
ィバイスの実装密度が高くなる。
【0010】
【発明の効果】以上のようにこの発明によれば、面実装
形ディバイスを用いたので、ディバイスを基板の両面に
実装できる。その結果、ディバイスの実装密度が高くな
り、同一面積の基板に搭載できるディバイスの数が多く
なるという効果がある。
形ディバイスを用いたので、ディバイスを基板の両面に
実装できる。その結果、ディバイスの実装密度が高くな
り、同一面積の基板に搭載できるディバイスの数が多く
なるという効果がある。
【図1】この発明に係る半導体装置の一実施例を示す図
である。
である。
【図2】この発明に係る半導体装置の他の実施例を示す
図である。
図である。
【図3】DIP形ディバイスの斜視図である。
【図4】DIP形ディバイスの側面図である。
【図5】DIP形ディバイスが搭載された従来の半導体
装置を示す図である。
装置を示す図である。
3 印刷配線基板
10 面実装形ディバイス
Claims (1)
- 【請求項1】 面実装形ディバイスを基板両面に実装
したことを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3052629A JPH04312992A (ja) | 1991-03-18 | 1991-03-18 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3052629A JPH04312992A (ja) | 1991-03-18 | 1991-03-18 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04312992A true JPH04312992A (ja) | 1992-11-04 |
Family
ID=12920114
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3052629A Pending JPH04312992A (ja) | 1991-03-18 | 1991-03-18 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH04312992A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1999036959A1 (en) * | 1998-01-20 | 1999-07-22 | Viking Components, Inc. | High-density computer modules with stacked parallel-plane packaging |
US6222739B1 (en) | 1998-01-20 | 2001-04-24 | Viking Components | High-density computer module with stacked parallel-plane packaging |
CN1093318C (zh) * | 1996-03-29 | 2002-10-23 | 三菱电机株式会社 | 半导体装置及其制造方法 |
-
1991
- 1991-03-18 JP JP3052629A patent/JPH04312992A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1093318C (zh) * | 1996-03-29 | 2002-10-23 | 三菱电机株式会社 | 半导体装置及其制造方法 |
WO1999036959A1 (en) * | 1998-01-20 | 1999-07-22 | Viking Components, Inc. | High-density computer modules with stacked parallel-plane packaging |
US6222739B1 (en) | 1998-01-20 | 2001-04-24 | Viking Components | High-density computer module with stacked parallel-plane packaging |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0679990A (ja) | Icメモリカード | |
US5200917A (en) | Stacked printed circuit board device | |
JPH05102648A (ja) | プリント基板 | |
GB2237691A (en) | Semiconductor device and wiring board module | |
JPH04312992A (ja) | 半導体装置 | |
JP2512828B2 (ja) | チップ部品の実装方法 | |
JPH04101491A (ja) | チップ部品の実装方法 | |
JPH01321681A (ja) | 両面実装基板 | |
JP2646710B2 (ja) | Sop型smdの両面実装プリント板 | |
JPH0462775A (ja) | 表面実装用電子部品 | |
JPH01161707A (ja) | チップ部品 | |
JPH04253362A (ja) | リード部品 | |
JPH07326705A (ja) | 電子部品およびこれを利用した実装方法 | |
JPS62136060A (ja) | 半導体装置 | |
JPH05145254A (ja) | 半導体装置 | |
JPS59198745A (ja) | 混成集積回路装置 | |
JPH03283485A (ja) | 混成集積回路 | |
JPS58122461U (ja) | 実装基板 | |
JPH04299595A (ja) | 混成集積回路装置 | |
EP0471471A1 (en) | Package enclosing semiconductor devices | |
JPH0287657A (ja) | ジグザグ・インライン・モジュール | |
JPH0766522A (ja) | プリント基板 | |
JPH0250464A (ja) | 格子配列形半導体素子パッケージ | |
JPH08316591A (ja) | プリント基板 | |
JPH077072U (ja) | ハイブリットicユニット |