JPH04311280A - 視覚認識装置 - Google Patents
視覚認識装置Info
- Publication number
- JPH04311280A JPH04311280A JP3077557A JP7755791A JPH04311280A JP H04311280 A JPH04311280 A JP H04311280A JP 3077557 A JP3077557 A JP 3077557A JP 7755791 A JP7755791 A JP 7755791A JP H04311280 A JPH04311280 A JP H04311280A
- Authority
- JP
- Japan
- Prior art keywords
- bus
- buses
- data
- image memory
- image
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000000007 visual effect Effects 0.000 title claims description 13
- 230000015654 memory Effects 0.000 claims abstract description 57
- 238000000034 method Methods 0.000 abstract description 15
- 238000010586 diagram Methods 0.000 description 5
- 238000001914 filtration Methods 0.000 description 2
- 101100388215 Arabidopsis thaliana DSP5 gene Proteins 0.000 description 1
- 101100070120 Xenopus laevis has-rs gene Proteins 0.000 description 1
- 239000013256 coordination polymer Substances 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000004069 differentiation Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 230000005484 gravity Effects 0.000 description 1
- 230000008676 import Effects 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Landscapes
- Image Input (AREA)
- Control Of Position Or Direction (AREA)
- Image Analysis (AREA)
- Length Measuring Devices By Optical Means (AREA)
- Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
- Manipulator (AREA)
- Image Processing (AREA)
- Closed-Circuit Television Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【0001】
【産業上の利用分野】本発明は物体の形状や位置等を高
速に認識する視覚認識装置に関する。
速に認識する視覚認識装置に関する。
【0002】
【従来の技術】現在製造業の自動化が推進されてきてお
り、中でも作業者が従来目で行ってきた物体の識別,位
置の認識,検査業務の自動化には視覚認識装置が必要不
可欠である。従って、視覚認識装置が開発実用化されて
きた。
り、中でも作業者が従来目で行ってきた物体の識別,位
置の認識,検査業務の自動化には視覚認識装置が必要不
可欠である。従って、視覚認識装置が開発実用化されて
きた。
【0003】従来の視覚認識装置は、例えば、日刊工業
新聞社発行の「画像処理装置とその使い方」の63ペー
ジより65ページに示される様に、カメラの濃淡画像信
号を視覚認識装置のデジタル処理回路、例えば、CPU
が処理できる様に白(1)黒(0)の一ビットの信号と
して画像メモリに格納する二値化処理を遅延線と比較回
路で行っていた。しかし、この方法だけではノイズや照
明むらに弱いため、画面にフィルタリングする方法や、
カメラの濃淡画像信号をA/Dコンバータで、例えば、
八ビットのデジタル値に変換して濃淡画像データを微分
して輪郭抽出し、二値化する方法が考案されてきた。
新聞社発行の「画像処理装置とその使い方」の63ペー
ジより65ページに示される様に、カメラの濃淡画像信
号を視覚認識装置のデジタル処理回路、例えば、CPU
が処理できる様に白(1)黒(0)の一ビットの信号と
して画像メモリに格納する二値化処理を遅延線と比較回
路で行っていた。しかし、この方法だけではノイズや照
明むらに弱いため、画面にフィルタリングする方法や、
カメラの濃淡画像信号をA/Dコンバータで、例えば、
八ビットのデジタル値に変換して濃淡画像データを微分
して輪郭抽出し、二値化する方法が考案されてきた。
【0004】このような多値のデジタル画像データに微
分等の演算やフィルタリングをフレキシブルに行うこと
はハードウェアで作成することは回路規模が大きく困難
であるので汎用CPU等でプログラムを作成して実行す
る方法、あるいは、画像処理に向く、内部が多段パイプ
ライン構成となったディジタルシグナルプロセッサ(D
SP)や専用処理プロセッサを採用するものが多くなっ
てきた。この様な構成では二値化した画像データの位置
検出や特徴抽出等の処理もフレキシブルに比較的高速に
行うことができる。特に、パイプライン構成のプロセッ
サを用いた場合、一つのインストラクションを実行する
には(1)スイッチ,(2)デコード,(3)エクゼキ
ュート等複数のインストラクションサイクルが必要だが
、次のインストラクションサイクルで同時に次の命令を
読み出して実行準備にかかるので、見かけ上一インスト
ラクションサイクルで一命令を実行する様になる。従っ
て、画像データの様に大量のデータをハードウェアを用
いるのとあまり差がない高速でフレキシブルに処理を行
える。
分等の演算やフィルタリングをフレキシブルに行うこと
はハードウェアで作成することは回路規模が大きく困難
であるので汎用CPU等でプログラムを作成して実行す
る方法、あるいは、画像処理に向く、内部が多段パイプ
ライン構成となったディジタルシグナルプロセッサ(D
SP)や専用処理プロセッサを採用するものが多くなっ
てきた。この様な構成では二値化した画像データの位置
検出や特徴抽出等の処理もフレキシブルに比較的高速に
行うことができる。特に、パイプライン構成のプロセッ
サを用いた場合、一つのインストラクションを実行する
には(1)スイッチ,(2)デコード,(3)エクゼキ
ュート等複数のインストラクションサイクルが必要だが
、次のインストラクションサイクルで同時に次の命令を
読み出して実行準備にかかるので、見かけ上一インスト
ラクションサイクルで一命令を実行する様になる。従っ
て、画像データの様に大量のデータをハードウェアを用
いるのとあまり差がない高速でフレキシブルに処理を行
える。
【0005】
【発明が解決しようとする課題】しかし、パイプライン
構成を持つCPUを用いた従来例では以下の欠点があっ
た。すなわち、図2に示す様な取り込んだ画像とあらか
じめ登録しておいた画像との論理積をとって他の画像メ
モリへ収納して、二つの一致度をみるパターンマッチン
グの演算ではパイプライン処理を行う一インストラクシ
ョンサイクルで全ての命令を次々と実行してゆくCPU
を用いても最低三インストラクションサイクルかかるこ
とである。これは一インストラクションサイクルが10
0nSec.程度のCPUがあることを考えると、長く
はないと考えられるが、画像メモリデータが、一画面を
512×480画素で取り込むことを考えると73mS
ec.程度の時間となり、この様な処理が他にも多く存
在することを考えると、処理時間が長くて実際の要求に
合わないという問題点が生じる。
構成を持つCPUを用いた従来例では以下の欠点があっ
た。すなわち、図2に示す様な取り込んだ画像とあらか
じめ登録しておいた画像との論理積をとって他の画像メ
モリへ収納して、二つの一致度をみるパターンマッチン
グの演算ではパイプライン処理を行う一インストラクシ
ョンサイクルで全ての命令を次々と実行してゆくCPU
を用いても最低三インストラクションサイクルかかるこ
とである。これは一インストラクションサイクルが10
0nSec.程度のCPUがあることを考えると、長く
はないと考えられるが、画像メモリデータが、一画面を
512×480画素で取り込むことを考えると73mS
ec.程度の時間となり、この様な処理が他にも多く存
在することを考えると、処理時間が長くて実際の要求に
合わないという問題点が生じる。
【0006】図2に示す演算が三インストラクション以
上かかる理由は、演算を行うのに(1)画像メモリAを
CPUに取り込む (2)画像メモリBをCPUに取り
込む (3)演算結果を画像メモリCに書き込むという
三つの外部バスの操作があり、それぞれに一インストラ
クションサイクル必要だからである。画像メモリをCP
U内部に持つことはその容量(512×480×1ビッ
ト)からみても不可能である。
上かかる理由は、演算を行うのに(1)画像メモリAを
CPUに取り込む (2)画像メモリBをCPUに取り
込む (3)演算結果を画像メモリCに書き込むという
三つの外部バスの操作があり、それぞれに一インストラ
クションサイクル必要だからである。画像メモリをCP
U内部に持つことはその容量(512×480×1ビッ
ト)からみても不可能である。
【0007】
【課題を解決するための手段】本発明は従来例の持つ画
像処理にかかわる処理時間を短縮して高速な処理を行え
る視覚装置を提供するために考案されたもので次の様な
構成をとっている。
像処理にかかわる処理時間を短縮して高速な処理を行え
る視覚装置を提供するために考案されたもので次の様な
構成をとっている。
【0008】すなわち、画像データを処理する画像処理
手段として外部のアドレスおよびデータバスを二組独立
して持つCPUを装備し、また、画像データを記憶する
メモリの一画面分がその二つのバスより双方からアクセ
ス可能としたものである。
手段として外部のアドレスおよびデータバスを二組独立
して持つCPUを装備し、また、画像データを記憶する
メモリの一画面分がその二つのバスより双方からアクセ
ス可能としたものである。
【0009】
【作用】本発明によれば、一つの命令で同時に異なるバ
スに接続された画像メモリのリードあるいはライトが任
意に可能となり、メモリアクセスが三回発生する処理で
も二インストラクションサイクルで実行可能となる。ま
た、画像メモリはCPUの二つのバスのどちらからもア
クセスできるので、処理の流れによってアクセスするバ
スを選択すれば、少ない画像メモリの面数で複雑な処理
に対応でき、フレキシブルで効率の良い処理が可能であ
る。
スに接続された画像メモリのリードあるいはライトが任
意に可能となり、メモリアクセスが三回発生する処理で
も二インストラクションサイクルで実行可能となる。ま
た、画像メモリはCPUの二つのバスのどちらからもア
クセスできるので、処理の流れによってアクセスするバ
スを選択すれば、少ない画像メモリの面数で複雑な処理
に対応でき、フレキシブルで効率の良い処理が可能であ
る。
【0010】
【実施例】図1に本発明の一実施例の視覚認識装置の内
部システム構成図を示す。視覚認識装置2はカメラ1よ
り入力された画像データを受入れ処理し、認識結果をI
/O回路16を介して外部の機器に出力する。次に、そ
の内部構成を詳しく説明する。カメラ1よりの画像アナ
ログ信号を画像入力手段3で八ビットのデジタル濃淡信
号に所定のサンプリングクロックで変換し、順々に濃淡
画像メモリ4に収納する。本実施例ではカメラ1にRS
170の規格準拠のものをインターレースで取り込んで
おり、その画面の分割数は512(横)×480(縦)
で約33mSec.で取り込みが終了する。次に、ディ
ジタルシグナルプロセッサ(DSP)5が濃淡画像メモ
リ4の画像各部のディジタル濃淡データを二値化し、1
(白),0(黒)の一ビットデータに変換して二値画像
メモリ11に収納する。ここでは濃淡画像メモリ4をD
SP5がバス8を介してアクセスしてDSP5内で基準
しきい値より濃淡値が大きい場合は1,小さい場合は0
という様に一ビットのデータとしてバス9を介して二値
画像メモリ11に書き込む。この処理はアセンブリ言語
で記述すれば表1のような処理で行える。
部システム構成図を示す。視覚認識装置2はカメラ1よ
り入力された画像データを受入れ処理し、認識結果をI
/O回路16を介して外部の機器に出力する。次に、そ
の内部構成を詳しく説明する。カメラ1よりの画像アナ
ログ信号を画像入力手段3で八ビットのデジタル濃淡信
号に所定のサンプリングクロックで変換し、順々に濃淡
画像メモリ4に収納する。本実施例ではカメラ1にRS
170の規格準拠のものをインターレースで取り込んで
おり、その画面の分割数は512(横)×480(縦)
で約33mSec.で取り込みが終了する。次に、ディ
ジタルシグナルプロセッサ(DSP)5が濃淡画像メモ
リ4の画像各部のディジタル濃淡データを二値化し、1
(白),0(黒)の一ビットデータに変換して二値画像
メモリ11に収納する。ここでは濃淡画像メモリ4をD
SP5がバス8を介してアクセスしてDSP5内で基準
しきい値より濃淡値が大きい場合は1,小さい場合は0
という様に一ビットのデータとしてバス9を介して二値
画像メモリ11に書き込む。この処理はアセンブリ言語
で記述すれば表1のような処理で行える。
【0011】
【表1】
【0012】表1のプログラムリストについて説明する
。ステップnでは、濃淡画像メモリ4の先頭アドレスを
アドレスレジスタR0にロードする。また、ステップn
+1では二値画像メモリ11の先頭アドレスをアドレス
レジスタR1にロードする。次にステップn+2では、
アドレスレジスタR0の示すアドレス、すなわち、濃淡
画像メモリ4の先頭の濃淡画像データをバス8を介して
データレジスタD0にロードする。その後、R0は+1
され、次のアドレスを示す。ステップn+3ではデータ
レジスタD1に濃淡画像データを白黒に変換するしきい
値THLをロードする。ステップn+4ではDSP5は
最初の濃淡画像データとしきい値の比較が行われる。す
なわち、しきい値の方が大きい時はステータスレジスタ
のネガティブフラッグに0が、しきい値の方が小さいか
同じの場合はネガティブフラッグに1がロードされる。 しかも、同時に濃淡画像メモリの次のデータが、バス8
を介してD0にロードされる。ロード後R0は+1され
る。ステップn+5はステップn+6の命令をRPTC
回だけ繰り返す命令であり、ステップn+6はステップ
n+4と同じく濃淡画像データとしきい値の比較を行い
ながら、バス8を介して次の濃淡画像データをD0にロ
ードしてR0を+1し、またステップn+4で比較した
結果をバス9を介して二値画像メモリ11の先頭アドレ
スへ書き込む。次からはステップn+6をRPTC回繰
り返し、濃淡画像メモリ4の全ての内容を二値化し、順
次、二値画像メモリ11に書き込む。ここで各ステップ
は、DSPの特性であるバスの重複専有がない限り一イ
ンストラクションサイクル(100nSec)で次の命
令で実行することが出来るので、DSP5の内部のメモ
リに表1のプログラムをプログラムメモリ6より転送し
て実行すれば同時にバス8とバス9がステップn+6で
使用されるだけなので、一つの画像データを一インスト
ラクションで二値化できると考えて良い。全体で7ステ
ップなので充分にプログラムを収納できる。ここでプロ
グラムをプログラムメモリ6に収納するとインストラク
ションフェッチと二値画像メモリ11へ書込みが同時に
発生するため、一インストラクションで実行できない。 この様に、図1に示す構成とすることで画像データあた
り100nSec.で実行し、画面全体で512×48
0分割なので、約25mSec.で二値化することがで
きる。
。ステップnでは、濃淡画像メモリ4の先頭アドレスを
アドレスレジスタR0にロードする。また、ステップn
+1では二値画像メモリ11の先頭アドレスをアドレス
レジスタR1にロードする。次にステップn+2では、
アドレスレジスタR0の示すアドレス、すなわち、濃淡
画像メモリ4の先頭の濃淡画像データをバス8を介して
データレジスタD0にロードする。その後、R0は+1
され、次のアドレスを示す。ステップn+3ではデータ
レジスタD1に濃淡画像データを白黒に変換するしきい
値THLをロードする。ステップn+4ではDSP5は
最初の濃淡画像データとしきい値の比較が行われる。す
なわち、しきい値の方が大きい時はステータスレジスタ
のネガティブフラッグに0が、しきい値の方が小さいか
同じの場合はネガティブフラッグに1がロードされる。 しかも、同時に濃淡画像メモリの次のデータが、バス8
を介してD0にロードされる。ロード後R0は+1され
る。ステップn+5はステップn+6の命令をRPTC
回だけ繰り返す命令であり、ステップn+6はステップ
n+4と同じく濃淡画像データとしきい値の比較を行い
ながら、バス8を介して次の濃淡画像データをD0にロ
ードしてR0を+1し、またステップn+4で比較した
結果をバス9を介して二値画像メモリ11の先頭アドレ
スへ書き込む。次からはステップn+6をRPTC回繰
り返し、濃淡画像メモリ4の全ての内容を二値化し、順
次、二値画像メモリ11に書き込む。ここで各ステップ
は、DSPの特性であるバスの重複専有がない限り一イ
ンストラクションサイクル(100nSec)で次の命
令で実行することが出来るので、DSP5の内部のメモ
リに表1のプログラムをプログラムメモリ6より転送し
て実行すれば同時にバス8とバス9がステップn+6で
使用されるだけなので、一つの画像データを一インスト
ラクションで二値化できると考えて良い。全体で7ステ
ップなので充分にプログラムを収納できる。ここでプロ
グラムをプログラムメモリ6に収納するとインストラク
ションフェッチと二値画像メモリ11へ書込みが同時に
発生するため、一インストラクションで実行できない。 この様に、図1に示す構成とすることで画像データあた
り100nSec.で実行し、画面全体で512×48
0分割なので、約25mSec.で二値化することがで
きる。
【0013】さて次には二値化された画像データをもと
に、画像内にいくつの物体があるかや、その面積、重心
などの特徴量をもとめたりして、実際の認識を行うわけ
であるが、先の二値化処理では高速化するためにバス8
より読み出した濃淡画像メモリ4の内容をDSP5で処
理してバス9より出力して二値画像メモリ11に収納し
た。しかし、次の処理では処理が複雑でプログラムをD
SP5内部に収納し実行することは不可能であり、プロ
グラムメモリ6よりフェッチされる。そこでDSP5は
二値画像メモリ11をバス8より読込んで処理する。従
って、一インストラクションに一回必ず発生するプログ
ラムフェッチはバス9より行われるのでバス8では並行
して二値画像メモリ11を読出し書込みが行えるので、
バスの衝突によるウェイトが発生せず高速処理が実現さ
れる。このアクセスするバスをバス8とバス9との両方
として切換える回路部がバス切換手段10である。図3
にバス切換手段10と二値画像メモリ11との回路ブロ
ック図を示す。
に、画像内にいくつの物体があるかや、その面積、重心
などの特徴量をもとめたりして、実際の認識を行うわけ
であるが、先の二値化処理では高速化するためにバス8
より読み出した濃淡画像メモリ4の内容をDSP5で処
理してバス9より出力して二値画像メモリ11に収納し
た。しかし、次の処理では処理が複雑でプログラムをD
SP5内部に収納し実行することは不可能であり、プロ
グラムメモリ6よりフェッチされる。そこでDSP5は
二値画像メモリ11をバス8より読込んで処理する。従
って、一インストラクションに一回必ず発生するプログ
ラムフェッチはバス9より行われるのでバス8では並行
して二値画像メモリ11を読出し書込みが行えるので、
バスの衝突によるウェイトが発生せず高速処理が実現さ
れる。このアクセスするバスをバス8とバス9との両方
として切換える回路部がバス切換手段10である。図3
にバス切換手段10と二値画像メモリ11との回路ブロ
ック図を示す。
【0014】図3に基づいてその動作を説明する。図示
していないがDSP5のバス8のデータおよびアドレス
バス,R/W信号とバス9のデータおよびアドレスバス
,R/W信号がバス切換手段10に接続されている。 データバスは二値画像メモリ11が一ビットのメモリで
あるのでビット0(最下位)にしか接続されていない。 例えば、DSP5がバス8よりメモリを読み込む場合は
I/Oポート23に1を書きこみ、バス8の所定のアド
レスを指定すれば、アドレスデコーダ17の出力Oがオ
ンして、また信号セレクタ19のA/B入力はAなので
A1の入力が二値画像メモリ11のCS入力に伝達され
る。またAバスR/W信号も同様に二値画像メモリ11
のR/W入力に伝達される。一方、バス8の下位アドレ
スはアドレスセレクタ20のA/B入力はAのため二値
画像メモリ11のアドレス入力A0〜Anに伝達され所
定のメモリアドレスの内容がIN/OUT端子より出力
される。ここでバスバッファ21はアドレスデコーダ1
7とバスR/W信号より二値画像メモリ11よりDSP
5へのバッファを動かし、DSP5へその内容を伝達す
る。バス9よりメモリを読み込む場合には、I/Oポー
ト23へ0を書き込みバス9の所定のアドレスを指定す
れば同様にDSP5より二値画像メモリ11の内容を読
み込める。
していないがDSP5のバス8のデータおよびアドレス
バス,R/W信号とバス9のデータおよびアドレスバス
,R/W信号がバス切換手段10に接続されている。 データバスは二値画像メモリ11が一ビットのメモリで
あるのでビット0(最下位)にしか接続されていない。 例えば、DSP5がバス8よりメモリを読み込む場合は
I/Oポート23に1を書きこみ、バス8の所定のアド
レスを指定すれば、アドレスデコーダ17の出力Oがオ
ンして、また信号セレクタ19のA/B入力はAなので
A1の入力が二値画像メモリ11のCS入力に伝達され
る。またAバスR/W信号も同様に二値画像メモリ11
のR/W入力に伝達される。一方、バス8の下位アドレ
スはアドレスセレクタ20のA/B入力はAのため二値
画像メモリ11のアドレス入力A0〜Anに伝達され所
定のメモリアドレスの内容がIN/OUT端子より出力
される。ここでバスバッファ21はアドレスデコーダ1
7とバスR/W信号より二値画像メモリ11よりDSP
5へのバッファを動かし、DSP5へその内容を伝達す
る。バス9よりメモリを読み込む場合には、I/Oポー
ト23へ0を書き込みバス9の所定のアドレスを指定す
れば同様にDSP5より二値画像メモリ11の内容を読
み込める。
【0015】以上のようにDSP5の持つ二つのバスの
双方からリードライトできる二値画像メモリを図1に示
す様に三面持っており、図2に示す様なパターンマッチ
ング処理においても二値画像メモリ11をバス8より、
二値画像メモリ13をバス9より同時に読み出して、処
理して二値画像メモリ15へバス8より結果を出力すれ
ば、バス効率の良い処理を行える。
双方からリードライトできる二値画像メモリを図1に示
す様に三面持っており、図2に示す様なパターンマッチ
ング処理においても二値画像メモリ11をバス8より、
二値画像メモリ13をバス9より同時に読み出して、処
理して二値画像メモリ15へバス8より結果を出力すれ
ば、バス効率の良い処理を行える。
【0016】このように、本実施例によれば、処理の内
容に応じてDSPの持つ高速性を最大に活用したメモリ
のアクセスを実現でき、データ量が大きい視覚認識装置
の高速処理に大きな効果がある。
容に応じてDSPの持つ高速性を最大に活用したメモリ
のアクセスを実現でき、データ量が大きい視覚認識装置
の高速処理に大きな効果がある。
【0017】
【発明の効果】本発明によれば、データ量の大きな画像
データを高速にしかもフレキシブルに処理することがで
きる。
データを高速にしかもフレキシブルに処理することがで
きる。
【図1】本発明の一実施例を示すブロック図。
【図2】画像処理の一例であるパターンマッチングの説
明図。
明図。
【図3】本発明の一実施例中のバス切換手段と二値メモ
リのブロック図。
リのブロック図。
2…視覚認識装置
4…濃淡画像メモリ
5…ディジタルシグナルプロセッサ(DSP)8…バス
9…バス
10…バス切換手段
11…二値画像メモリ
Claims (2)
- 【請求項1】カメラの入力信号を処理して画像メモリに
書込む画像入力処理手段、前記カメラの画像入力を記憶
する前記画像メモリ、前記画像メモリの画像データを処
理して認識結果を出力する画像処理手段より成る視覚認
識装置において、前記画像処理手段に多段パイプライン
処理機構を持ち、二つの独立したアドレス、データバス
を具備したCPUを装備し、前記画像メモリは前記CP
Uの持つ二つの前記アドレス、データバスの双方に配置
したことを特徴とする視覚認識装置。 - 【請求項2】請求項1において、前記CPUは前記画像
メモリについてその二つの前記アドレス、データバスの
双方より同一の内容についてアクセス可能とした視覚認
識装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3077557A JPH04311280A (ja) | 1991-04-10 | 1991-04-10 | 視覚認識装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3077557A JPH04311280A (ja) | 1991-04-10 | 1991-04-10 | 視覚認識装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04311280A true JPH04311280A (ja) | 1992-11-04 |
Family
ID=13637319
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3077557A Pending JPH04311280A (ja) | 1991-04-10 | 1991-04-10 | 視覚認識装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH04311280A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102514002A (zh) * | 2011-12-29 | 2012-06-27 | 江苏大学 | 一种数控车床单目视觉上下料机器人系统及方法 |
-
1991
- 1991-04-10 JP JP3077557A patent/JPH04311280A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102514002A (zh) * | 2011-12-29 | 2012-06-27 | 江苏大学 | 一种数控车床单目视觉上下料机器人系统及方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4484346A (en) | Neighborhood transformation logic circuitry for an image analyzer system | |
US4606066A (en) | Programmable image processor | |
CA1148665A (en) | Microcomputer arranged for direct memory access | |
US4747045A (en) | Information processing apparatus having an instruction prefetch circuit | |
JPS628072B2 (ja) | ||
JPH0527971A (ja) | 情報処理装置 | |
US4670836A (en) | Device for detecting an overlap of operands to be accessed | |
JPH0728643A (ja) | ディジタル信号プロセッサ操作方法及びその装置 | |
JPH04311280A (ja) | 視覚認識装置 | |
US4138662A (en) | Character reader | |
EP0159364A1 (en) | Apparatus for processing digital video signal | |
CN117275401B (zh) | 一种图像缩小电路、led显示屏控制卡及图像缩放方法 | |
US4813019A (en) | Semiconductor integrated circuit | |
JP2525492B2 (ja) | プログラマブルコントロ―ラ | |
JPH0731527B2 (ja) | プログラマブルコントロ−ラ | |
JPH04370832A (ja) | プロセッサ回路 | |
JP2544533B2 (ja) | プログラマブルコントロ―ラのシ―ケンス命令処理装置 | |
KR940001013B1 (ko) | 영상처리 장치 및 그것을 사용하는 시스템 | |
JPH04142676A (ja) | 2値画像変換方法 | |
JPS5995676A (ja) | 視覚判別システム | |
JP2617135B2 (ja) | 連結領域のラベル付け装置 | |
JPH0140379B2 (ja) | ||
JPH0557615B2 (ja) | ||
Padilha et al. | An Expandable Multimicroprocessor System for Visual Inspection | |
EP0280890A2 (en) | System and method for detecting the execution of an instruction in a central processing unit |